JP2738431B2 - ホールド装置 - Google Patents
ホールド装置Info
- Publication number
- JP2738431B2 JP2738431B2 JP63109440A JP10944088A JP2738431B2 JP 2738431 B2 JP2738431 B2 JP 2738431B2 JP 63109440 A JP63109440 A JP 63109440A JP 10944088 A JP10944088 A JP 10944088A JP 2738431 B2 JP2738431 B2 JP 2738431B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- capacitor
- differential amplifier
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電圧レベルの保持に使用されるホールド装置
に関するものである。
に関するものである。
従来の技術 第２図はテレビジヨン受像機のキラー検波回路で使用
されている従来のホールド装置に示す。トランジスタQ
1,Q2のベースには色信号〔第３図（ａ）参照〕が加えら
れ、トランジスタQ3,Q4,Q5,Q6のベースには色信号のバ
ースト信号Ｂに同期した色副搬送波信号が加えられてい
る。トランジスタQ7と抵抗R1はトランジスタQ1〜Q6で形
成される差動増幅器１の電流源で、トランジスタQ7のベ
ースにはバースト信号期間だけ“H"レベルに反転する第
３図（ｂ）に示すようなバーストゲートパルスBPが与え
られて電流源を導通させる。バースト信号期間にトラン
ジスタQ3〜Q6のベースに与えられた色副搬送波信号と、
トランジスタQ1,Q2のベースに与えられた色信号のクロ
マバーストは検波されて、第３図（ｃ）に示すようなバ
ースト検波電流が流れる。トランジスタQ3,Q5のコレク
タとトランジスタQ4,Q6のコレクタには逆相の検波信号
が現われる。トランジスタQ3,Q5のコレクタは、能動負
荷回路としてのカレントミラー回路２の入力に接続され
ている。カレントミラー回路２はトランジスタQ8,Q9で
構成されており、トランジスタQ4,Q6のコレクタはカレ
ントミラー回路２の出力としての前記トランジスタQ9の
コレクタに接続されている。カレントミラー回路２の作
用によつて、トランジスタQ9のコレクタにはトランジス
タQ3,Q5と同じ値の電流が流れ、差動増幅器１の出力に
接続されたコンデンサＣを充電する。バーストゲート期
間の外はトランジスタQ7がオフ状態となるため、トラン
ジスタQ4,Q6,Q9がオフしてコンデンサＣの充放電電流が
無くなり、ホールド状態となる。コンデンサＣでホール
ドされた電圧は、エミツタフオロワ接続されたトランジ
スタQ10を介して、そのエミツタから端子３を介して取
り出される。
されている従来のホールド装置に示す。トランジスタQ
1,Q2のベースには色信号〔第３図（ａ）参照〕が加えら
れ、トランジスタQ3,Q4,Q5,Q6のベースには色信号のバ
ースト信号Ｂに同期した色副搬送波信号が加えられてい
る。トランジスタQ7と抵抗R1はトランジスタQ1〜Q6で形
成される差動増幅器１の電流源で、トランジスタQ7のベ
ースにはバースト信号期間だけ“H"レベルに反転する第
３図（ｂ）に示すようなバーストゲートパルスBPが与え
られて電流源を導通させる。バースト信号期間にトラン
ジスタQ3〜Q6のベースに与えられた色副搬送波信号と、
トランジスタQ1,Q2のベースに与えられた色信号のクロ
マバーストは検波されて、第３図（ｃ）に示すようなバ
ースト検波電流が流れる。トランジスタQ3,Q5のコレク
タとトランジスタQ4,Q6のコレクタには逆相の検波信号
が現われる。トランジスタQ3,Q5のコレクタは、能動負
荷回路としてのカレントミラー回路２の入力に接続され
ている。カレントミラー回路２はトランジスタQ8,Q9で
構成されており、トランジスタQ4,Q6のコレクタはカレ
ントミラー回路２の出力としての前記トランジスタQ9の
コレクタに接続されている。カレントミラー回路２の作
用によつて、トランジスタQ9のコレクタにはトランジス
タQ3,Q5と同じ値の電流が流れ、差動増幅器１の出力に
接続されたコンデンサＣを充電する。バーストゲート期
間の外はトランジスタQ7がオフ状態となるため、トラン
ジスタQ4,Q6,Q9がオフしてコンデンサＣの充放電電流が
無くなり、ホールド状態となる。コンデンサＣでホール
ドされた電圧は、エミツタフオロワ接続されたトランジ
スタQ10を介して、そのエミツタから端子３を介して取
り出される。
従来、この回路は集積回路で構成されており、第２図
では４が集積回路の内部を表わしている。従来、コンデ
ンサＣは外部接続用の端子５を介して集積回路の外部に
大容量のものを外付けにして構成されている。
では４が集積回路の内部を表わしている。従来、コンデ
ンサＣは外部接続用の端子５を介して集積回路の外部に
大容量のものを外付けにして構成されている。
発明が解決しようとする課題 近年の集積回路技術の発達は目ざましく、コンデンサ
Ｃを集積回路の内部４に取り込むことが行われるように
なつている。外付の場合にはコンデンサＣとしては数μ
Ｆの大容量が用いられていたが、内蔵される場合にはせ
いぜい数十PFの小容量のものしか使えないものである。
そのため、従来では余り問題にならなかつたトランジス
タQ10のベース電流が問題になつてくる。
Ｃを集積回路の内部４に取り込むことが行われるように
なつている。外付の場合にはコンデンサＣとしては数μ
Ｆの大容量が用いられていたが、内蔵される場合にはせ
いぜい数十PFの小容量のものしか使えないものである。
そのため、従来では余り問題にならなかつたトランジス
タQ10のベース電流が問題になつてくる。
このトランジスタQ10のベース電流によるコンデンサ
Ｃの保持電圧の低下の補償のために、従来ではカレント
ミラー回路２とは別に第４図に示すようなもう一つのカ
レントミラー回路６が設けられている。第４図において
は、トランジスタQ10のベース電流を補償するためにト
ランジスタQ10にトランジスタQ11を縦続接続し、トラン
ジスタQ11のベース電流をトランジスタQ12のコレクタ、
つまりカレントミラー回路６の入力に接続し、トランジ
スタQ11のベース電流と等しい電流をカレントミラー回
路６の出力からコンデンサＣに充電してトランジスタQ1
0のベース電流を補償している。このカレントミラー回
路６ではトランジスタQ12,Q13のアーリー効果による電
流誤差をなくするためにトランジスタQ14を設けてトラ
ンジスタQ12のコレクタ−ベース間の電圧を一定にして
いる。
Ｃの保持電圧の低下の補償のために、従来ではカレント
ミラー回路２とは別に第４図に示すようなもう一つのカ
レントミラー回路６が設けられている。第４図において
は、トランジスタQ10のベース電流を補償するためにト
ランジスタQ10にトランジスタQ11を縦続接続し、トラン
ジスタQ11のベース電流をトランジスタQ12のコレクタ、
つまりカレントミラー回路６の入力に接続し、トランジ
スタQ11のベース電流と等しい電流をカレントミラー回
路６の出力からコンデンサＣに充電してトランジスタQ1
0のベース電流を補償している。このカレントミラー回
路６ではトランジスタQ12,Q13のアーリー効果による電
流誤差をなくするためにトランジスタQ14を設けてトラ
ンジスタQ12のコレクタ−ベース間の電圧を一定にして
いる。
このように差動増幅器１の能動負荷として作用するカ
レントミラー回路と、これとは別にトランジスタQ10の
ベース電流補償用のカレントミラー回路６を設けること
は集積回路時に実装面積が大きくなつて好ましくない。
特にカレントミラー回路2,6に使用されているPNPトラン
ジスタは実装面積が大きいため、PNPトランジスタを多
く使うことはチツプ面積の増大につながり、コストの上
昇につながるという問題がある。
レントミラー回路と、これとは別にトランジスタQ10の
ベース電流補償用のカレントミラー回路６を設けること
は集積回路時に実装面積が大きくなつて好ましくない。
特にカレントミラー回路2,6に使用されているPNPトラン
ジスタは実装面積が大きいため、PNPトランジスタを多
く使うことはチツプ面積の増大につながり、コストの上
昇につながるという問題がある。
本発明はコンデンサの電圧を検出するトランジスタの
ベース電流を、従来よりも簡単な回路構成で補償するこ
とができるホールド装置を提供することを目的とする。
ベース電流を、従来よりも簡単な回路構成で補償するこ
とができるホールド装置を提供することを目的とする。
課題を解決するための手段 本発明のホールド装置は、カレントミラー回路を能動
負荷回路に持つ差動増幅器と、その差動増幅器の電流源
の電流をオン・オフするスイツチ手段と、差動増幅器の
出力に接続され前記スイツチ手段がオフの期間に差動増
幅器の出力電圧を保持するコンデンサと、このコンデン
サの電圧を取り出すためのエミツタフオロワとして働く
第１のトランジスタと、第１のトランジスタに縦続接続
された第２のトランジスタとを設け、第２のトランジス
タのベースを前記カレントミラー回路の入力に接続した
ことを特徴とする。
負荷回路に持つ差動増幅器と、その差動増幅器の電流源
の電流をオン・オフするスイツチ手段と、差動増幅器の
出力に接続され前記スイツチ手段がオフの期間に差動増
幅器の出力電圧を保持するコンデンサと、このコンデン
サの電圧を取り出すためのエミツタフオロワとして働く
第１のトランジスタと、第１のトランジスタに縦続接続
された第２のトランジスタとを設け、第２のトランジス
タのベースを前記カレントミラー回路の入力に接続した
ことを特徴とする。
作用 この構成によると、差動増幅器の能動負荷用のカレン
トミラー回路からコンデンサに、第１のトランジスタの
ベース電流分の補償電流が流れる。
トミラー回路からコンデンサに、第１のトランジスタの
ベース電流分の補償電流が流れる。
実施例 以下、本発明の一実施例を第１図に基づいて説明す
る。なお、従来例を示す第２図および第４図と同様の作
用をなすものには同一の符号を付けて説明する。
る。なお、従来例を示す第２図および第４図と同様の作
用をなすものには同一の符号を付けて説明する。
第１図は本発明のホールド装置を示す。ここでは従来
例と同じテレビジヨン受像機のキラー検波回路に採用し
た場合を示している。差動増幅器１の能動負荷回路とし
てのカレントミラー回路２には、第２図で見られたトラ
ンジスタQ8,Q9のベース−コレクタ間の電位差によるア
ーリー効果を減少させるために、トランジスタQ12,Q13
のバツフアを入れた構成になつており、トランジスタQ1
2のコレクタ−ベース間電圧は常にトランジスタQ13のコ
レクタ−ベース電圧に等しくなるため、アーリー効果の
影響は無くなる。トランジスタQ8のコレクタとベースが
カレントミラー回路２の入力７となり、トランジスタQ9
のコレクタが出力８となる。第１図ではコンデンサＣの
出力電圧は、エミツタフオロワの第１のトランジスタと
してのトランジスタQ10のエミツタよりトランジスタQ14
のベースにあたえられトランジスタQ14のエミツタより
電圧として取り出される。そしてトランジスタQ10のコ
レクタに縦続接続された第２のトランジスタとしてのト
ランジスタQ11は、ベース電流検出用のトランジスタで
あつて、トランジスタQ11のベースはカレントミラー回
路２の入力７であるトランジスタQ8のコレクタに接続さ
れている。これによつて、トランジスタQ10のベース電
流は、トランジスタQ9のコレクタよりコンデンサＣに流
れ込み、ベース電流を補償することができ、コンデンサ
Ｃが数十PFと小容量の場合であつてもホールド電圧を安
定に維持することができる。しかもPNP型のトランジス
タQ8,Q9,Q12,Q13だけで済めため、従来のようにPNP型の
トランジスタQ8,Q9,Q12,Q13,Q14を必要としていた回路
に比べて必要なPNPトランジスタの数を削減することが
でき、実装面積も従来に比べて縮小することができる。
例と同じテレビジヨン受像機のキラー検波回路に採用し
た場合を示している。差動増幅器１の能動負荷回路とし
てのカレントミラー回路２には、第２図で見られたトラ
ンジスタQ8,Q9のベース−コレクタ間の電位差によるア
ーリー効果を減少させるために、トランジスタQ12,Q13
のバツフアを入れた構成になつており、トランジスタQ1
2のコレクタ−ベース間電圧は常にトランジスタQ13のコ
レクタ−ベース電圧に等しくなるため、アーリー効果の
影響は無くなる。トランジスタQ8のコレクタとベースが
カレントミラー回路２の入力７となり、トランジスタQ9
のコレクタが出力８となる。第１図ではコンデンサＣの
出力電圧は、エミツタフオロワの第１のトランジスタと
してのトランジスタQ10のエミツタよりトランジスタQ14
のベースにあたえられトランジスタQ14のエミツタより
電圧として取り出される。そしてトランジスタQ10のコ
レクタに縦続接続された第２のトランジスタとしてのト
ランジスタQ11は、ベース電流検出用のトランジスタで
あつて、トランジスタQ11のベースはカレントミラー回
路２の入力７であるトランジスタQ8のコレクタに接続さ
れている。これによつて、トランジスタQ10のベース電
流は、トランジスタQ9のコレクタよりコンデンサＣに流
れ込み、ベース電流を補償することができ、コンデンサ
Ｃが数十PFと小容量の場合であつてもホールド電圧を安
定に維持することができる。しかもPNP型のトランジス
タQ8,Q9,Q12,Q13だけで済めため、従来のようにPNP型の
トランジスタQ8,Q9,Q12,Q13,Q14を必要としていた回路
に比べて必要なPNPトランジスタの数を削減することが
でき、実装面積も従来に比べて縮小することができる。
なお、請求の範囲におけるスイツチ手段は、第１図で
はトランジスタQ7によつて構成されている。
はトランジスタQ7によつて構成されている。
発明の効果 以上のように本発明によると、カレントミラー回路を
能動負荷回路に持つ差動増幅器と、その差動増幅器の電
流源の電流をオン・オフするスイツチ手段と、差動増幅
器の出力に接続され前記スイツチ手段がオフの期間に差
動増幅器の出力電圧を保持するコンデンサと、このコン
デンサの電圧を取り出すエミツタフオロワとして働く第
１のトランジスタと、第１のトランジスタに縦続接続さ
れた第２のトランジスタとを設け、第２のトランジスタ
のベースを前記カレントミラー回路の入力に接続したた
め、第１のトランジスタに流れるベース電流を第２のト
ランジスタのベース電流として検出し、この検出した電
流分だけカレントミラー回路からコンデンサに多くの電
流が流れ、第１のトランジスタのベース電流による保持
電圧の低下を防止することができ、小容量のコンデンサ
しか使用することができないコンデンサ内蔵形の集積回
路で構成する場合にも、従来のように実装面積を大きく
せずともホールド電圧を安定に保持することができ、特
に有効である。
能動負荷回路に持つ差動増幅器と、その差動増幅器の電
流源の電流をオン・オフするスイツチ手段と、差動増幅
器の出力に接続され前記スイツチ手段がオフの期間に差
動増幅器の出力電圧を保持するコンデンサと、このコン
デンサの電圧を取り出すエミツタフオロワとして働く第
１のトランジスタと、第１のトランジスタに縦続接続さ
れた第２のトランジスタとを設け、第２のトランジスタ
のベースを前記カレントミラー回路の入力に接続したた
め、第１のトランジスタに流れるベース電流を第２のト
ランジスタのベース電流として検出し、この検出した電
流分だけカレントミラー回路からコンデンサに多くの電
流が流れ、第１のトランジスタのベース電流による保持
電圧の低下を防止することができ、小容量のコンデンサ
しか使用することができないコンデンサ内蔵形の集積回
路で構成する場合にも、従来のように実装面積を大きく
せずともホールド電圧を安定に保持することができ、特
に有効である。
第１図は本発明のホールド装置の構成図、第２図はコン
デンサを外付きとした従来のホールド装置の構成図、第
３図は第２図の要部波形図、第４図はコンデンサを内蔵
させた場合の従来のホールド装置の要部構成図である。 １……差動増幅器、２……カレントミラー回路、７……
カレントミラー回路２の入力、８……カレントミラー回
路２の出力、Q7……トランジスタ〔スイツチ手段〕、Q1
0,Q11……トランジスタ〔第1,第２のトランジスタ〕、
Ｃ……コンデンサ。
デンサを外付きとした従来のホールド装置の構成図、第
３図は第２図の要部波形図、第４図はコンデンサを内蔵
させた場合の従来のホールド装置の要部構成図である。 １……差動増幅器、２……カレントミラー回路、７……
カレントミラー回路２の入力、８……カレントミラー回
路２の出力、Q7……トランジスタ〔スイツチ手段〕、Q1
0,Q11……トランジスタ〔第1,第２のトランジスタ〕、
Ｃ……コンデンサ。
Claims (1)
- 【請求項１】カレントミラー回路を能動負荷回路に持つ
差動増幅器と、その差動増幅器の電流源の電流をオン・
オフするスイツチ手段と、差動増幅器の出力に接続され
前記スイツチ手段がオフの期間に差動増幅器の出力電圧
を保持するコンデンサと、このコンデンサの電圧を取り
出すエミツタフオロワとして働く第１のトランジスタ
と、第１のトランジスタに縦続接続された第２のトラン
ジスタとを設け、第２のトランジスタのベースを前記カ
レントミラー回路の入力に接続したホールド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109440A JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109440A JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01279310A JPH01279310A (ja) | 1989-11-09 |
| JP2738431B2 true JP2738431B2 (ja) | 1998-04-08 |
Family
ID=14510299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63109440A Expired - Lifetime JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738431B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102064938B1 (ko) * | 2017-11-29 | 2020-01-10 | 연세대학교 산학협력단 | 트랙 및 홀드 장치 |
-
1988
- 1988-05-02 JP JP63109440A patent/JP2738431B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102064938B1 (ko) * | 2017-11-29 | 2020-01-10 | 연세대학교 산학협력단 | 트랙 및 홀드 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01279310A (ja) | 1989-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724405A (en) | Modulator | |
| JP2738431B2 (ja) | ホールド装置 | |
| US4463379A (en) | Synchro separation circuit | |
| US4550338A (en) | Detecting circuit | |
| US3789141A (en) | Burst amplifiers for color television receivers | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JP2931701B2 (ja) | クランプ回路 | |
| US4247867A (en) | Apparatus for processing the output voltage of a detection circuit | |
| EP0060096A2 (en) | Drive circuits for driving digital circuits with a clock signal | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPH04162876A (ja) | 同期処理回路 | |
| JPS586435B2 (ja) | 信号処理回路 | |
| EP0336496A1 (en) | Circuit arrangement for synchronizing an oscillator | |
| US3624280A (en) | Television amplifier circuits | |
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| JPS6333358B2 (ja) | ||
| JP2815865B2 (ja) | 同期信号分離回路 | |
| KR940000540Y1 (ko) | 지연시간 보상 장치 | |
| KR900003075B1 (ko) | 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로 | |
| JPS60160099A (ja) | ホ−ルド電圧補償回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JPS6365785A (ja) | 映像出力回路 |