JPS586435B2 - 信号処理回路 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積装置に用いられる信号保持回路に係
り、特に位相検波された検波出力を所定期間保持するの
に好適な信号処理回路に関する。

近年、多機能を有する回路のワンチップ化が進められる
趨勢にあるが、多機能回路をワンチップ集積回路で構成
するに際し、外部部品を接続する集積回路の外部端子数
を極力少なくするように設計することが要求される。

電気信号の処理をするにあたり、所定期間信号を保持す
ることを要する場合が屡々ある。

例えばカラーデンビジョン受像機の急信号処理回路にお
いて力ラーキラー信号、電圧制御型発振回路（ＶＣＯ）
の制御信号等は周知の如く、バースト伯号と副搬送波信
号との位相検波出力によって行われるが、バースト信号
は間歇信号である為、位相検波回路はバースト信号の期
間のみ検波動作を行う所謂サンプリング型の位相検波回
路が用いられるのが一般である。

第１図は従来テンビジョン受像機のカラーキラー回路等
に一般に用いられる信号保持回路であり、図中Ｑ１はベ
ース端子よりバースト信号期間に同期したゲートパルス
が印加されエミツタを抵抗Ｒ１ を介して基準電位に接
続したトランジスタである。

バースト信号供給端子Ｐ２ を有するトランジスタＱ２
と対をなすトランジスタＱ３、副搬送波信号供給端子
Ｐ３ を有するトランジスタＱ４ と対をなすトランジ
スタＱ５、及びトランジスタＱａ＋Ｑ７等は２重平衡型
差動増幅器で構成する。

この２重平衡型差動増幅器Ｄ１ を構成するトランジス
タＱ４のコレクタと電源端子■。

Ｃ間には抵抗Ｒ２とトランジスタＱ８のエミツタ、コレ
クタ流路カ直列に接続されており、このトランジスタＱ
８のコレクタにはトランジスタＱ，のベースが接続され
、また前記トランジスタＱ８のベースとトランジスタＱ
，のコレクタとは接続されており前記トランジスタＱ９
のエミツタ流路は基準電位と電源端子間に抵抗Ｒ３を介
して介在接続されている。

またトランジスタＱ７のコレクタと電源端子ＶＣＣ間に
はトランジスタＱ１０のエミツタコレクタ流路が抵抗Ｒ
４を介して接続されており、トラン？スタＱ１ｏのベー
スは前記トランジスタＱ８のベースに接続され、トラン
ジスタＱＢ ＩＱ９ １ＱＩＯ、抵抗Ｒ２，Ｒ３，Ｒ４
はカレントミラーＳ１ を構成する，このカレントミラ
ーを構成するトランジスタＱｌｏのコレクタは、トラン
ジスタＱｌｌのベースに接続されトランジスタＱ１はト
ランジスタＱ１２，Ｑ１３，ＱＨ＋Ｑ，１５、抵抗Ｒ５
，Ｒ６ とあいまり差動増幅器Ｄ２を構成する。

この差動増幅器のトランジスタＱ＋４のベースは電源電
圧をＲ７，Ｒ８によって分圧した電圧によってバイアス
され出力は抵抗Ｒ６ とトランジスタＱ１。

のコレクタとの接続点に設けた端子Ｐ４ より取出す。

更に、前記トランジスタＱ１ｏのコレクタと前記差動増
幅器Ｄ２ を構成するトランジスタＱｌｌのベースとの
接続端Ｐ５にはコンデンサＣ１，Ｃ２、抵抗Ｒ９で構成
されるフィルタＦ１が接続されておりこのフィルタＦ１
の出力端は抵抗ＲＩＯを介して可変抵抗■Ｒ１の摺動子
に接続されている。

この様な回路構成の従来の信号処理回路では、トランジ
スタＱ１のベースにゲートハルスが到来するバースト期
間、バースト信号と副搬送信号との位相検波がされ、そ
の出力による検波電流によってコンデンサＣ２は充電さ
れる。

非バースト期間はゲートパルスが前記トランジスタＱ１
のベースに印可されずバースト信号期間に検出した検波
信号を次のバースト信号が到来するまでの間、即ち一水
平周期の間保持する必装がある。

尚、コンデンサＣ１、抵抗Ｒ９は端子Ｒ４に接続される
カラーキラー回路、■ＣＯ等の回路の応答を決めるに供
するノイルター作用をする。

ここで、カレントミラーＳ１ を構成するトランジスタ
Ｑ１ｏの出力インピータ〜ンスは非常に大きく、前記の
コンテンサＣ２にサンプリングされた位相検波出力を保
持する為には、抵抗Ｒ１ｏの値は充分大きい値のもので
なければならない。

まだ、最適な時定数は抵抗ＲＩＯｏ値に依存し、端子Ｐ
５の静止電位は、略町変抵抗■Ｒ１の摺動端子端の電圧
と等しい。

差動増幅器Ｄ１で検波された位相検波出力はコンデンサ
Ｃ２に保持され、この保持された電圧は次段の差動増幅
器Ｄ２によって増幅されるがこのとき次段の差動増幅器
Ｄ２の入力端Ｐ５の直流バイアスは端子Ｐ４に接続され
るカラーキラー回路等（図示せず。

）を誤動作なく働かせるには安定した電圧が要求される
。

つまり、検波出力がないときの端子Ｐ５の直流レベルを
安定した一定電圧としなければならない。

しかし、上記従来の回路では前記検波出力を一水平周期
間保持する為に抵抗Ｒ１Ｏの値を大きい値に設定しなけ
ればならないことに起因して、可変抵抗ＶＲ１の摺動子
に設定した電圧が変動すると、その変動は差動増幅器Ｄ
２の出力端子Ｐ５の直流レベル変動として現れる。

この結果差動増幅器Ｄ２の出力端子Ｐ４には本来の検波
出力に呼応した出力電圧は望めない。

また、温度変化等でトランジスタＱｌｌ ＩＱＩ。

の電流増幅率が変化しトランジスタＱｌｌのベース電流
が変化すると、前述の通り抵抗Ｒ１０の値が大きいので
抵抗Ｒ６での電圧降下により差動増幅器Ｄ２の直流バイ
アスが変化する難点を有し、更には端子Ｐ５に印加され
る電圧はフィルタＦ１ で平均化された電圧が印加され
、次段の駆動をなしにくい難点をも有する。

このように従来の信号保持回路では、検波出力が無信号
である場合のホールド回路であるコンデンサの直流レベ
ル、いいかえると検波出力の直流電圧レベルを安定に設
定し得す、誤まった電圧が保持されるという問題を有す
る。

本発明は上記の難点に対拠すべくなされたものであり、
次段の増幅器の直流バイアスに影響を及ほすことなく、
検波信号の直流レベルを安定にし所定期間サンプリング
した信号を確実に保持する信号処理回路を提供すること
を目的とする。

以下本発明に係る信号処理回路の代表的実施例につき図
面を参照して説明する。

第２図は本発明に係る信号処理回路の一実施例を示すも
のであり、第１図と同一部には同一符号を付してある。

２重平衡差勧増幅器Ｄ１ を構成するトランジスタＱ７
のコレクタ端Ｐ６ と差動増幅器Ｄ２を構成するトラン
ジスタＱ１１のベース端Ｐ７との間には抵抗Ｒ’ｔｔ、
トランジスタＱ ＋ ６のエミッタ、コレクタ流路、抵
抗Ｒ１２が直列に接続してあり、前記トランジスタＱ１
６０ベースは、ｔ 源端子■ＣＣと基準電位間に接続し
た抵抗Ｒ１３、トランジスタＱ１７のコレクタ、エミツ
タ流路、抵抗Ｒ１４からなる直列回路の前記トランジス
タＱ１７のコレクタと抵抗Ｒ１３の接続点に接続してあ
る。

また、前記トランジスタＱ１７のベースは、ケートパル
スが印加されるトランジスタＱ１のベース端Ｐ１ に共
通接続してある。

尚、差動増幅器Ｄ２を構成するトランジスタＱ１４のベ
ースは前記差動増幅回路Ｄ１の出力端子Ｐ６に接続して
あり、この端子Ｐ６にはコンデンサＣ３、Ｃ４、抵抗Ｒ
１５からなるフィルタＦ２ を接続してあり、前記トラ
ンジスタＱ１６のエミツタ端Ｐ８には直流電源によって
一定電位■Ｃが印加されている。

このように構成された信号保持回路において、これをテ
レビジョン受像機に適用した際の説明をするに端子Ｐ１
にバースト信号に同期したゲートパルスが印加される
と、トランジスタＱ１，Ｑ１７が導通し、端子Ｐ２に供
給されたバースト信号と端子Ｐ３に供給された副搬送波
信号との位相検波された信号が２重平衡型差動増幅器Ｄ
１の出力端Ｐ６に現れる。

このときトランジスタＱ１の導通に伴ないトランジスタ
Ｑ１７が導通状態にあるので抵抗Ｒ１３の電圧降下によ
りトランジスタＱ １６は導通し飽和状態となる。

この為、抵抗Ｒｌｌの一端は実質的に端子Ｐ８に導電接
続されることになる。

このときのトランジスタＱｌｌのベース電位■１１Ｂ、
トランジスタＱ １４のベース電位Ｖ１４Ｂは次式で示
される。

ただし、Ｉ１１Ｂ，■１４ＢはそれぞれトランジスタＱ
１１，Ｑ１４のベース直流電流、■ｐ８は端子Ｐ８の直
流電位、Ｓｄは検波電流で■ＣＥはトランジスタＱ１６
のコンクタ、エミツタ間の電圧である。

ここで検波電流Ｓｄは検波電圧に応じてコンデンサＣ３
成はトランジスタＱ５，Ｑ７を流れる電流である。

即ち、１水平期間前に検出した検波した電圧に対して現
時点での検波電圧が大きい電圧であるとその差の電圧に
応じてコンデンサＣ３に充電電流が流れる。

これとは逆に現時点での検波電圧が１水平期間前での検
波電圧に比べ低い電圧であるとその電圧差に応じた余剰
電荷がトランジスタＱ５或はＱ７を介して放電する。

従って上記第？２）式中のＳｄの項は上記コンデンサＣ
３に対して充電する充電電流の向きを正とすると、放電
電流を発生させる検波電流Ｓｄの符号は負となる。

また差動増幅器Ｄ２の入力インピーダンスは大きくし、
端子Ｐ３の電圧Ｖｐ８を■ｐ８＞Ｒｌ Ｉ Ｉ １４Ｂ
ｐＲ１４Ｉ１Ｂ ＋ ｌ Ｒ１Ｓｄｌ ・・・・・
・（３）のように設定する。

まだ、Ｑ１６は導通時には飽和するのでＶ。

１〈■ｐ８・・・・・・（４）となる。

上記（４）式の前提のもとに前記（１）， （２）式よ
りトランジスタＱｌｌ ｊＱ１４をバイアスする電圧ｖ
ｌｌＢ＋■ との間にはＶ キ■ ・・・・・・（５
）なる関係が得られ前記差動増幅器Ｄ２は適正にバイア
スされ、端子Ｐ６に現れた検波出力は直流分の変動を生
ずることなく増幅される。

いいかえると、端子Ｐ６に現われる検波出力を増幅する
差動増幅器Ｄ２の一方トランジスタＱｌｌのベースには
端子Ｐ８に印加される一定電圧ＶＰ８（ＶＣ）から抵抗
Ｒ１２での電圧降下を差引いた電圧が印加され、他方ト
ランジスタＱ１４のべ一スには上記一定電圧Ｖｐ８から
抵抗Ｒｌｌでの電圧降？を差引いた直流電圧が印加され
るとともに検波出力に応じた電圧信号が印加される。

この場合において、上記抵抗Ｒ１とＲ１の抵抗値を等し
くすることにより、差動増幅器Ｄ２を構成するトランジ
スタＱｌｌ、Ｑ１４の直流バイアス電圧を等しくし得る
。

このように差動対をなす両トランジスタのベースバイア
ス電圧が等しくされた状態でトランジスタＱ１４のベー
スにのみ、検波電圧の変化に応じた信号電圧が印加され
、差動増幅回路Ｄ２で増幅或はスイッチング動作が行な
われる。

次に前記ゲートパルスか端子Ｐ１に印加されない期間、
即ちクロマ信号期間は、トランジスタ？ｙ Ｑ １が遮
断状態となり前記２重平衡型差動増幅器Ｄ１は検波作用
をなさず、まだトランジスタＱ １ ６も遮断状態とな
る。

このとき、前述のゲートパルス期間に充電された充電電
荷はトランジスタＱ１４のベースを介して放電しようと
するが、トランジスタＱ１のベースより見こんだインピ
ーグンスは高いので一水平周期に対する放電時定数は充
分大きい。

これに起因してコンデンサＣ３における検波出力電圧は
、次のゲートパルスが到来するまでの期間（一水平周期
間）保持される。

従って従来回路のようにサンプリングされた検波出力が
一水平周期間で平均化されることはなく、ケート期間の
検波出力が一水平周期間保持される。

また、従来の回路では、サンプルした信号を差動増幅器
で増幅する際の直流バイアスの設定を可変抵抗で最適に
調節する必要があり、かつ抵抗Ｒ１ｏを介しての放電を
抑える為に抵抗Ｒ２０の値を大きくせざるを得すこの結
果前記可変抵抗における電圧変動は、差動増幅器の入力
の直流レベルの変動をもたらす難点があったが本発明に
よれば次段の増幅器の直流バイアスに影響を及ぼすこと
なく所定期間サンプリングした信号を確実に保持し得る
ものである。

同、第３図は本発明の他の一実施例であり、第２図にお
いて２重平衡型差動増幅器Ｄ１に接続したカレントミラ
ーＳ１ を曲の回路構成としたものであり、第３図中の
カンントミラーＳ２はゲート信号に応じて導通するトラ
ンジスタＱ１９に対して、直列に電源端子間に接続した
トランジスタＱ２０ ＋Ｑ２１、抵抗Ｒ２１で形成され
る直列回路、エミツタを抵抗Ｒ２４に接続するとともに
前記トランジスタ？２のベースに接続しかつベースを前
記トランジスタＱ２１のコレクタに接続しコレクタを接
地したトランジスタＱ２いこのトランジスタＱ２のエミ
ツタにベースを接続しコレクタを前記２重平衡型差動増
幅器Ｄ１の出力端に接続し、エミツタを抵抗Ｒ２３を介
して電源端子ＶＣＣに接続したトランジスタＱ２３、更
に第２図中のトランジスタＱ２，Ｑ３の共通エミツタと
トランジスタＱ１９のコレクタ間に介在接続したトラン
ジスタＱ１８、抵抗Ｒ２０より構成され、トランジスタ
Ｑ１ｌＱ１８１Ｑ２０のベースは共通接続してあり抵抗
Ｒ１４はトランジスタＱ１９のコレクタに接続してある
。

この回路構成によればトランジスタＱ２３を流れる電流
を安定に設定できかつサンプルされた信号は確実に所定
時間保持する効果を有する。

以上訣明した様に本発明によれは、サンプル信号を増幅
する第１の増幅器の出力端とサンプルされた信号を増幅
する第２の増幅回路入力端間にサンプル周期に同期した
スイッチング回路を設ける構成をとるので、サンプルさ
れた信号が確実に所定時間保持される効果を有する。

また、上記第２の増幅回路の静止付勢電圧を安定に供給
し得ることにより上記サンプル信号を正？に上記第２の
増幅回路の出力に得る効果をも奏する。

【図面の簡単な説明】

第１図は従来の信号処理回路を示す回路図、第２図は本
発明に係る信号処理回路の一実施例を示す回路図、第３
図は本発明の曲の一実施例を示す回路図である。 Ｄ１・・・第１の増幅回路、Ｄ２・・・第２の増幅回路
、Ｑ１６，Ｑ１，Ｒ１１，Ｒ１＋ Ｒｌ ３ ＋ Ｒ１
４・・・スイッチング回路。

Claims (1)

1. 【特許請求の範囲】 １ 基準信号である第１の信号とこれとは異なる第２の
   信号との乗算演算により検出すべき信号をゲート信号期
   間にのみ電流値の変化とＦ一で発生する出力インピータ
   ンスが大きい検出信号発生手段と、この検出信号発生手
   段の出力端に接続されその出力信号に応じた電荷量に対
   応した電圧を発生するコンデンサと、 このコンデンサの端子電圧が差動対をなすトランジスタ
   対の一方トランジスタのベースに印加され、その出力端
   に前記コンデンサの出力電圧に応じた電圧を出力する差
   動回路と、 との差動回路の他方トランジスタのベースを所定の付勢
   電位で静的に付勢する静止付勢電圧源と、前記検出信号
   発生手段の出力端と前記所定の静的付勢電圧源とを前記
   ゲート信号期間にのみ接続するスイッチング手段と少な
   くとも具備したことを特徴とする信号処理回路。