JPH03285406A - 増幅出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、増幅出力回路に関し、例えばオーディオ用
のＢＴＬアンプに利用して有効な技術に関するものであ
る。

〔従来の技術〕

従来のオーディオ用のＢＴＬ方式のパワーアンプでは、
安定領域で発生する出力オフセントについては対策がな
されているが、電源投入直後等の過渡状態での出力オフ
セントについて格別な配慮がなされていない。すなわち
、半導体集積回路内部の回路の対称性を上げたり、バイ
アスのオン／オフのスピードやタイミングを工夫する等
して過渡状態での出力オフセノトを最小に抑えるのがせ
いぜいである。

なお、ＢＴＬアンプに関しては、■日立製作所１９７９
年発行ｒ゛７９セミコンダクタ　データブック（民生用
ＩＣ）Ｊ頁２３５．２４０頁がある。

〔発明が解決しようとする課題〕

従来のように半導体集積回路内部の増幅素子の対称性を
合わせたとしても、例えば帰還ピンに接続されるキャパ
シタにバラツキがあると、その充放電時間のバラツキに
より出力直流レベルに差が生じて、ポツプ音として出力
されてしまうことが本願発明者等の研究とにより明らか
にされた。

この発明の目的は、電源投入や変動等の過渡状態での出
力オフセットをキャンセルさせる機能を持つ増幅回路を
提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、互いに逆相の出力信号を形成するようにされ
た一対からなる増幅回路に対して、電源が不安定な過渡
状態の間のみ動作して上記の一対の増幅回路の出力信号
の差信号を受けて両電圧が同じくなるように一方の増幅
回路の入力に帰還する帰還アンプを設ける。

〔作　用〕

上記した手段によれば、過渡状態のときに帰還アンプに
より一方の増幅回路の出力信号が他方の増幅回路の出力
信号に追従して変化するようになるため過渡状態でのオ
フセットの発生を確実に防止することができる。

〔実施例〕

第１図には、この発明に係る増幅回路の一実施例のブロ
ック図が示されている。同図において点線で囲まれた各
回路ブロックは、公知の半導体集積回路の製造技術によ
り、特に制限されないが、単結晶シリコンのような１個
の半導体基板上において形成される。

外部端子ＩＮを介して供給される入力信号は、バッファ
アンプＩＢに供給される。このバッファアンプは、入力
端子ＩＮから供給された入力信号と同相の出力信号を形
成して、一方の増幅回路Ａｍｐｌの非反転入力（＋）に
供給し、上記入力信号を反転させた逆相の出力信号を形
成して他方の増幅回路Ａｍｐ２の非反転入力（＋）に供
給する。

上記増幅回路ＡｍｐｌとＡｍｐ２は、その反転入力（−
）と出力端子の間に利得を設定するための帰還抵抗Ｒ１
，Ｒ２及びＲ３，Ｒ４がそれぞれ設ｃｌられる。上記抵
抗Ｒ１とＲ３は外部端子を介してキャパシタＣＩと０２
がそれぞれ設けられる。

また、直流バイアスを設定するために抵抗Ｒ１とＲ３に
は定電流源［１，１２の定電流が流れるようにされる。

これにより、直流的には定電流源ｒ１、Ｉ２の定電流に
より抵抗Ｒ１，Ｒ３に電位差が生じて出力の直流レヘル
が設定される。また、交流的にはキャパシタＣ１と０２
により外部端子が接地状態となるため、抵抗Ｒ１とＲ２
及びＲ３とＲ４の比で増幅回路ＡｍｐｌとＡｍｐ２の増
幅度がそれぞれ決定される。

上記増幅回路Ａｍｐ　１とＡｍｐ２の出力端子０ＬＪＴ
Ｉと０ＩＪＴ２には、スピーカＳＰのような負荷が直結
される。すなわち、上記増幅回路Ａｍｐ１とＡｍｐ２の
出力信号は、互いに逆相にされるから負荷は等価的に２
倍の出力電圧により駆動される。このように負荷を最大
電源電圧の約２倍の信号振幅により駆動することができ
るから比較的小さな電源電圧により大きなパワー出力を
得ることができる。

この実施例においては、電源投入直後等の過渡状態での
出力オフセットの発生を防止するため、言い換えるなら
ば、電源が不安定な過渡状態でのボ・７ブ音の発生を防
止するために次の回路が付加される。

上記出力端子０ｔＪＴ１，０ＵＴ２の出力信号ａとｂは
、コンパレータＶＣＩに供給される。このコンパレータ
ＶＣＩは、帰還アンプとして作用する。上記コンパレー
クｖＣ１により上記信号ａとｂの差電圧に対応して形成
された出力信号すは、上記増幅回路Ａｍｐ２の帰還側で
あるキャパシタＣ２と抵抗Ｒ３の接続点に供給される。

上記帰還アンプＶＣ１は、定常動作状態でも動作すると
、信号歪の原因になるので、ポツプ音が発生するような
電源が不安定な過渡状態のときにのみ動作させられる。

このため、特に制限されないが、電圧検出回路ＶＣ２が
設けられる。この電圧検出回路は、上記増幅回路Ａｍｐ
２の出力端子０ＵＴ２の直流レベルを基準電圧ｄと比較
する。

電圧検出回路ＶＣ２は、増幅回路Ａｍｐ２の出力端子０
ＵＴ２の出力電圧すが基準電圧ｄより小さいときには出
力信号ｅを発生させてスイッチＳＷをオン状態として、
上記コンパレータＶＣＩを動作状態にするバイアス電流
を流すようにする。ぞして、増幅回路Ａｍｐ　２の出力
端子０ＵＴ２の出力電圧すが基準電圧ｄより大きくなる
と出力信号ｅによりスイッチＳＷをオフ状態に切り換え
てコンパレータＶＣＩを非動作状態にする。

この実施例回路の動作は一下記の通りである。

電源が投入されると、時定数を持たないバイアス回路が
立ち上がり、帰還回路のキャパシタＣＬＣ２を充電する
。このときキャパシタＣ１，Ｃ２の容量値にバラツキが
あると、出力端子０ＵＴＩ（＋）と出力端子０ＵＴ２　
（−）の電圧ａとｂはそれぞれ独自のスピードにより立
ち上がろうとする。このとき、コンパレータＶＣＩが差
電圧を検出して、電圧すを形成する増幅回路Ａｍｐ　２
に帰還をかけて、言い換えるならば、キャパシタＣ２を
瞬時に充放電して、上記差電圧が零になるようにする。

これにより、上記のようにキャパシタＣＩと０２の容量
値にバラツキがあったり、増幅回ｊｌＡｒｎｐｌとＡｒ
ｎｐ２の対称性にテンバランスが多少あっても出力電圧
ａの立ち上がりに追従しで出力電圧すが立ち上がる。し
たがって、増幅回路の直流電圧が安定状態になるまでの
間でポツプ音が発生することが防止できる。

そして、上記のように電源が安定状態になると、言い換
えるならば、増幅回路Ａｍｐ２の出力電圧すが基準電圧
ｄより高くなるような安定状態に入ると、電圧検出回路
ＶＣ２がそれを検出してスイッチＳＷをオフ状態にする
。これにより、コンパレータｖｃｉは、非動作状態とな
り、上記帰還動作を停止する。これにより、定常動作状
態で上記のような帰還ループが遮断されるから出力信号
に歪が生じてしまうことがない。

第２図には、上記コンパレータＶＣＩと電圧検出回路Ｖ
Ｃ２及びスイッチＳＷの一実施例の具体的回路図が示さ
れている。

これらの各回路素子は、上記ハソファアンプｌＢ、増幅
回路Ａｍｐ　ｌ及びＡｍｐ２とともに１つの半導体集積
回路装置により構成される。あるいは、これらの回路を
１つの半導体集積回路装置により構成し、上記上記バッ
ファアンプＩＢ、増幅回路Ａｍｐｌ及びＡｍｐ２からな
る半導体集積回路装置と組み合わせて構成してよい。こ
のようにしても、上記ＢＴＬ増幅回路を構成する半導体
集積回路装置とは、出力端子０ＵＴＩ、０ＵＴ２及び帰
還端子を利用して接続することができるから格別な外部
端子を設ける必要がない。それ故、同図に示すようなコ
ンパレータ■Ｃ１と電圧検出回路ＶＣ２及びスイッチＳ
Ｗからなる半導体集積回路装置は、ポツプ音発生防止回
路として既存のＢＴＬ増幅回路と組み合わせて使うこと
もできるものとなる。

コンパレータＶＣＩは、ＰＮＰ差動トランジスタＱ７．
Ｑ９が用いられる。これらの差動トランジスタＱ７．Ｑ
９には、エミッタフォロワ形態のＰＮＰ　ｌ−ランジス
タＱ５及びＱｌ２とレヘルシフト用のトランジスタＱ４
、Ｑｌｌを介して入力信号ａとｂが供給される。上記ト
ランジスタＱ５とＱｌ２のヘースには、ベース抵抗Ｒ２
とＲ３がそれぞれ設けられる。

上記差動トランジスタＱ７．Ｑ９のコレクタには、電流
ミラー形態にされたＮＰＮ型の負荷トランジスタＱ８．
ＱＩＯが設けられる。トランジスタＱ７のコレクタから
得られる出力信号は、ＰＮＰ型のエミッタフォロワ出力
トランジスタＱ２を介して出力信号Ｃとして出力される
。

上記のような差動トランジスタＱ７．Ｑ９及び入カバソ
ファアンプとしてのエミッタフォロワ回路及び出カバソ
ファアンプとしてのエミッタフォロワ回路には、定電流
トランジスタＱ６、Ｃ３゜Ｑ２３及びＱｌがそれぞれ設
けられる。これらの定電流トランジスタＱ６、Ｃ３，Ｑ
２３及びＱｌにより形成される定電流により上記各回路
にバイアス電流が与えられる。

電圧検出回路ＶＣ２は、ＰＮＰ　トランジスタＱ１３を
入力回路として用いる。このトランジスタＱ１３のエミ
ッタには上記電圧すが供給され、ベースには基準電圧ｄ
が抵抗Ｒ８を介して供給される。基準電圧ｄは、電圧Ｖ
３を抵抗Ｒ１１，Ｒ１２により分圧して形成される。こ
の抵抗Ｒ１１とＲ１２には、電圧Ｖ２と抵抗ＲＩＯ及び
ダイオード形態のトランジスタＱ２０とＱ２１により形
成された定電流が流れるようにされる。すなわち、トラ
ンジスタＱ２１とＱ２２が電流ミラー形態にされ、上記
分圧抵抗回路Ｒ１１とＲ１２に流れる電流が決定される
。

上記トランジスタＱ１３のコレクタには、ダイオード形
態のトランジスタＱ１４が設けられる。

このトランジスタＱ１４のエミッタには、抵抗Ｒ４が設
けられる。電流ミラー形態にされたＰＮＰトランジスタ
（マルチコレクタ構造）Ｑ１０のエミッタにはバイアス
電圧Ｖ１が与えられる。このトランジスタＱ１５の一方
のコレクタは、ベースと接続されてダイオード形態にさ
れ、抵抗Ｒ６を介してトランジスタＱ１６のコレクタと
接続される。このトランジスタＱ１６のベースには、抵
抗Ｒ５を介してトランジスタＱ１５の他方のコレクタと
トランジスタＱ１４のエミッタに接続される。

これにより、トランジスタＱ１３がオフ状態のとき、ト
ランジスタＱ１５及びＱ１６もオフ状態となる。したが
って、抵抗Ｒ４の電圧を受けるスイッチトランジスタＱ
１７もオフ状態となる。

上記トランジスタＱ２０と電流ミラー形態にされたトラ
ンジスタＱ１９のエミッタには抵抗Ｒ９が設けられる。

これにより、トランジスタＱ２０とＱ１９のベース、エ
ミッタ間電圧が等しいとすると、抵抗Ｒ９にはダイオー
ド形態のトランジスタＱ２１のベース、エミッタ間定電
圧が印加されるので定電流が流れる。この定電流は上記
トランジスタＱ１９を介してダイオード形態のトランジ
スタＱＩ８に流れる。このトランジスタＱ１８と前記ト
ランジスタＱ１、Ｑ３、Ｑ６及びＱ２３を電流ミラー形
態に接続することにより、上記のようなバイアス電流を
形成する。

上記トランジスタＱ２０のベースと回路の接地電位点と
の間には、スイッチトランジスタＱ１７を設ける。この
トランジスタＱ１７のベースには、上記電圧検出回路の
出力であるトランジスタＱ１４のエミッタを接続する。

この構成では、トランジスタＱ１３がオン状態になると
、言い換えるならば、上記第１図の増幅回路Ａｍｐ　２
の出力端子０ＵＴ２に対応した出力電圧すが立ち上がり
、基準電圧ｄに対してトランジスタＱ１３のベース、エ
ミッタ間電圧以上に高くなると、このトランジスタＱ１
３がオン状態になる。これにより、抵抗Ｒ４に電流が流
れ、その電圧がトランジスタＱ１７．Ｑ１６のベース、
エミフタ間電圧に達すると、こられのトランジスタＱ１
７．Ｑ１６がオン状態になる。トランジスタＱ１７がオ
ン状態になると、上記定電流源を構成するトランジスタ
Ｑ１９．Ｑ２０を強制的にオフ状態にするので、上記コ
ンパレータ■Ｃ１を動作状態にするバイアス電流を流す
定電流源ＩＯを構成する各定電流トランジスタＱ１、Ｑ
３．Ｑ６及びＱ２３をオフ状態にする。この結果、コン
パレータ■Ｃ１は非動作状態となり、上記のような出カ
ポツブ音防止用の帰還ループが遮断される。

上記トランジスタＱ１６がいったんオン状態になると、
トランジスタＱ１６とトランジスタＱ１５との間でラッ
チがかかり、トランジスタＱ１３がオフ状態になっても
上記トランジスタＱ１７のオン状態を継続させるもので
ある。すなわち、増幅回路Ａｍｐ２の出力信号すが交流
信号に応じて上記基準電圧ｄよりも一時的に低下すると
きがあっても上記トランジスタＱ１７のオン状態を継続
してコンパレータｖＣ１が不所望に動作を開始すること
がない。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）互いに逆相の出力信号を形成するようにされた一
対からなる増幅回路に対して、電源が不安定な過渡状態
の間のみ動作して上記の一対の増幅回路の出力信号の差
信号を受けて両室圧が同じくなるように一方の増幅回路
の入力に帰還する帰還アンプを設けることにより、一方
の増幅回路の出力信号が他方の増幅回路の出力信号に追
従して変化するようになるため過渡状態でのオフセント
の発生を確実に防止することができるという効果が得ら
れる。

（２１Ｂ　Ｔ　Ｌ構成の増幅回路に上記電源が不安定な
過渡状態の間のみ動作して上記の一対の増幅回路の出力
信号の差信号を受けて両電圧が同じくなるように一方の
増幅回路の入力に帰還する帰還アンプを内蔵させること
により、外部に格別な回路を負付加することなく、ポツ
プ音の発生を防止することができるという効果が得られ
る。

（３）電源が不安定な過渡状態の間のみ動作して一対の
増幅回路の出力信号の差信号を受けて両電圧が同じくな
るように一方の増幅回路の入力に帰還する帰還アンプを
１つの半導体集積回路装置により構成することより、既
存のＢＴＬ増幅回路と組み合わせてそのポンプ音を防止
することができるという効果が得られる。

以上本発明者によりなされた発明を実施例に基づいて具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、帰還アンプは
、時定数等のようなタイマー回路を設けて電源投入直後
の一定期間のみに動作させるものであってもよい。また
、第１図に示した電圧検出回路ＶＣ２は、出力電圧の代
わりに電源電圧や適当なバイアス電圧等のような直流電
圧を検出する場合には上記のようなラッチ機能を省略で
きる。ＢＴＬ増幅出力回路は、前記第１図に示した実施
例のように互いに逆相の入力信号を形成するハソファア
ンプＩＢを入力部に設けるもの他、一方の増幅回路の反
転増幅出力信号をレベル減衰させて他方の増幅回路の入
力信号として用いるもの等のように種々の実施形態を採
ることができる。ＢＴＬ回路は、１つの半導体集積回路
装置により構成されるもの他、２つの半導体集積回路装
置により構成してもよい。この場合に、上記のようなポ
ツプ音発生を防止するような帰還アンプも１つの半導体
集積回路装置とより構成したものを用いるようにすれば
よい。

この発明は、ＢＴＬ増幅回路に広く利用することができ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、互いに逆相の出力信号を形成するようにさ
れた一対からなる増幅回路に対して、電源が不安定な過
渡状態の間のみ動作して上記の一対の増幅回路の出力信
号の差信号を受けて両電圧が同じくなるように一方の増
幅回路、の入力に帰還する帰還アンプを設けることによ
り、一方の増幅回路の出力信号が他方の増幅回路の出力
信号に追従して変化するようになるため過渡状態でのオ
フセントの発生を確実に防止することができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、その帰還アンプと電圧検出回路の具体的一実
施例を示す回路図である。 ＩＣ・・半導体集積回路装置、 アアンブ、Ａｍｐ　１．Ａｍｐ　２　・Ｃ１・・コンパ
レータ、ＶＣ２・ ＩＩ、１２．Ｉｏ・・定電流源、 チ。

Claims (1)

1. 【特許請求の範囲】 １、互いに逆相の出力信号を形成するようにされた一対
   からなる増幅回路と、電源が不安定な過渡状態の間のみ
   動作して上記一対の増幅回路の出力差信号を受けて両電
   圧が同じくなるように一方の増幅回路の入力に帰還する
   帰還アンプを含むことを特徴とする増幅出力回路。 ２、上記帰還アンプは、上記増幅回路の直流出力電圧が
   一定の電圧に立ち上がったことを検出するコンパレータ
   の出力信号により動作の制御が行われるものであること
   を特徴とする特許請求の範囲第１項記載の増幅出力回路
   。 ３、上記一対の増幅回路、帰還アンプ及びコンパレータ
   は、１つの半導体集積回路装置により構成されるもので
   あることを特徴とする特許請求の範囲第２項記載の増幅
   出力回路。