JPH0869332A - 電圧発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で、電圧発生回路から出力される
定電圧の立上がりを、スロースタートとすることが可能
な電圧発生回路を提供する。 【構成】 基準電圧回路２０にスロースタート用コンデ
ンサＣを併設し、定電圧回路１４に出力される基準電圧
ＶREF の立上がりを遅くした。また、基準電圧ＶREF の
供給を受ける定電圧回路１４の差動増幅器１０を、基準
電圧ＶREF の立上がり（例えば０Ｖの時）から動作可能
とし、基準電圧ＶREF に応じた定電圧＋ＶO を出力する
こととした。これにより、出力トランジスタＱ９から出
力される定電圧＋ＶO がゆっくり立ち上がる。よって、
この定電圧＋ＶO が供給される動作回路等では負荷の大
きさに影響を受けることなく、オーディオの信号処理系
等の電源回路に用いた場合、電源投入時にホップ音やノ
イズが発生することを防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オーディオアンプ等、
オーディオ信号処理回路等に定電圧を供給する電圧発生
回路の構成に関する。

【０００２】

【従来の技術】従来より、オーディオアンプ等の信号処
理系回路等に動作用の定電圧を供給する電圧発生回路と
して、図４に示すような基準電源回路及び定電圧回路か
らなる回路が用いられている。

【０００３】図４において、電源スイッチのオン操作等
により外部から電源投入命令が装置に供給されると、共
通電源（ＶCC）が立上がる。これにより、基準電圧回路
２０には、共通電源（ＶCC）に接続された定電流源ＣＳ
２０から定電流が供給される。基準電圧回路２０は、ト
ランジスタのバンドギャップを利用した定電圧発生回路
であり、定電流の供給を受けて基準電圧ＶREF を発生
し、これを定電圧回路２２に供給する回路である。そし
て、基準電圧回路２０の出力である基準電圧ＶREF は、
電源投入命令に応じ０Ｖから比較的急峻にその電圧値が
立ち上がる。

【０００４】定電圧回路２２は、差動増幅器２４と、出
力トランジスタＱ２４及びこの出力トランジスタの出力
側に接続された分圧抵抗Ｒ１，Ｒ２とを有している。

【０００５】差動増幅器２４は、差動入力であるＮＰＮ
型のトランジスタ（以下差動入力トランジスタという）
Ｑ２０，Ｑ２３と、この差動入力トランジスタＱ２０，
Ｑ２３の上流側に設けられたカレントミラー回路とから
構成されている。

【０００６】ここで、カレントミラー回路は、共通電源
（ＶCC）にエミッタが接続されたＰＮＰ型の入力側トラ
ンジスタＱ２１と、同じく共通電源（ＶCC）にエミッタ
が接続されたＰＮＰ型の出力側トランジスタＱ２２とか
ら構成されている。

【０００７】また、差動増幅器２４は、その一方の差動
入力トランジスタＱ２０のベースが、基準電圧回路２０
に接続されており、他方の差動入力トランジスタＱ２３
のベースは、帰還路を介して分圧抵抗Ｒ１とＲ２との接
続点Ａに接続されている。

【０００８】この差動増幅器２４は、差動入力トランジ
スタＱ２２のベースに印加される基準電圧ＶREF と、分
圧抵抗Ｒ１とＲ２との接続点Ａにおける検出電圧とが等
しくなるように、所定の電圧を出力トランジスタＱ２４
のベースに供給する。そして、出力トランジスタＱ２４
には、差動増幅器２４から供給される電圧に応じたコレ
クタ電流が流れる。接続点Ａの電圧が基準電圧ＶREF に
保持されるため、分圧抵抗Ｒ１とＲ２との比で決定され
る定電圧＋ＶO が、出力端子ＯＵＴから他の動作回路等
（図示せず）に出力される。

【０００９】

【発明が解決しようとする課題】しかしながら、バンド
ギャップを利用した基準電圧回路２０から出力される基
準電圧ＶREF は、その立上がりが比較的急峻であり、こ
の基準電圧ＶREF に応じて定電圧回路２２から出力され
る出力電圧＋ＶO も、図３に実線で示すように短時間
（例えば電源投入時から数十msec）で急峻に立ち上が
る。

【００１０】このような電圧発生回路をオーディオの信
号処理系回路の電源回路として用いた場合には、各動作
回路でのＤＣバイアスレベルが安定しない状態で、この
動作回路が動作してしまうことがある。よって、各種動
作回路の出力電圧にアンバランス等が発生し、これに起
因して信号の入力がないにもかかわらずスピーカに対し
て電流が供給され、いわゆるポップ音やノイズ等が発生
するという問題があった。

【００１１】そこで、このポップ音やノイズを防止する
ために、各回路にミュート回路等を設け、回路のＤＣバ
イアスレベルが安定してから各回路に定電圧＋ＶO を供
給していた。しかし、このようなミュート回路を設ける
と、それだけ回路規模が大きくなり、コストが上昇する
等の問題があった。

【００１２】本発明は、このような課題を解決するため
になされたもので、簡単な構成で、電源投入時に電圧発
生回路から出力される定電圧をゆっくり立ち上げること
が可能な電圧発生回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電圧発生回路は、以下のような特徴を
有する。

【００１４】基準電圧を発生する基準電圧回路と、前記
基準電圧に応じて定電圧を発生する定電圧回路と、を有
する電圧発生回路であって、前記定電圧回路は、一方の
入力端子に前記基準電圧が供給され、前記基準電圧の立
上がりから前記基準電圧に応じた電圧を出力する差動増
幅器と、前記差動増幅器の出力端に接続され、前記差動
増幅器から出力される電圧に応じた電流を流す出力トラ
ンジスタと、前記出力トランジスタの出力側に接続さ
れ、前記出力トランジスタの出力側の電圧を分圧する分
圧抵抗と、前記分圧された電圧と前記基準電圧とを等し
く制御するために、前記分圧された電圧を前記差動増幅
器の他方の入力端子に供給する帰還路と、を有し、前記
基準電圧回路には、電源投入時に前記基準電圧をゆっく
り立ち上げるためのスロースタート用コンデンサが接続
され、前記定電圧回路が、ゆっくり立ち上がる前記定電
圧を出力することを特徴とする。

【００１５】前記差動増幅器は、ＰＮＰ型トランジスタ
の差動入力を有し、前記差動入力のＰＮＰ型トランジス
タには、それぞれＰＮＰ型トランジスタがダーリントン
接続されていることを特徴とする。

【００１６】更に、前記定電圧回路から出力される前記
定電圧を極性反転して出力する反転定電圧回路を有する
ことを特徴とする。

【００１７】

【作用】本発明に係る電圧発生回路では、基準電圧回路
にスロースタート用コンデンサを設け、定電圧回路に出
力される基準電圧の立上がりを遅くした。また、基準電
圧回路から基準電圧の供給を受ける差動増幅器を、基準
電圧の立上がり（例えば０Ｖの時）から動作可能とし、
定電圧回路から基準電圧に応じた定電圧を継続的に出力
することとした。

【００１８】このような構成とすることにより本発明の
電圧発生回路は、電源投入時に定電圧回路から出力され
る定電圧がゆっくり立ち上がる。従って、この定電圧の
供給を受けて動作する動作回路等は、負荷の大きさに影
響されずにほぼ同じスピードでゆっくり立ち上がること
ができる。よって、オーディオの信号処理系等の電圧発
生回路として用いた場合に、信号系の各動作回路はその
ＤＣバイアスレベルが安定した状態で動作を開始するた
め、電源投入時にポップ音やノイズ等が発生することを
防止できる。

【００１９】特に、差動増幅器の差動入力を、ＰＮＰト
ランジスタのダーリントン接続としたので、この差動増
幅器に供給される基準電圧が極めて低い電圧値のときか
ら、差動増幅器が動作可能となり、定電圧回路から基準
電圧に応じてゆっくり立ち上がる定電圧を出力すること
ができる。

【００２０】更に、定電圧回路から出力される定電圧を
極性反転した反転定電圧を出力する反転定電圧回路を設
けることとした。これにより、本発明の電圧発生回路
を、デュアルトラッキングのオーディオの信号処理系に
用いた場合にも、正極性側の駆動回路と負極性側の駆動
回路との負荷の相違にかかわらず、両方の駆動回路を同
様にゆっくり立ち上げることができる。従って、両方の
回路がアンバランスに動作することを防止でき、ポップ
音やノイズ等の発生をより確実に防止することが可能で
ある。

【００２１】

【実施例】以下、本発明の実施例について説明する。な
お、以下に説明する図面においては、既に説明した図面
と同一部分には同一符号を付して説明を省略する。

【００２２】図１において、基準電圧回路２０には従来
同様に、電源投入命令に応じて定電流源ＣＳ１から所定
の定電流が供給され、これに応じて基準電圧回路２０は
基準電圧ＶREF を発生する。ここで、基準電圧回路２０
は、定電流源ＣＳ１からの定電流を受けて、この電流量
に応じた電圧を発生するものである。

【００２３】そして、本実施例においては、基準電圧回
路２０と定電流源ＣＳ１との接続点Ｐ１に、抵抗Ｒを介
して一端側が接地されたスロースタート用コンデンサＣ
が接続されている。この基準電圧回路２０に供給される
定電流がスロースタート用コンデンサＣによって徐々に
立ち上がると、基準電圧回路２０はこれに応じて立ち上
がる基準電圧を発生する。更に、基準電圧回路２０から
接続点Ｐ１を介して差動増幅器１０に供給される基準電
圧ＶREF についても、コンデンサＣの容量と抵抗Ｒの抵
抗値に応じてその立上がりが遅延する。

【００２４】従って、接続点Ｐ１に接続された差動増幅
器１０の一方の入力端子には、電源投入命令から所定の
電圧（例えば１．２Ｖ）まで、０Ｖからゆっくり立上が
る基準電圧ＶREF が供給されることとなる。

【００２５】なお、このスロースタート用コンデンサＣ
の接続位置に関しては、上記構成に限られず、基準電圧
回路２０への定電流の入力側にスロースタート用コンデ
ンサＣを設け、基準電圧回路２０から出力される基準電
圧ＶREF を直接差動増幅器１０の入力端子に供給する構
成としてもよい。また、基準電圧回路２０の出力側、す
なわち基準電圧回路２０と差動増幅器１０の入力端子と
の経路にスロースタート用コンデンサＣを設け、差動増
幅器１０に供給される基準電圧ＶREF を直接遅延させる
構成としてもよい。

【００２６】差動増幅器１０は、一方の入力端子に供給
される基準電圧ＶREF に応じた所定の電圧を、基準電圧
ＶREF が０ＶのときからＮＰＮ型の出力トランジスタＱ
９のベースに出力する。

【００２７】出力トランジスタＱ９は、そのコレクタが
共通電源（ＶCC）に接続され、エミッタが分圧抵抗Ｒ１
の一端（上流）側に接続されており、出力トランジスタ
Ｑ９には、ベースに出力される上記電圧に応じたエミッ
タ電流が流れる。そして、このエミッタ電流に応じて発
生した定電圧＋ＶO が、出力トランジスタＱ９と分圧抵
抗Ｒ１との接続点から、出力端子ＯＵＴ＋を介して出力
される。

【００２８】なお、差動増幅器１０の他方の入力端子
は、分圧抵抗Ｒ１とＲ２との接続点Ａに接続されてい
る。ここで、分圧抵抗Ｒ１，Ｒ２は、分圧抵抗Ｒ１の上
流側（出力トランジスタＱ９の出力側）で発生する定電
圧＋ＶO を分圧しており、この分圧された接続点Ａにお
ける検出電圧が、帰還路によって差動増幅器１０の他方
の入力端子に供給されている。そして、差動増幅器１０
は、基準電圧ＶREF と、接続点Ａにおける検出電圧とが
等しくなるように動作する。

【００２９】また、本発明の電圧発生回路をデュアルト
ラッキングのオーディオの信号処理系の電源回路として
用いる場合には、図１に示すように、例えば反転定電圧
回路１６を設け、出力定電圧＋ＶO をミラー的に反転し
て出力定電圧−ＶO を出力端子ＯＵＴ−から出力する構
成とする。

【００３０】この反転定電圧回路１６は、差動増幅器１
２、ＮＰＮ型の出力トランジスタＱ１０、更に出力端子
ＯＵＴ＋と出力トランジスタＱ１０のコレクタとの間に
この順に接続された分圧抵抗Ｒ３，Ｒ４によって構成さ
れている。

【００３１】出力トランジスタＱ１０は、そのエミッタ
に所定の下側電源（ＶEE）が接続され、コレクタに分圧
抵抗Ｒ４が接続されており、差動増幅器１２から出力さ
れる電圧に応じたコレクタ電流を流す。

【００３２】差動増幅器１２は、その一方の入力端子が
接地され、他方の入力端子が分圧抵抗Ｒ３，Ｒ４の接続
点Ｂに接続されている。この差動増幅器１２は、接続点
Ｂの電圧がＧＮＤレベルとなるように出力トランジスタ
Ｑ１０に所定の電圧を出力する。そして、分圧抵抗Ｒ３
とＲ４との抵抗比が１である場合には、接続点Ｂの電圧
（ＧＮＤレベル：０Ｖ）を基準として定電圧＋ＶO を極
性反転した定電圧−ＶO が、出力トランジスタＱ１０の
コレクタ側から出力される。

【００３３】また、図１において、出力端子ＯＵＴ＋と
出力端子ＯＵＴ−との間には分圧抵抗Ｒ３，Ｒ４と並列
して、抵抗Ｒ５，Ｒ６がこの順に直列接続され、この抵
抗Ｒ５とＲ６との接続点が接地されている。このように
抵抗Ｒ５，Ｒ６を設けることにより、出力端子ＯＵＴ±
から出力される定電圧±ＶO をより安定して立ち上げる
ことができる。

【００３４】次に、本実施例の差動増幅器１０の具体的
な回路構成について図２を用いて説明する。

【００３５】差動増幅器１０の差動入力であるＰＮＰ型
の差動入力トランジスタＱ２，Ｑ５は、それぞれそのベ
ースにＰＮＰ型の入力トランジスタＱ１，Ｑ６のエミッ
タが接続されており、ＰＮＰのダーリントン接続となっ
ている。

【００３６】入力トランジスタＱ１のベースは、定電流
源ＣＳ１と基準電圧回路２０との接続点Ｐ１に接続さ
れ、一方、入力トランジスタＱ６のベースは、分圧抵抗
Ｒ１とＲ２との接続点Ａに接続されている。

【００３７】入力トランジスタＱ１のエミッタと差動入
力トランジスタＱ２のベースとの接続点Ｐ２には、共通
電源（ＶCC）に接続された定電流源ＣＳ２からの定電流
が供給されており、入力トランジスタＱ６と差動入力ト
ランジスタＱ５のベースとの接続点Ｐ５には、共通電源
（ＶCC）に接続された定電流源ＣＳ４からの定電流が供
給されている。

【００３８】また、差動入力トランジスタＱ２，Ｑ５の
エミッタには定電流源ＣＳ３からの定電流が供給されて
おり、このトランジスタＱ２，Ｑ５のコレクタ側にはカ
レントミラー回路が設けられている。

【００３９】カレントミラー回路は、ＮＰＮ型の入力側
トランジスタＱ３及び出力側トランジスタＱ４によって
構成され、そのエミッタはそれぞれ抵抗を介してＧＮＤ
に接続されている。入力側トランジスタＱ３のコレクタ
及び共通ベースは、トランジスタＱ２のコレクタに接続
され、出力側トランジスタＱ４のコレクタは、トランジ
スタＱ５のコレクタに接続されている。

【００４０】トランジスタＱ５のコレクタとカレントミ
ラー回路の出力側トランジスタＱ４のコレクタとの接続
点Ｐ４には、ＰＮＰ型のトランジスタＱ７のベースが接
続されている。このトランジスタＱ７のエミッタは、共
通電源（ＶCC）に接続されており、トランジスタＱ７の
コレクタは、抵抗を介してＧＮＤに接続され、更にＮＰ
Ｎ型のトランジスタＱ８のベースが接続されている。そ
して、トランジスタＱ８のエミッタは、抵抗を介してＧ
ＮＤに接続され、コレクタは定電流源ＣＳ５を介して共
通電源（ＶCC）に接続されている。

【００４１】定電流源ＣＳ５とトランジスタＱ８のコレ
クタとの接続点Ｐ７には、ＮＰＮ型の出力トランジスタ
Ｑ９のベースが接続されている。この出力トランジスタ
Ｑ９のコレクタは共通電源（ＶCC）に接続されており、
一方出力トランジスタＱ９のエミッタには、分圧抵抗Ｒ
１，Ｒ２がこの順で接続され、分圧抵抗Ｒ２の一端がＧ
ＮＤに接続されている。また、出力トランジスタＱ９の
エミッタと分圧抵抗Ｒ１との接続点には出力端子ＯＵＴ
＋が設けられている。

【００４２】次に、図２の回路の動作について説明す
る。

【００４３】トランジスタＱ１のベースに供給される基
準電圧ＶREF が０Ｖの時には、Ａ点も０Ｖとなり、出力
端子ＯＵＴ＋から出力される定電圧ＶO も０Ｖとなる。

【００４４】基準電圧ＶREF は、既に説明したようにス
ロースタート用コンデンサＣによって、０Ｖから徐々に
立ち上がる。そして、基準電圧ＶREF が０Ｖから上昇す
るにつれて、トランジスタＱ１はオフぎみになり、これ
に応じてカレントミラー回路の入力側トランジスタＱ３
のコレクタ電流が少なくなり、同様に出力側トランジス
タＱ４のコレクタ電流も少なくなる。ところが、接続点
Ｐ４には、定電流源ＣＳ３から定電流が供給されている
ため、カレントミラー回路の出力側トランジスタＱ４の
コレクタ電流が少なくなるにつれて、接続点Ｐ４におけ
る電位が上昇する。

【００４５】なお、本実施例では差動増幅器１０の差動
入力をＰＮＰのダーリントン接続としているので、基準
電圧ＶREF がトランジスタＱ１のベースに供給される
と、差動入力トランジスタＱ２のベースには、基準電圧
ＶREF よりＶBEだけ高い電圧が印加される。よって、接
続点Ｐ３の電位は、常にＶBE以上となり、カレントミラ
ー回路は基準電圧ＶREF が０Ｖの時から好適に動作する
ことができる。

【００４６】また、ＰＮＰ型のトランジスタＱ７は、接
続点Ｐ４の電位の上昇に応じてオフぎみとなり、Ｐ６点
の電位は低下する。そして、ＮＰＮ型のトランジスタＱ
８もオフぎみとなる。更に、定電流源ＣＳ５から定電流
の供給を受けるＰ７点の電位が上昇して出力トランジス
タＱ９が駆動され、この出力トランジスタＱ９のエミッ
タ電流に応じて、分圧抵抗Ｒ１の上流側に分圧抵抗Ｒ
１，Ｒ２の和に応じた電圧が発生する。

【００４７】発生した電圧は、分圧抵抗Ｒ１とＲ２とに
よって分圧され、この電圧に応じた検出電圧が接続点Ａ
から帰還路を介してトランジスタＱ６，Ｑ５によってフ
ィードバックされる。そして、差動増幅器１０は接続点
Ａにおける電圧が基準電圧ＶREF と等しくなるように、
出力トランジスタＱ９のベースに所定の電圧を出力す
る。よって、分圧抵抗Ｒ１とＲ２との抵抗比によって決
定される定電圧＋ＶO が、分圧抵抗Ｒ１の上流側に発生
することとなり、基準電圧ＶREF の立ち上がりに応じ、
基準電圧ＶREF が一定となるまで徐々にその電圧値が上
昇する図３の一点鎖線に示すような定電圧＋ＶO が出力
端子ＯＵＴ＋から出力される。

【００４８】なお、図１の差動増幅器１２の回路構成
は、図２の差動増幅器１０の回路構成とほぼ同一であ
る。但し、差動増幅器１２の場合には、ＰＮＰ型のトラ
ンジスタＱ１のベースはＧＮＤに接続されており、ＰＮ
Ｐ型のトランジスタＱ６のベースは図１の分圧抵抗Ｒ４
とＲ３との接続点Ｂに接続されている。更に、定電流源
ＣＳ５とＮＰＮ型トランジスタＱ８の接続点Ｐ７には、
図１のようにＮＰＮ型の出力トランジスタＱ１０のベー
スが接続されている。

【００４９】そして、図１の出力トランジスタＱ１０の
コレクタと分圧抵抗Ｒ３との間に設けられた出力端子Ｏ
ＵＴ−から、図３に二点鎖線で示すような定電圧＋ＶO
を極性反転した定電圧−ＶO が出力される。

【００５０】図３から明らかなように、従来の電圧発生
回路においては、実線で示す定電圧ＶO は、電源投入命
令に対して極めて短時間（例えば数msec）で立ち上がっ
ていた。ところが本実施例では、基準電圧ＶREF をゆっ
くり立ち上げ、更に定電圧回路１４，反転定電圧回路１
６の差動増幅器１０，１２を基準電圧ＶREF が０Ｖの時
から動作させることにより、出力端子ＯＵＴ±から後段
の動作回路等に出力される定電圧±ＶO を０Ｖからゆっ
くり（例えば数sec ）立ち上げることができる。

【００５１】よって、この定電圧±ＶO の供給を受けて
動作する後段の駆動回路等は、負荷の大きさに影響され
ずに、出力された定電圧±ＶO の立上がりに応じて、ほ
ぼ同じスピードで安定して立ち上がることができる。

【００５２】更に、このような電圧発生回路を、オーデ
ィオの信号処理系等の電源回路として用いた場合には、
電源投入時に各動作回路が誤動作しないのでポップ音や
ノイズ等の発生を防止することができる。特に、デュア
ルトラッキングのオーディオの信号処理系では、一般的
に、正極性側の回路の負荷は重く、負極性側の回路の負
荷は軽く構成されている。ところが、本実施例のように
定電圧をゆっくり立ち上げれば、負荷の大きさに影響を
受けない。よって、正極性側の回路と負極性の回路とで
立上がりのスピードがばらつかず、各回路がアンバラン
スに動作してスピーカに電流が流れてしまうことを防止
でき、ポップ音やノイズ等の発生をより確実に防止する
ことが可能となり、極めて効果が高い。

【００５３】なお、上記実施例では、差動増幅器１０を
基準電圧ＶREF が０Ｖの時から動作させるための構成と
して、差動入力部をＰＮＰのダーリントン接続とする構
成について説明したが、この構成には限らない。例え
ば、基準電圧ＶREF を図２の差動入力トランジスタＱ２
に直接供給し、カレントミラー回路の下流側に設けられ
た抵抗を、ＧＮＤではない別の下側電源（ＶEE）に接続
する構成としてもよい。この場合、電源電圧ＶEEを十分
低い電圧に制御すれば、差動増幅器１０を基準電圧ＶRE
F が０Ｖから動作させることができる。なお、このとき
接続点Ａには、差動入力トランジスタＱ５のベースを直
接接続するものとする。

【００５４】更に、差動増幅器１０，１２及び出力トラ
ンジスタＱ９，Ｑ１０の極性は図１，２に示したものに
は限られない。特に、正極性の定電圧＋ＶO の出力側で
ある出力トランジスタＱ９は、出力電圧のレンジをより
広くするためにＰＮＰ型のトランジスタとしてもよい。
また、ダーリントン接続された差動増幅器１０、１２の
トランジスタＱ１，Ｑ２及びトランジスタＱ６，Ｑ５
は、基準電圧ＶREF に対して低電圧から動作させるため
に、ＰＮＰ型とした方が好ましい。

【００５５】

【発明の効果】以上説明したように、本発明に係る電圧
発生回路では、基準電圧回路にスロースタート用コンデ
ンサを設け、定電圧回路に出力される基準電圧の立上が
りを遅くした。

【００５６】更に、基準電圧回路から基準電圧の供給を
受ける差動増幅回路を、基準電圧の立上がりから動作可
能とし、基準電圧に応じた定電圧を継続的に出力するこ
ととした。

【００５７】このような構成とすることにより本発明の
電圧発生回路は、定電圧回路から出力される定電圧がゆ
っくり立ち上がる。従って、この定電圧の供給を受けて
動作する動作回路等では、供給される定電圧に応じ、負
荷の大きさに影響されずにほぼ同じスピードでゆっくり
立ち上がることができる。よって、オーディオの信号処
理系等の電圧発生回路として用いた場合にも、各動作回
路においてＤＣバイアスレベルが安定した状態で動作が
開始されるため、電源投入時にポップ音やノイズ等が発
生することを防止できる。

【００５８】特に、差動増幅器の差動入力を、ＰＮＰト
ランジスタのダーリントン接続としたので、この差動増
幅器に供給される基準電圧が極めて低い電圧値のときか
ら、差動増幅器が動作可能となり、定電圧回路から基準
電圧に応じてゆっくり立ち上がる定電圧を出力すること
ができる。

【００５９】更に、定電圧回路から出力される定電圧を
極性反転した反転定電圧を出力する反転定電圧回路を設
けることとした。これにより、本発明の電圧発生回路
を、デュアルトラッキングのオーディオの信号処理系に
用いた場合にも、正極性側の駆動回路と負極性側の駆動
回路との負荷の相違にかかわらず、両方の駆動回路を同
様にゆっくり立ち上げることができる。従って、両方の
回路がアンバランスに動作することを防止でき、ポップ
音やノイズ等の発生をより確実に防止することが可能で
ある。

【図面の簡単な説明】

【図１】本発明の実施例に係る電圧発生回路のの概略構
成図である。

【図２】図１の電圧発生回路の差動増幅器１０の回路構
成を説明するための図である。

【図３】本発明及び従来の電圧発生回路における出力定
電圧±ＶO と電圧立上がり時間との関係を示す図であ
る。

【図４】従来の電圧発生回路の概略回路構成図である。

【符号の説明】

１０、１２ 差動増幅器 １４ 定電圧回路 １６ 反転定電圧回路 ２０ 基準電圧回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基準電圧を発生する基準電圧回路と、前
   記基準電圧に応じて定電圧を発生する定電圧回路と、を
   有する電圧発生回路であって、 前記定電圧回路は、 一方の入力端子に前記基準電圧が供給され、前記基準電
   圧の立上がりから前記基準電圧に応じた電圧を出力する
   差動増幅器と、 前記差動増幅器の出力端に接続され、前記差動増幅器か
   ら出力される電圧に応じた電流を流す出力トランジスタ
   と、 前記出力トランジスタの出力側に接続され、前記出力ト
   ランジスタの出力側の電圧を分圧する分圧抵抗と、 前記分圧された電圧と前記基準電圧とを等しく制御する
   ために、前記分圧された電圧を前記差動増幅器の他方の
   入力端子に供給する帰還路と、 を有し、 前記基準電圧回路には、電源投入時に前記基準電圧をゆ
   っくり立ち上げるためのスロースタート用コンデンサが
   接続され、 前記定電圧回路が、ゆっくり立ち上がる前記定電圧を出
   力することを特徴とする電圧発生回路。
2. 【請求項２】 請求項１記載の電圧発生回路において、 前記差動増幅器は、ＰＮＰ型トランジスタの差動入力を
   有し、 前記差動入力のＰＮＰ型トランジスタには、それぞれＰ
   ＮＰ型トランジスタがダーリントン接続されていること
   を特徴とする電圧発生回路。
3. 【請求項３】 請求項１または請求項２のいずれかに記
   載の電圧発生回路において、 更に、前記定電圧回路から出力される前記定電圧を極性
   反転して出力する反転定電圧回路を有することを特徴と
   する電圧発生回路。