JP2010079873A

JP2010079873A - 定電圧回路装置

Info

Publication number: JP2010079873A
Application number: JP2009097586A
Authority: JP
Inventors: Yoshiki Takagi; 義器高木; Kenichi Watanabe; 健一渡辺
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-08-29
Filing date: 2009-04-14
Publication date: 2010-04-08
Anticipated expiration: 2029-04-14
Also published as: US8242760B2; US20100052636A1; JP5407510B2

Abstract

【課題】起動時の突入電流を抑制し、電圧発生回路から出力される定電圧をオーバーシュートさせることなく立ち上げることを目的とする。
【解決手段】入力された制御信号に応じた電流を入力端子INから出力端子Voutに出力する出力トランジスタＭ１と、基準電圧を発生する基準電圧回路１と、出力端子INから出力される出力電圧に比例した比例電圧が基準電圧回路１から発生される所定の基準電圧になるように出力トランジスタＭ１の動作制御を行う制御回路２と、起動時に充電されるソフトスタート用コンデンサＣ１と基準電圧回路１に流れる電流を制御する制御トランジスタＭ６とを備えるソフトスタート回路４と、制御トランジスタＭ６は起動時に基準電圧回路１が所望の電圧に達するまでは、基準電圧回路１がソフトスタート用コンデンサＣ１で決定される電圧と等しくなるように制御する。
【選択図】図１

Description

この発明は、定電圧回路装置に関し、特に、簡単な構成で消費電流を増やすことなく起動時の突入電流を抑制し、出力される定電圧をオーバーシュートさせることなく立ち上げることが可能な定電圧回路装置に関する。

図１１は、シリーズレギュレータを使用した定電圧回路装置の従来例を示した回路図である。図１１に従い従来の定電圧発生回路装置につき説明する。図１１における定電圧回路装置は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧回路１、ＰＭＯＳトランジスタからなる出力トランジスタＭ１、ＭＯＳトランジスタＭ２〜Ｍ５および定電流回路から供給される定電流源Ｉ１で構成される誤差増幅回路２及び出力電圧検出用の抵抗Ｒ１、Ｒ２で構成されている。ＭＯＳトランジスタＭ２、Ｍ３はＮＭＯＳトランジスタで構成され、ＭＯＳトランジスタＭ２、Ｍ３のゲートが誤差増幅回路２の入力端子となる。ＭＯＳトランジスタＭ４、Ｍ５はＰＭＯＳトランジスタで構成され、これら両トランジスタＭ４、Ｍ５によりカレントミラー回路を構成する。

ＭＯＳトランジスタＭ２のゲートは反転入力端子として基準電圧回路１から基準電圧が与えられる。ＭＯＳトランジスタＭ３のゲートは非反転入力端子として、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した分圧電圧Ｖｆｂが与えられる。

誤差増幅回路２は、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して、出力トランジスタＭ１のゲートに出力し、出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタＭ１の動作制御を行う。

また、出力トランジスタＭ１の出力側には、平滑用の出力コンデンサＣｏｕｔが外付けされている。さらに出力トランジスタＭ１に対して過電流保護回路３が設けられている。この過電流保護回路３は出力電流Ｉｏｕｔが設定された電流Ｉｌｉｍｉｔ値以上になると、出力トランジスタＭ１のゲートを制御し、出力電流Ｉｏｕｔを抑制するものである。

上述のように構成される定電圧回路装置では、起動時に出力コンデンサＣｏｕｔが完全に放電しているとすると、出力側のインピーダンスは極めて低い状態になり、前記出力コンデンサＣｏｕｔに電荷が充電されて高インピーダンス状態になるまでは充電電流が流れる。この起動時の充電電流を以下この明細書においては、突入電流Ｉｒｕｓｈということにする。

前記突入電流Ｉｒｕｓｈは最大で前記過電流保護回路３によって設定される電流値Ｉｌｉｍｉｔまで流れることが可能である。この突入電流Ｉｒｕｓｈが流れる期間は、出力コンデンサＣｏｕｔの容量およびＩｌｉｍｉｔに依存している。

図１２に従来の定電圧回路装置（電源回路）の起動時における、電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））、及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図をそれぞれ示す。ここで、出力電流Ｉｏｕｔは、突入電流Ｉｒｕｓｈと負荷電流Ｉｒｏａｄを足した電流である。

この図１２においては、Ｖｄｄ＝３．０Ｖ、Ｖｏｕｔ＝１．２Ｖ、Ｖｒｅｆ＝１．０Ｖ、Ｃｏｕｔ＝０．５μＦ、Ｒｏｕｔ＝１２０Ω、Ｉｌｉｍｉｔ＝４００ｍＡとした時の波形図である。

図１２（ｂ）に示すように、基準電圧Ｖｒｅｆは比較的急峻に立ち上がり、これに応じて出力電圧Ｖｏｕｔも短時間で立ち上がる。この時、出力コンデンサＣｏｕｔに急激に電流が流れるため約３００ｍＡの突入電流Ｉｒｕｓｈが流れることとなる。

次に、図１３に出力コンデンサＣｏｕｔが１０μＦであった場合の結果を示す。図１３においても図１２と同様に起動時における、電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））、及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図を示している。過電流保護回路３が無い場合突入電流Ｉｒｕｓｈは数Ａとなるが、図１３においては、突入電流Ｉｒｕｓｈは過電流保護回路３で設定された電流Ｉｌｉｍｉｔで決定される。

このように急激に出力電圧Ｖｏｕｔが立ち上がる場合、出力コンデンサＣｏｕｔが充電されるまでの時間、電源電圧ＶｄｄからコンデンサＣｏｕｔに突入電流Ｉｒｕｓｈが流れる。正確には、Ｉｒｕｓｈと負荷電流Ｉｒｏａｄを足した電流が流れるが多くの場合起動時には、ＩｒｏａｄはＩｒｕｓｈに比べて小さく無視できる。

また、電源電圧Ｖｄｄが突入電流Ｉｒｕｓｈ以下の電流能力しかない場合、電源電圧Ｖｄｄが降下するため、定電圧回路と並列で用いている回路全てが起動不良となる恐れがある。電源電圧Ｖｄｄの電流能力を高くすれば問題無いが、その結果価格が高くなるという難点がある。

また、出力電圧Ｖｏｕｔが所望の電圧になった瞬間、出力トランジスタＭ１が供給する電流は、突入電流Ｉｒｕｓｈから負荷抵抗Ｒｏｕｔで決まる負荷電流Ｉｒｏａｄに移行するため、誤差増幅回路２による出力トランジスタＭ１の制御が遅れ、出力電圧Ｖｏｕｔはオーバーシュートすることになる。その結果、後段の回路にノイズが載ることとなり誤動作するという難点がある。

上記難点を解消するには、誤差増幅回路２の応答性を上げることで改善することはできるが、結果として定電圧回路全体の消費電流を増やすことになってしまう。また、図１２と図１３を比較すると分かるように、出力コンデンサＣｏｕｔを大きくすることでオーバーシュートは低減できるが出力コンデンサＣｏｕｔを大きくすることは長時間突入電流Ｉｒｕｓｈが流れることを意味し、前述した電源電圧Ｖｄｄが降下するという問題が発生する。

起動時の突入電流を軽減させるために、起動時に入力される電圧を徐々に上昇させることによって、出力電圧を徐々に上昇させるソフトスタート機能を設けた電源装置が提案されている（例えば、特許文献１参照）。

上記した特許文献１に記載のものにおいては、スイッチで基準電圧Ｖｒｅｆの電圧を切り替えるように構成しているため、切り替わりノイズが発生して誤動作するなどの難点がある。

この発明は、このような課題を解決するためになされたもので、簡単な構成で消費電流を増やすことなく起動時の突入電流を抑制し、電圧発生回路から出力される定電圧をオーバーシュートさせることなく立ち上げることが可能な電圧発生回路を提供することを目的とする。

この発明の定電圧回路装置は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に充電されるソフトスタート用コンデンサと前記基準電圧回路部に流れる電流を制御する電流制御部とを備えるソフトスタート回路部と、を備え、前記電流制御部は、起動時に前記基準電圧回路部が所望の電圧に達するまでは、前記基準電圧回路部がソフトスタート用コンデンサで決定される電圧と等しくなるように制御することを特徴とする。

また、前記ソフトスタート回路部は、誤差増幅回路と、定電流源と、ソフトスタート用コンデンサと、前記電流制御部を構成する制御トランジスタとを備え、前記誤差増幅回路の一方の入力は、前記基準電圧回路部の出力と接続され、他方の入力には前記定電流源とソフトスタート用コンデンサとの接続点と接続され、前記制御トランジスタの制御電極に前記誤差増幅回路の出力が与えられるように構成することができる。

また、前記誤差増幅回路は、差動対をなす入力トランジスタ対と前記差動対の負荷をなすカレントミラー回路とを備え、前記入力トランジスタ対をデプレッション型ＮＭＯＳトランジスタで構成することができる。

さらに、前記入力トランジスタ対の一方のトランジスタのゲート幅を他方のトランジスタのゲート幅より短くするか又は前記入力トランジスタ対の一方のトランジスタのゲート長を他方のトランジスタのゲート長より長くするように構成すればよい。

また、前記誤差増幅回路のテール電流制御をデプレッション型ＮＭＯＳトランジスタで構成すればよい。

さらに、前記誤差増幅回路の入力端を定電圧回路装置のオフ時にディスチャージする手段を設けるとよい。

また、この発明の定電圧回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に前記出力電圧を前記ソフトスタート用コンデンサに充電される時間に対応して立ち上げるソフトスタート回路部と、前記出力トランジスタに流れる電流を検出する電流検出回路と、起動時に前記電流検出回路で検出した電流に応じて前記ソフトスタート用コンデンサの充電を制御する電流検出充電電流制御回路と、を有することを特徴とする。

また、この発明の定電圧回路装置は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に前記出力電圧を前記ソフトスタート用コンデンサに充電される時間に対応して立ち上げるソフトスタート回路部と、前記入力電圧と前記出力端子から出力する定電圧との差分を検出する入出力電圧差検出回路と、起動時に前記入出力電圧差検出回路で検出した電圧差に応じて前記ソフトスタート用コンデンサの充電を制御する電圧検出充電電流制御回路と、を有することを特徴とする。

この発明は、基準電圧が０Ｖから所望の電圧までリニアに制御して、定電流源とソフトスタート用コンデンサで決まる時定数でゆっくりと立ち上がるように構成できるので、消費電流を増やすことなく起動時の突入電流を抑制し、電圧発生回路から出力される定電圧をオーバーシュートさせることなく立ち上げることができる。また、この発明は、基準電圧がリニアに制御されるので、ノイズの発生を防ぐことができる。

この発明の第１の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。この発明の実施形態に用いられるソフトスタート回路の第１の実施例を示す回路構成図である。この発明の実施形態に用いられるソフトスタート回路の第２の実施例を示す回路構成図である。この発明の第２の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。この発明の第３の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。この発明の第１の実施形態の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。この発明の第１の実施形態の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。この発明の第２の実施形態の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。この発明の第１の実施形態の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。この発明の第３の実施形態の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。シリーズレギュレータを使用した定電圧回路装置の従来例を示した回路図である。従来の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。従来の定電圧回路装置の起動時における電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｂ））及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図である。

この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。

図１はこの発明の第１の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。図１に示す定電圧回路装置は、基準電圧回路１、ＰＭＯＳトランジスタからなる出力トランジスタＭ１、ＭＯＳトランジスタＭ２〜Ｍ５および定電流回路から供給される定電流源Ｉ１で構成される誤差増幅回路２、過電流保護回路３、ソフトスタート回路４及び出力電圧検出用の抵抗Ｒ１、Ｒ２で構成されている。

誤差増幅回路２は、ＰＭＯＳトランジスタからなるトランジスタＭ４、Ｍ５及びＮＭＯＳトランジスタからなるトランジスタＭ２、Ｍ３からなる差動増幅器をなしている。差動対をなすＮＭＯＳトランジスタＭ２及びＭ３の各ソースは接続され、この接続部と接地電圧との間に、差動対の電流源として定電流源Ｉ１が接続されている。ＰＭＯＳトランジスタＭ４及びＭ５は、前記差動対の負荷をなし、カレントミラー回路を形成している。ＮＭＯＳトランジスタＭ２のゲートには、基準電圧回路１から出力される基準電圧Ｖｒｅｆが入力され、ＮＭＯＳトランジスタＭ３のゲートには、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した分圧電圧Ｖｆｂが入力されている。

ＰＭＯＳトランジスタＭ４及びＭ５の各ソースはそれぞれ入力端子ＩＮに接続され、ＰＭＯＳトランジスタＭ４及びＭ５の各ゲートは接続され、この接続部は、ＰＭＯＳトランジスタＭ５のドレインに接続されている。ＰＭＯＳトランジスタＭ５のドレインはＮＭＯＳトランジスタＭ３のドレインに接続され、ＰＭＯＳトランジスタＭ４のドレインはＮＭＯＳトランジスタＭ２のドレインに接続され、この接続部は誤差増幅回路２の出力端をなす。

また、ＮＭＯＳトランジスタＭ２、Ｍ３のゲートが誤差増幅回路２の入力端子となる。上記したように、ＮＭＯＳトランジスタＭ２のゲートは反転入力端子として基準電圧回路１から基準電圧Ｖｒｅｆが与えられる。ＭＯＳトランジスタＭ３のゲートは非反転入力端子として、分圧電圧Ｖｆｂが与えられる。

出力トランジスタＭ１の出力側には平滑用の出力コンデンサＣｏｕｔが外付けされている。さらに出力トランジスタＭ１に対して過電流保護回路３が設けられている。この過電流保護回路３は出力電流Ｉｏｕｔが設定された電流Ｉｌｉｍｉｔ値以上になると、出力トランジスタＭ１のゲートを制御し、出力電流Ｉｏｕｔを抑制するものである。

図２に示すように、ソフトスタート回路４は、誤差増幅回路５、定電流源Ｉ２、ソフトスタート用コンデンサＣ１、基準電圧回路制御用ＰＭＯＳトランジスタＭ６で構成されている。誤差増幅回路５の非反転入力には、基準電圧回路１からの基準電圧Ｖｒｅｆが接続されている。また反転入力には定電流源Ｉ２とソフトスタート用コンデンサＣ１の接点が接続されている。ＰＭＯＳトランジスタＭ６のソースは入力端子ＩＮに接続され、ドレインは基準電圧回路１と接続され、ゲートには誤差増幅器５の出力が与えられる。

次に、このシリーズレギュレータを使用した定電圧回路装置の動作を説明する。定電圧回路装置の起動時、誤差増幅回路５の反転入力端子の電圧は定電流源Ｉ２とソフトスタート用コンデンサＣ１で決まる時定数で上昇する。基準電圧Ｖｒｅｆは急峻に立ち上がろうとするが、基準電圧Ｖｒｅｆが反転入力端子の電圧を超えると、誤差増幅回路５はＰＭＯＳトランジスタＭ６のゲート電圧を引き上げ、基準電圧Ｖｒｅｆに供給する電流を制御し、基準電圧Ｖｒｅｆの上昇を抑制する。その結果、基準電圧Ｖｒｅｆは０Ｖから所望の電圧（例えば１．０Ｖ）まで、定電流源Ｉ２とソフトスタート用コンデンサＣ１で決まる時定数でリニアにゆっくりと立ち上がることとなる。

基準電圧Ｖｒｅｆが所望の電圧まで立ち上がった後も反転入力端子の電圧は前述した時定数で上がっていくが、常に非反転入力端子の基準電圧Ｖｒｅｆが低い状態となるため、ＰＭＯＳトランジスタＭ６のゲート電圧はＧＮＤ近くまで低下し、起動後の基準電圧回路の動作になんら影響を与えない。

誤差増幅回路２は一方の入力端子に供給される基準電圧Ｖｒｅｆに応じた所望の電圧を出力電圧Ｖｏｕｔに出力する。ここで基準電圧Ｖｒｅｆが０Ｖの時から誤差増幅回路２を動作させるために、入力トランジスタＭ２、Ｍ３はデプレッション型トランジスタであることが望ましい。

図２はソフトスタート回路４の第１の実施例における詳細な回路構成図である。図２に示すように、基準電圧回路１は、デプレッション型ＮＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１３とを飽和結線して構成され、デプレッション型ＮＭＯＳトランジスタＭ１２は基準電圧回路制御用トランジスタＭ６を介して入力端子ＩＮに接続されている。また、ＮＭＯＳトランジスタ１３のソースは接地電位に接続されている。

デプレッション型ＮＭＯＳトランジスタＭ１２で作成した電流を飽和結線したＮＭＯＳトランジスタＭ１３に流し込むことによって、所定の基準電圧Ｖｒｅｆを生成して出力する。

誤差増幅回路５は、ＭＯＳトランジスタＭ７〜Ｍ１１で構成されており、ＰＭＯＳトランジスタからなるトランジスタＭ７、Ｍ８及びＮＭＯＳトランジスタからなるトランジスタＭ９、Ｍ１０からなる差動増幅器をなしている。差動対をなすＮＭＯＳトランジスタＭ９及びＭ１０の各ソースは接続され、この接続部と接地電圧との間に、ＮＭＯＳトランジスタＭ１１が接続されている。ＰＭＯＳトランジスタＭ７及びＭ８は、前記差動対の負荷をなし、カレントミラー回路を形成している。ＮＭＯＳトランジスタＭ１０のゲートには基準電圧Ｖｒｅｆが入力され、ＮＭＯＳトランジスタＭ９のゲートには定電流源Ｉ２とソフトスタート用コンデンサＣ１の接点が接続されている。また、ＮＭＯＳトランジスタＭ９のゲートにはイネーブル用信号で動作するＮＭＯＳトランジスタＭ１４のドレインが接続され、ＮＭＯＳトランジスタＭ１０のゲートにはイネーブル用信号で動作するＮＭＯＳトランジスタＭ１５のドレインが接続される。ＮＭＯＳトランジスタＭ１４、Ｍ１５のソースは接地電圧に接続されている。

一方、ＰＭＯＳトランジスタＭ７及びＭ８の各ソースはそれぞれスイッチＳＷ１を介して入力端子ＩＮに接続され、ＰＭＯＳトランジスタＭ７及びＭ８の各ゲートは接続され、この接続部は、ＰＭＯＳトランジスタＭ８のドレインに接続されている。ＰＭＯＳトランジスタＭ８のドレインはＮＭＯＳトランジスタＭ１０のドレインに接続され、ＰＭＯＳトランジスタＭ７のドレインはＮＭＯＳトランジスタＭ９のドレインに接続され、この接続部は誤差増幅回路５の出力端をなす。また、ＮＭＯＳトランジスタＭ９、Ｍ１０は、デプレッション型ＮＭＯＳトランジスタを用いている。

そして、基準電圧Ｖｒｅｆが０Ｖの時から誤差増幅回路５を動作させるために、入力トランジスタＭ９、Ｍ１０はデプレッション型ＮＭＯＳトランジスタとしている。入力トランジスタＭ９、Ｍ１０は同じサイズにしても良いが、入力トランジスタＭ９のＷ長（ゲート幅）を短くもしくはＬ長（ゲート長）を長くすることで、故意にオフセットを設け、起動時に他の回路が安定するまで基準電圧Ｖｒｅｆの上昇を遅らせても良い。

誤差増幅回路５は起動時にすぐに動作しなければならないため、テール電流の制御はデプレッション型ＮＭＯＳトランジスタＭ１１としており、起動時の動作を早くしている。誤差増幅回路２と同様、定電流回路から供給される定電流源を使用しても良いが一般的に定電流回路は立ち上がりが遅いため、起動時に誤差増幅回路５がすぐに動作できず基準電圧Ｖｒｅｆにノイズがのってしまう。その場合、定電流回路が立ち上がるまでソフトスタート回路４の起動を遅らせるなどの対策を取る必要があり、回路規模が大きくなってしまう。

ＮＭＯＳトランジスタＭ１４、Ｍ１５はイネーブルＯＦＦ時に誤差増幅回路５の両入力端の電圧をディスチャージし、再起動の際に再びソフトスタートを開始させることができる。出力電圧Ｖｏｕｔが短絡した場合やサーマル保護回路が動作した場合も同様にディスチャージさせても良い。その結果、短絡状態や発熱状態の異常状態から復帰した際に同様の効果が期待できる。スイッチＳＷ１には、ソフトスタート終了信号が与えられ、スイッチＳＷ１は基準電圧Ｖｒｅｆが所望の電圧に立ち上がり、ソフトスタートが終了した後にＯＦＦになる。このように、スイッチＳＷ１を制御することで誤差増幅回路５の消費電流を削減している。完全に電流をゼロにすると再起動時のノイズが気になるような場合は、電流を絞るような（例えば１０分の１に）構成にしても良い。

このソフトスタート終了信号は、反転入力端子の電圧が最終的には電源電圧Ｖｄｄまで上昇するため、その電圧を監視しある閾値で信号を出すような構成にすれば簡単に作成することができる。同じ信号を用いて反転入力端子の電圧を電源電圧Ｖｄｄにプルアップし閾値付近の誤動作を防ぐようにしても良い。

図３はソフトスタート回路４の第２の実施例における詳細な回路構成図である。上記した図２と異なる点は誤差増幅回路５の非反転入力端子（ＮＭＯＳトランジスタＭ１０のゲート）に基準電圧Ｖｒｅｆではなく、ＮＭＯＳトランジスタＭ１２のドレイン電圧を接続している点である。他の構成は図２と同じ構成であるので、ここではその説明を割愛する。

図２の構成だと基準電圧ＶｒｅｆにＮＭＯＳトランジスタＭ１０のゲート−ドレイン容量、ＰＭＯＳトランジスタＭ７のゲート−ソース容量を介して電源電圧Ｖｄｄのリップルが乗ってくる。基準電圧回路に流している電流が多い場合このリップルは無視できるが、電流が少ない場合除去することができず、定電圧回路全体のリップル除去率が悪化する可能性がある。そこで、図３に示すように、ＮＭＯＳトランジスタＭ１２のドレイン電圧を誤差増幅回路５の非反転入力端子に接続することで電源電圧Ｖｄｄからのリップルが基準電圧Ｖｒｅｆに影響を与えないようにしている。

また、この構成にすることで、誤差増幅回路５は基準電圧ＶｒｅｆよりＮＭＯＳトランジスタＭ１２のドレイン−ソース間電圧だけ高い電圧と、定電流源Ｉ２とソフトスタート用コンデンサＣ１で決まる電圧が等しくなるように動作するため、図２のようにＮＭＯＳトランジスタＭ９、Ｍ１０に故意にオフセットを付けなくても基準電圧Ｖｒｅｆの立ち上がりは遅くなり、他の回路が安定する時間を稼ぐことができる。

図６にこの発明の第１の実施形態を用いた場合の起動時における時間と各波形図の関係を示す。この図６に示すものは、ソフトスタート回路４として図２に示す第１の実施例を用いた。この図６においては、電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｃ））、及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図を示している。ここで、出力電流Ｉｏｕｔは、突入電流Ｉｒｕｓｈと負荷電流Ｉｒｏａｄを足した電流である。また、図６においては、Ｖｄｄ＝３．０Ｖ、Ｖｏｕｔ＝１．２Ｖ、Ｖｒｅｆ＝１．０Ｖ、Ｃｏｕｔ＝０．５μＦ、Ｒｏｕｔ＝１２０Ω、ソフトスタート時間は約４０μｓに設定した時の波形図である。

基準電圧Ｖｒｅｆは、定電流源Ｉ２とソフトスタート用コンデンサＣ１で決まる時定数でリニアにゆっくりと立ち上がる。これに応じて出力電圧Ｖｏｕｔもゆっくり立ち上がるためＣｏｕｔには数１０ｍＡ程度の電流しか流れ込まない。その結果、ソフトスタート終了後の出力電圧のオーバーシュートもほぼゼロである。なお、ソフトスタート回路４として図３に示す実施例を用いた場合も図６と同様の結果となる。

これらの回路は、負荷側に接続される出力コンデンサＣｏｕｔおよび出力電圧Ｖｏｕｔの大きさがある範囲で決まっていた場合には非常に有効である。例えば、Ｃｏｕｔ=１μＦ〜２．２μＦ、Ｖｏｕｔ＝１．２Ｖ〜１．５Ｖである場合には、ソフトスタート時間が４０μｓという時間は、出力電圧Ｖｏｕｔを立ち上げるには十分の時間である。しかしながら、汎用性を考えた場合、出力電圧Ｖｏｕｔや特に出力コンデンサＣｏｕｔは一定ではない。

図７に図６の条件のＣｏｕｔ＝０．５μＦを１０μＦに変更した場合の各電圧波形を示す。図６と同様、基準電圧Ｖｒｅｆは４０μｓで立ち上がっているが、出力コンデンサＣｏｕｔが２０倍になったために充電電流も大きくなり、結果として、従来技術で示した図１３と同様、過電流保護回路３で設定された電流Ｉｌｉｍｉｔで出力コンデンサＣｏｕｔを充電しながら立ち上がり、出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに追従できずソフトスタート動作が正常に行われない。ソフトスタート時間を４０μｓから数１００μｓに伸ばせば問題なくなるが、一般的に出力コンデンサＣｏｕｔは使用環境によって異なるため、その都度調整することは不可能である。

図４はこの発明の第２の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。図１に示す実施形態と異なる点は突入電流抑制回路６が追加された点である。他の構成は図１と同じ構成であるので、ここではその説明を割愛する。

突入電流抑制回路６は電流検出トランジスタＭ１６、ソフトスタート抑制トランジスタＭ１７、及び定電流Ｉ３で構成される。電流検出トランジスタＭ１６は、出力トランジスタＭ１とソースとゲートを共通接続され、ドレインは定電流Ｉ３と接続されている。ソフトスタート抑制トランジスタＭ１７のソースは定電流Ｉ２、ドレインはソフトスタート用コンデンサＣ１に接続され、ゲートは電流検出トランジスタＭ１６と定電流Ｉ３の接点に接続されている。ここで出力トランジスタＭ１と電流検出トランジスタＭ１６はカレントミラー回路を構成しているため、電流検出トランジスタＭ１６のドレイン電流は出力トランジスタＭ１のドレイン電流に比例した電流となる。例えば、出力トランジスタＭ１のサイズをＷ／Ｌ＝１００００μｍ／０．５μｍ、電流検出トランジスタＭ１６のサイズをＷ／Ｌ＝２μｍ／０．５μｍとすると、出力トランジスタＭ１のドレイン電流が８０ｍＡ流れた場合、電流検出トランジスタＭ１６には１６μＡのドレイン電流が流れる。ここで、定電流Ｉ３を１６μＡと設定しておけば、出力トランジスタＭ１のドレイン電流が８０ｍＡ以上流れた場合、ソフトスタート抑制トランジスタＭ１７のゲート電圧は電源電圧Ｖｄｄ近くまで上昇し、定電流Ｉ２からソフトスタート用コンデンサＣ１への充電はストップする。その結果、ソフトスタート中に突入電流抑制回路６で決められた電流値以上の出力電流Ｉｏｕｔが流れた場合、基準電圧Ｖｒｅｆは上昇をやめる。基準電圧Ｖｒｅｆの上昇が止まり、出力電流Ｉｏｕｔが減少するとソフトスタート抑制トランジスタＭ１７はオンし、定電流Ｉ２は再度ソフトスタート用コンデンサＣ１へ充電を開始する。この結果、起動時の出力電流Ｉｏｕｔは過電流保護回路３で制限されず突入電流抑制回路６で決められた電流で制限され、ソフトスタート回路４は出力電流Ｉｏｕｔの大きさに応じてその立ち上がり時間を変更する。

図８に、この発明の第２の実施形態を用いた場合の起動時における各電圧波形を示す。この条件は図７と同様、Ｃｏｕｔ=１０μＦ、出力電流Ｉｏｕｔが８０ｍＡを超えた場合に突入電流抑制回路６が動作するように設定している。基準電圧Ｖｒｅｆが所望の電圧に立ち上がる時間は、図７と同様４０μｓとなるように設定しているが、突入電流抑制回路６が動作しその都度基準電圧Ｖｒｅｆの立ち上がりを抑制するため、立ち上がり時間は１７０μｓとなっている。この結果、基準電圧Ｖｒｅｆは出力電流Iｏｕｔ（≒突入電流Ｉｒｕｓｈ）をその都度監視しながらリニアに立ち上がることとなり、正常なソフトスタート波形が得られる。出力電圧Ｖｏｕｔが所望の電圧に立ち上がった後は、ソフトスタート回路４および突入電流抑制回路６は基準電圧Ｖｒｅｆの動作になんら影響を与えないため、出力電流Ｉｏｕｔは突入電流抑制回路６で決められた電流（図８の場合８０ｍＡ）ではなく、過電流保護回路３で決まる電流（図７の場合４００ｍＡ）まで引くことができる。

第１実施形態から第２の実施形態は、起動時の入力電圧の立ち上がり時間がある範囲で決まっていた場合には非常に有効である。例えば、Ｖｏｕｔ＝１．２Ｖ〜１．５Ｖで、入力電圧が０Ｖから３Ｖまで上昇するのに２μsである場合には、ソフトスタート時間が４０μｓという時間は、出力電圧Ｖｏｕｔを立ち上げるには十分の時間である。しかしながら、汎用性を考えた場合、起動時の入力電圧の立ち上がり時間は一定ではない。

図９にこの発明の第１の実施形態を用いて入力電圧の立ち上りを変則的に立ち上げた場合の各波形を示す。この図９においては、電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｃ））、及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図を示している。入力電圧は０Ｖから２．５Ｖを経て５．０Ｖまで変則的に立ち上げた。Ｖｏｕｔ＝３．５Ｖ、Ｃｏｕｔ=０．５μＦである。

図６と同様、基準電圧Ｖｒｅｆは４０μｓで立ち上がっているが、入力電圧の立ち上がりが一度２．５Ｖで停止するため、出力電圧Ｖｏｕｔが入力電圧で制限されてしまい基準電圧Ｖｒｅｆに追従できない。入力電圧が２．５Ｖから５．０Ｖに上昇した時には、基準電圧Ｖｒｅｆはすでに立ち上がっているため、ソフトスタート動作が行われず突入電流が流れてしまう。ソフトスタート時間を４０μｓから数１００μｓに伸ばせば問題なくなるが、入力電圧の立ち上がり時間は使用環境によって異なるため、その都度調整することは現実的ではない。

図５はこの発明の第３の実施形態を示すシリーズレギュレータを使用した定電圧回路装置の構成を示す回路図である。図１と異なる点は入出力電圧差検出回路７が追加された点である。他の構成は図１と同じであるので、ここではその説明を割愛する。

入出力電圧差検出回路７はソフトスタート抑制トランジスタＭ１７、電流変換用抵抗Ｒ３、ＰＭＯＳトランジスタＭ１８、誤差増幅回路８、ＮＭＯＳトランジスタＭ１９およびＭ２０、定電流Ｉ４で構成される。電流変換用抵抗Ｒ３は入力端子ＩＮとＰＭＯＳトランジスタＭ１８のソース間に接続されており、さらにその接続点は誤差増幅回路８の反転入力端子に接続されている。

誤差増幅回路８の非反転入力端子は出力端子に接続され、誤差増幅回路８の出力はＰＭＯＳトランジスタＭ１８のゲートに入力されている。ＮＭＯＳトランジスタＭ１９及びＭ２０の各ソースはそれぞれ接地電位に接続され、ＮＯＭＳトランジスタＭ１９及びＭ２０の各ゲートは接続され、この接続部は、ＮＭＯＳトランジスタＭ１９のドレインに接続されている。ＮＭＯＳトランジスタＭ１９のドレインはＰＭＯＳトランジスタＭ１８のドレインに接続されている。ＮＯＭＯＳトランジスタＭ２０のドレインは定電流Ｉ４に接続され、この接続部はソフトスタート抑制トランジスタＭ１７のゲートに接続されている。ソフトスタート抑制トランジスタＭ１７のドレインとソースは第２の実施形態と同様である。

誤差増幅回路８はＰＭＯＳトランジスタＭ１８のドレインを出力端子の電圧と等しくなるようにＰＭＯＳトランジスタＭ１８のゲートを制御する。その結果、電流変換用抵抗Ｒ３の両端には入力電圧と出力電圧が印加されることになり、ＰＭＯＳトランジスタＭ１８及びＮＭＯＳトランジスタＭ１９には入力電圧と出力電圧の差を電流変換用抵抗Ｒ３で割った電流が流れることになる。ＮＭＯＳトランジスタＭ１９とＭ２０はカレントミラー回路を構成しているため、ＮＭＯＳトランジスタＭ２０のドレイン電流はＮＭＯＳトランジスタＭ１９のドレイン電流と比例した電流となる。ここで電流変換用抵抗Ｒ３を1ＭΩ、ＮＭＯＳトランジスタＭ１９とＭ２０は同一サイズ、定電流Ｉ４を０．３μＡと設定する。入力電圧が４．０Ｖ、出力電圧が３．０ＶであればＮＭＯＳトランジスタＭ２０には、以下の式に従い電流が流れる。

電流＝入力電圧−出力電圧）÷電流変換用抵抗Ｒ３

上記の場合には、ＮＭＯＳトランジスタＭ２０に１μＡの電流が流れる。定電流Ｉ４は０．３μＡなので、ソフトスタート抑制トランジスタＭ１７のゲート電圧（ＮＭＯＳトランジスタＭ２０のドレイン電圧）は接地電圧近くまで低下し、定電流Ｉ２からソフトスタート用コンデンサＣ１の充電が行われる。しかし、入力端子電圧が３．２Ｖ、出力端子電圧３．０Ｖの場合、ＮＭＯＳトランジスタＭ２０には０．２μＡしか電流が流れないため、ソフトスタート抑制トランジスタＭ１７のゲート電圧は電源電圧Ｖｄｄ近くまで上昇し、定電流Ｉ２からソフトスタート用コンデンサＣ１への充電はストップする。その結果、ソフトスタート中に入力電圧と出力電圧の差がある電圧以下になった場合、基準電圧Ｖｒｅｆは上昇をやめる。入力電圧が上昇すると、ソフトスタート抑制トランジスタＭ１７はオンし、定電流Ｉ２は再度ソフトスタート用コンデンサＣ１へ充電を開始する。この結果、起動時に入力電圧の上昇が遅い場合でも、入出力電圧差検出回路７がソフトスタート用コンデンサＣ１への充電を制限し、その立ち上がり時間を変更する。

図１０に、この発明の第３の実施形態を用いた場合の起動時における各波形を示す。この図１０においては、電源電圧Ｖｄｄ（同図（ａ））、基準電圧Ｖｒｅｆ（同図（ｂ））、出力電圧Ｖｏｕｔ（同図（ｃ））、及び出力電流Ｉｏｕｔ（同図（ｃ））の波形図を示している。条件は図９と同様である。

入出力電圧差が０．３Ｖ以下になった場合には入出力電圧差検出回路７がソフトスタート用コンデンサＣ１への充電を制限するように設定している。基準電圧Ｖｒｅｆが所望の電圧に立ち上がる時間は、図９と同様４０μｓとなるように設定しているが、入出力電圧差検出回路７が動作しその都度基準電圧Ｖｒｅｆの立ち上がりを抑制するため、入力電圧が２．５Ｖで停止した場合は基準電圧Ｖｒｅｆも立ち上がりを停止する。この結果、入力電圧が２．５Ｖから５．０Ｖに上昇した時も正常なソフトスタート波形が得られる。出力電圧Ｖｏｕｔが所望の電圧に立ち上がった後は、ソフトスタート回路４および入出力電圧差検出回路７は基準電圧Ｖｒｅｆの動作になんら影響を与えないため、入出力電圧差を０．３Ｖ以下にすることができる。

上記した第２及び第３の実施形態におけるソフトスタート回路４は、誤差増幅回路５の出力により、基準電圧回路制御用ＰＭＯＳトランジスタＭ６の動作を制御しているが、この発明は、ソフトスタート用コンデンサおよびそれを充電する充電回路を備えたものであれば、適用することができる。従って、基準電圧ではなくドライバーゲートを制御する方式のものでも適用することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１基準電圧回路、２誤差増幅回路、３過電流保護回路、４ソフトスタート回路、５誤差増幅回路、６突入電流抑制回路、７入出力電圧差検出回路、８誤差増幅回路、Ｍ１出力トランジスタ、Ｉ１定電流源、Ｉ２定電流源、Ｉ３定電流源、Ｉ４定電流源、Ｒ１、Ｒ２出力電圧検出用の抵抗、Ｒ３電流変換用抵抗、Ｍ６基準電圧回路制御用ＰＭＯＳトランジスタ、Ｃ１ソフトスタート用コンデンサ。

特開２００６-１１４０６８号公報

Claims

入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に充電されるソフトスタート用コンデンサと前記基準電圧回路部に流れる電流を制御する電流制御部とを備えるソフトスタート回路部と、を備え、前記電流制御部は、起動時に前記基準電圧回路部が所望の電圧に達するまでは、前記基準電圧回路部がソフトスタート用コンデンサで決定される電圧と等しくなるように制御することを特徴とする定電圧回路装置。
前記ソフトスタート回路部は、誤差増幅回路と、定電流源と、ソフトスタート用コンデンサと、前記電流制御部を構成する制御トランジスタとを備え、前記誤差増幅回路の一方の入力は、前記基準電圧回路部の出力と接続され、他方の入力には前記定電流源とソフトスタート用コンデンサとの接続点と接続され、前記制御トランジスタの制御電極に前記誤差増幅回路の出力が与えられることを特徴とする請求項１に記載の定電圧回路装置。
前記誤差増幅回路は、差動対をなす入力トランジスタ対と前記差動対の負荷をなすカレントミラー回路とを備え、前記入力トランジスタ対をデプレッション型ＮＭＯＳトランジスタで構成したことを特徴とする請求項２に記載の定電圧回路装置。
前記入力トランジスタ対の一方のトランジスタのゲート幅を他方のトランジスタのゲート幅より短くすることを特徴とする請求項３に記載の定電圧回路装置。
前記入力トランジスタ対の一方のトランジスタのゲート長を他方のトランジスタのゲート長より長くすることを特徴とする請求項３に記載の定電圧回路装置。
前記誤差増幅回路のテール電流制御をデプレッション型ＮＭＯＳトランジスタで構成したことを特徴とする請求項３に記載の定電圧回路装置。
前記誤差増幅回路の入力端を定電圧回路装置のオフ時にディスチャージする手段を設けたことを特徴とする請求項３ないし６のいずれか１項に記載の定電圧回路装置。
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に前記出力電圧を前記ソフトスタート用コンデンサに充電される時間に対応して立ち上げるソフトスタート回路部と、前記出力トランジスタに流れる電流を検出する電流検出回路と、起動時に前記電流検出回路で検出した電流に応じて前記ソフトスタート用コンデンサの充電を制御する電流検出充電電流制御回路と、を有することを特徴とする定電圧回路装置。
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路装置において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、基準電圧を発生する基準電圧回路部と、前記出力端子から出力される出力電圧に比例した比例電圧が前記基準電圧回路部から発生される所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、起動時に前記出力電圧を前記ソフトスタート用コンデンサに充電される時間に対応して立ち上げるソフトスタート回路部と、前記入力電圧と前記出力端子から出力する定電圧との差分を検出する入出力電圧差検出回路と、起動時に前記入出力電圧差検出回路で検出した電圧差に応じて前記ソフトスタート用コンデンサの充電を制御する電圧検出充電電流制御回路と、を有することを特徴とする定電圧回路装置。
前記ソフトスタート回路部は、誤差増幅回路と、定電流源と、ソフトスタート用コンデンサと、前記電流制御部を構成する制御トランジスタとを備え、前記誤差増幅回路の一方の入力は、前記基準電圧回路部の出力と接続され、他方の入力には前記定電流源とソフトスタート用コンデンサとの接続点と接続され、前記制御トランジスタの制御電極に前記誤差増幅回路の出力が与えられることを特徴とする請求項８又は請求項９に記載の定電圧回路装置。
前記誤差増幅回路は、差動対をなす入力トランジスタ対と前記差動対の負荷をなすカレントミラー回路とを備え、前記入力トランジスタ対をデプレッション型ＮＭＯＳトランジスタで構成したことを特徴とする請求項１０に記載の定電圧回路装置。
前記入力トランジスタ対の一方のトランジスタのゲート幅を他方のトランジスタのゲート幅より短くすることを特徴とする請求項１１に記載の定電圧回路装置。
前記入力トランジスタ対の一方のトランジスタのゲート長を他方のトランジスタのゲート長より長くすることを特徴とする請求項１１に記載の定電圧回路装置。
前記誤差増幅回路のテール電流制御をデプレッション型ＮＭＯＳトランジスタで構成したことを特徴とする請求項１１に記載の定電圧回路装置。
前記誤差増幅回路の入力端を定電圧回路装置のオフ時にディスチャージする手段を設けたことを特徴とする請求項１１ないし１４のいずれか１項に記載の定電圧回路装置。