CN102789255B

CN102789255B - 翻转阈值可调欠压锁存和基准电压电路

Info

Publication number: CN102789255B
Application number: CN201210249148.XA
Authority: CN
Inventors: 高静; 付园园; 徐江涛; 姚素英; 史再峰
Original assignee: Tianjin University
Current assignee: TIANJIN SAIXIANG ELECTROMECHANICAL ENGINEERING CO LTD
Priority date: 2012-07-18
Filing date: 2012-07-18
Publication date: 2014-06-25
Anticipated expiration: 2032-07-18
Also published as: CN102789255A

Abstract

本发明涉及集成电路设计领域。为实现对PFC芯片电源电压进行监控，同时实现与温度无关的内部低压源和基准电压，为达到上述目的，本发明采取的技术方案是，一种翻转阈值可调欠压锁存和基准电压电路，包含UVLO和VDD Reg两个模块，UVLO模块输出到VDD Reg模块，当UVLO模块的输入电压V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和基准电压Vref、vddgd、欠压锁存信号vddgd_b，欠压锁存信号vddgd_b为低电平；当V_CC下降到V_CC(off)，UVLO模块输出为低电平。本发明主要应用于集成电路设计。

Description

翻转阈值可调欠压锁存和基准电压电路

技术领域

本发明涉及集成电路设计领域，尤其涉及一种PFC芯片的翻转阈值可调欠压锁存(undervoltage lockout，UVLO)和基准电压电路，具体讲，涉及翻转阈值可调欠压锁存和基准电压电路。

背景技术

随着功率因数校正技术越来越多地应用于开关电源、变频调速器和荧光灯镇流器中，对功率因数校正芯片的性能要求越来越高。图1为一种典型的芯片上电过程，220V交流市电通过桥式整流器得到脉动直流电压，经过电阻R_start，给C_Vcc电容充电，从而实现芯片的电源电压V_CC从0开始上升，当V_CC充电到芯片正常工作时，由于内部模块的消耗，V_CC开始下降。芯片电源电压是波动的。为了确保电源电压波动时芯片能够稳定地工作，现有技术一般使用欠压锁存电路对芯片电源电压进行监控。

现有技术提供的欠压锁存结构如图2所示，该结构包含基准电压源、比较器和逻辑结构。通过电阻分压采样V_CC，当采样电压V1高于V_CC(on)时，输出UVLO发生翻转为高电平，启动芯片工作；当采样电压V2低于V_CC(off)时，输出UVLO翻转为低电平，芯片关断。该电路使用基准电压源和逻辑电路，结构过于复杂，占用了很大面积且功耗大。

基准电压是PFC中不可或缺的组成部分。PFC芯片中供电电压为12V，需要基准电压充当内部低压直流电源，且误差放大器以及保护电路的比较器中均需要参考电压。

发明内容

本发明旨在克服现有技术的不足，实现对PFC芯片电源电压进行监控，同时实现与温度无关的内部低压源和基准电压，为达到上述目的，本发明采取的技术方案是，一种翻转阈值可调欠压锁存和基准电压电路，包含UVLO和VDD Reg两个模块，UVLO模块输出到VDD Reg模块，当UVLO模块的输入电压V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和基准电压Vref、vddgd、欠压锁存信号vddgd_b，欠压锁存信号vddgd_b为低电平；当V_CC下降到V_CC(off)，UVLO模块输出为低电平，VDD Reg模块的输出内部低压电源VDD和基准电压Vref均为低电平，锁存信号vddgd_b为高电平。

上下翻转阈值通过调节分压电阻实现阈值可调。

UVLO模块的结构为：PMOS管P1、P3，三极管Q1、Q2以及电阻R2、R3组成其核心结构带隙比较器，N1、N11，N2、N10，N3、N9，N4、N8组成共源共栅电流镜像电路，其中，N1和N11、N2和N10、N3和N9、N4和N8分别在一条支路上，其特征是，在三极管Q1支路上增加了一个NMOS管P2，当电源电压出现欠压时，P2管导通，使Q1支路上的电流增大，加快了电源电压到达下降阈值时比较器电平翻转速度，减小了比较器响应时间；R4，R5，R6为电阻分压器，用以采样电源电压V_CC；V_CC电压上升过程中，F点电压由R4，R5，R6分压决定，开始时F点电压＜带隙比较器的V_ref，m点电压大于n点，输出UVLO为低电平；直到V_CC上升到V_CC(on)时，F点电压＝V_ref，m点电压＝n点电压，输出UVLO达到高电平翻转临界状态，V_CC若高于V_CC(on)，输出为高电平；随着V_CC下降，此时F点电压＞V_ref，m点电压＜n点电压，输出UVLO保持高电平，直到V_CC下降到V_CC(off)时，F点电压＝V_ref，输出UVLO达到低电平翻转临界状态。

VDD Reg模块的结构为：MOS管M1、M2栅、漏短接，内部低压电源VDD依次经MOS管M1源极、漏极、MOS管M2源极、漏极、电阻接地，MOS管N和MOS管M2栅极相连，MOS管N、三极管Q6及MOS管M1、M2用于根据UVLO模块的输出电压输出锁存信号vddgd_b；若干分压电阻，用于根据UVLO模块的输出电压经分压电阻分压后输出各种基准参考电压；UVLO模块的输出电压分流MOS管P及带隙基准比较器；芯片上电后，UVLO模块输出UVLO为低电平，MOS管N管断开，锁存信号vddgd_b为高电平，将整个芯片关断；芯片正常启动后，当电源电压未出现欠压情况时，UVLO模块的输出为高电平，通过若干分压电阻分压，输出参考电压，此时MOS管N导通，锁存信号vddgd_b为低电平；当输出参考电压点电压＞V_ref时，带隙基准比较器输入端三极管基极电压下降，MOS管P导通电阻减小使UVLO分压减小，输出参考电压也随之减小，当输出参考电压＝V_ref时，电路保持稳定，形成一个反馈环路，当系统处于平衡时，C点电压＝V_ref，V_ref为参考电压基准值。

本发明的技术特点及效果：

本发明在欠压锁存电路的基础上实现与温度无关的基准电压，将欠压锁存与基准电压结合起来，当电源电压出现欠压时，内部电压源和基准电压均为低电平，节省了大量面积和待机功耗。本发明的欠压锁存电路翻转阈值温度漂移小且可实现阈值可调。欠压锁存电路不需要带隙基准源，简化了电路，降低了成本。当电源电压出现欠压时，不产生内部低压电源和基准电压，节省了大量待机功耗。

附图说明

图1典型的芯片上电过程。

图2传统欠压锁存电路。

图3欠压锁存和基准电压电路框图。

图4欠压锁存电路。

图5电压基准电路。

具体实施方式

图3为本发明翻转阈值可调欠压锁存和基准电压电路的结构框图，包含UVLO和VDDReg两个模块，在欠压锁存电路的基础上实现与温度无关的内部低压源和基准电压。UVLO模块的核心为带隙比较器，与传统带隙比较器相比，本发明在三极管其中一条支路上增加了一个NMOS管，加快了电源电压到达下降阈值时输出翻转速度。VDD Reg模块通过带隙比较器和负反馈结构实现了温度漂移小的参考电压，同时将欠压锁存信号vddgd_b反馈给芯片。

当V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和各基准电压，欠压锁存信号vddgd_b为低电平，不起作用，芯片内部模块开始工作；当V_CC下降到V_CC(off)，UVLO模块输出为低电平，VDD Reg模块的输出VDD和各参考电压均为低电平，锁存信号vddgd_b为高电平，将整个芯片关断。本发明芯片电源出现欠压时不产生内部低压电源和各基准电压，节省了待机功耗。上下翻转阈值可以通过调节分压电阻实现阈值可调。

图4为本发明欠压锁存电路UVLO结构，虚线框中为其核心部分-带隙比较器。与传统带隙比较器相比，本发明在Q1支路上增加了一个NMOS管，即图4中的P2管，当电源电压出现欠压时，P2管导通，使Q1支路上的电流增大，加快了比较器电平翻转速度，减小了比较器响应时间。R4，R5，R6为电阻分压器，用以采样电源电压V_CC。

Q2，Q1的发射极面积之比为4，R7为上拉电阻。由于电阻R2，R3的射极反馈作用，Q2支路上的电流I_C2随F点反馈电压的变化相对大于Q1支路上的电流I_C1。

当F点电压＞V_ref时，I_C1＞I_C2，m点电压＜n点电压，此时P2管导通，I_C1增大。当F点电压＜V_ref时，I_C1＜I_C2，m点电压＞n点电压，此时P2管截止。当F点电压＝V_ref时，P2管截止，I_C1＝I_C2，电路保持平衡，

Δ V_{BE} = V_{BE 1} - V_{BE 2} = V_{T} \ln \frac{I_{C 1}}{I_{S}} - V_{T} \ln \frac{I_{C 2}}{4 I_{S}} = V_{T} \ln 4,

V_BE1、V_BE2分别为Q1、Q2管的发射极-基极电压，则

V_{ref} = V_{BE 2} + \frac{Δ V_{BE}}{R_{2}} (2 R_{3} + R_{2}) = V_{BE 2} + \frac{\ln 4 (2 R_{3} + R_{2})}{R_{2}} V_{T} .

V_BE具有正的温度系数，而ΔV_BE具有正的温度系数，通过适当调整R₃/R₂，可以实现基本与温度无关的带隙电压V_ref。通过调节电阻分压设置V_CC(on)为12V。

V_CC电压上升过程中，则开始时F点电压＜V_ref，m点电压大于n点，从而N7管栅极为低电平，N6管栅极也为低电平，D为高电平，输出UVLO为低电平；直到V_CC上升到12V时，F点电压＝V_ref，m点电压＝n点电压，输出UVLO达到高电平翻转临界状态；V_CC若高于12V，输出仍为高电平。

随着V_CC下降，P8管处于深线性区，

通过调节电阻分压设置V_CC(off)为9.5V。V_CC(on)与V_CC(off)有2.5V的阈值滞回区间，防止V_CC波动时芯片频繁重新启动。

开始时F点电压＞V_ref，m点电压＜n点电压，输出UVLO保持高电平，直到V_CC下降到9.5V时，F点电压＝V_ref，输出UVLO达到低电平翻转临界状态。

即当V_CC从0上升到12V时，输出UVLO翻转为高电平；当V_CC下降到9.5V时，输出UVLO翻转为低电平。

采用0.4μm BCD工艺，经Spectre仿真验证，在-40℃-85℃温度范围内上升阈值V_CC(on)偏差小于1.917％，下降阈值V_CC(off)偏差小于0.747％，翻转阈值温度漂移小。

图5为本发明与温度无关的内部低压源和基准电压产生电路即VDD Reg模块，虚线框中为带隙比较器结构。其核心结构为与UVLO模块相似的带隙基准比较器和电压反馈环路，两种结构结合使用使输出的内部电压源和参考电压更加稳定，实现低温漂移。芯片正常启动后，当电源电压未出现欠压情况时，UVLO为高电平，VDD电压为UVLO电压-2V_BE，通过设计MOS管的W与L，输出所需要的温度漂移小的VDD，通过电阻分压，同时输出温度漂移小的基准电压；此时N管导通，vddgd_b为低电平，即锁存信号为低电平。Q4、Q3的发射极面积之比为8∶1。基准电路中，

Δ V_{BE} = V_{BE 3} - V_{BE 4} = V_{T} \ln \frac{I_{C}}{I_{S}} - V_{T} \ln \frac{I_{C}}{n I_{S}} = V_{T} \ln n = V_{T} \ln 8,

V_BE3、V_BE4分别为Q3、Q4管的发射极-基极电压，则

V_{ref} = V_{BE 3} + \frac{2 Δ V_{BE}}{r_{1}} r_{2} = V_{BE 3} + \frac{2 \ln 8 r_{2}}{r_{1}} V_{T},

通过适当调整r₂/r₁，可以实现与温度无关的V_ref。

当C点电压＞V_ref时，A点电压下降，从而UVLO电压减小(P管导通电阻减小使UVLO分压减小)，B和C点电压也随之减小，当C点电压＝V_ref时，电路保持稳定，该结构形成一个反馈环路，当系统处于平衡时，C点电压＝V_ref。从而实现输出参考电压的稳定。

Claims

1.一种翻转阈值可调欠压锁存和基准电压电路，其特征是，包含UVLO和VDD Reg两个模块，UVLO模块输出到VDD Reg模块，当UVLO模块的输入电压V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和基准电压Vref、启动信号vddgd、欠压锁存信号vddgd_b，欠压锁存信号vddgd_b为低电平；当V_CC下降到V_CC(off)，UVLO模块输出为低电平，VDD Reg模块的输出内部低压电源VDD和基准电压Vref均为低电平，锁存信号vddgd_b为高电平；UVLO模块的结构为：PMOS管P1、P3，三极管Q1、Q2以及电阻R2、R3组成其核心结构带隙比较器，N1、N11，N2、N10，N3、N9，N4、N8组成共源共栅电流镜像电路，其中，N1和N11、N2和N10、N3和N9、N4和N8分别在一条支路上，其特征是，在三极管Q1支路上增加了一个NMOS管P2，当电源电压出现欠压时，P2管导通，使Q1支路上的电流增大，加快了电源电压到达下降阈值时比较器电平翻转速度，减少了比较器的响应时间；R4，R5，R6为电阻分压器，用以采样电源电压V_CC；V_CC电压上升过程中，F点电压由R4，R5，R6分压决定，开始时F点电压<基准电压V_ref，m点电压大于n点，输出UVLO为低电平；直到V_CC上升到V_CC(on)时，F点电压=基准电压V_ref，m点电压=n点电压，输出UVLO达到高电平翻转临界状态，V_CC若高于V_CC(on)，输出为高电平；随着V_CC下降，此时F点电压>V_ref，m点电压<n点电压，输出UVLO保持高电平，直到V_CC下降到V_CC(off)时，F点电压=V_ref，输出UVLO达到低电平翻转临界状态。

2.如权利要求1所述的翻转阈值可调欠压锁存和基准电压电路，其特征是，上下翻转阈值通过调节分压电阻实现阈值可调。

3.如权利要求1所述的翻转阈值可调欠压锁存和基准电压电路，其特征是，VDD Reg模块的结构为：MOS管M1、M2栅、漏短接，内部低压电源VDD依次经MOS管M1源极、漏极、MOS管M2源极、漏极、电阻接地，MOS管N的栅极和MOS管M2栅极相连，MOS管N的源极接地，MOS管N的漏极接输出电压输出锁存信号vddgd_b，MOS管N、三极管Q6及MOS管M1、M2用于根据UVLO模块的输出电压输出锁存信号vddgd_b；分压电阻：用于根据UVLO模块的输出电压经分压电阻分压后输出各种基准参考电压；UVLO模块的输出电压分流MOS管P及带隙基准比较器；芯片上电后，UVLO模块输出UVLO为低电平，MOS管N管断开，锁存信号vddgd_b为高电平，将整个芯片关断；芯片正常启动后，当电源电压未出现欠压情况时，UVLO模块的输出为高电平，通过分压电阻分压，输出参考电压，此时MOS管N导通，锁存信号vddgd_b为低电平；当输出参考电压点电压>V_ref时，带隙基准比较器输入端三极管基极电压下降，MOS管P导通电阻减小使UVLO分压减小，输出参考电压也随之减小，当输出参考电压=V_ref时，电路保持稳定，形成一个反馈环路，当系统处于平衡时，C点电压=V_ref，V_ref为参考电压基准值。