KR0148732B1 - 반도체 소자의 기준전압 발생회로 - Google Patents

반도체 소자의 기준전압 발생회로 Download PDF

Info

Publication number
KR0148732B1
KR0148732B1 KR1019950016866A KR19950016866A KR0148732B1 KR 0148732 B1 KR0148732 B1 KR 0148732B1 KR 1019950016866 A KR1019950016866 A KR 1019950016866A KR 19950016866 A KR19950016866 A KR 19950016866A KR 0148732 B1 KR0148732 B1 KR 0148732B1
Authority
KR
South Korea
Prior art keywords
voltage
current
circuit
reference voltage
nmos transistor
Prior art date
Application number
KR1019950016866A
Other languages
English (en)
Other versions
KR970003862A (ko
Inventor
김대정
왕성호
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950016866A priority Critical patent/KR0148732B1/ko
Priority to JP8160228A priority patent/JP2976407B2/ja
Priority to US08/668,891 priority patent/US5798637A/en
Publication of KR970003862A publication Critical patent/KR970003862A/ko
Application granted granted Critical
Publication of KR0148732B1 publication Critical patent/KR0148732B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Abstract

본 발명은 반도체 소자의 기준전압 발생회로에 관한 것으로 특히, 시모스(CMOS: Complementary Metal-Oxide-Semiconductor) 반도체 소자의 엔웰(n-well) 공정에서 발생하는 백바이어스(back-bias)효과에 의한 변동을 상쇄시키며, 온도 보상에 적합하도록, 기판전압의 변동을 감지하는 엔모스 트랜지스터로 이루어진 기판전압 변동 센서부와, 온도의 변화에 따른 기판전압의 변동을 보상하는 피모스 트랜지스터로 이루어진 온도보상부를 부가하여 이루어지며, 마스크의 추가 없이, 엔 웰의 표준공정에서 이를 해결하였으며, 특히 온도의 변화에 따른 전압보상에 있어서, 종래의 스퀘어 로우에 의한 근사적인 보상이 아닌 피모스 트랜지스터 제조시 그 W/L의 비 등을 조절하여 정확한 보상이 가능함을 특징으로 한다.

Description

반도체 소자의 기준전압 발생회로
제1도는 종래의 시모스 기준 전압 발생회로의 회로도.
제2도는 본 발명의 시모스 기준 전압 발생회로 동작 블럭도.
제3도는 본 발명의 시모스 기준 전압 발생회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 스타트-업 회로부 20 : 기준전류 발생부
30 : 기판전압 변동 센서부 40 : 출력부
본 발명은 반도체 소자의 기준전압 발생회로에 관한 것으로 특히, 시모스(CMOS: Complementary Metal-Oxide-Semiconductor) 반도체 소자의 엔웰(n-well) 공정에서 발생하는 백바이어스(back-bias)효과에 의한 기준전압의 변동을 상쇄시키며, 온도 보상에 적합하도록 한 반도체 소자의 기준전압 발생회로에 관한 것이다.
기준전압 발생회로의 필요한 특성으로는 먼저, 공급전압(Vdd)에 무관하여야 하고, 온도에 무관하여야 하며, 기판전압(Vbb)에 무관하여야 한다.
이러한 기준전압 발생회로를 구현하는 방법으로는 주로 밴드 갭 레퍼런스(bandgap reference)회로를 이용하거나, 스레스홀드 전압(Threshold Voltage)차이를 이용하는 방법 등이 주로 이용되는데 이들은 엔 웰 시모스(n-well CMOS)공정에서 마스크를 하나 추가하여야 하는 변형공정으로, 본 발명은 표준공정내에서 기준전압 발생회로를 제조하는 방법에 관한 것이다.
종래 기술의 표준공정 내에서의 시모스(CMOS) 기준전압(Vref) 발생회로는 제1도에 나타낸 바와 같이 크게 2부분으로 이루어진다.
외쪽 부분의 기준 전류 발생부(10)는 기준 전류를 얻기 위한 장치로서 부하의 상태에 관계없이 일정한 크기의 전류를 공급하는 정전류원의 역할을 수행하는 전류 반복기와 2개의 엔모스 트렌지스터 및 1개의 저항으로서 구성되어 있다.
오른쪽 부분의 전류-전압 변환부(20)는 다이오드 연결된 피모스 트렌지스터로 구성되어, 회로상 왼쪽 부분 즉 전류 반복기로 부터 발생한 기준 전류를 반복하며, 전류-전압 변환을 행하는 부분이다.
이러한 종래의 기준 전압 발생회로의 동작을 도면을 통하여 살펴보면 다음과 같다.
먼저, 제1도에서, 기준 전류 발생부(11)의 실질적인 동작을 살펴보면, 엔모스 트랜지스터 (M1), (M2), 저항 R에 의하여 기준 전류가 발생하고, 이 기준 전류는 모스 트랜지스터(M3-M6)로 구성된 전류 반복기를 구동한다.
한편, 전류-전압 변환부(13)는 피모스 트랜지스터 (M7-M10)으로 구성되어, 전류 반복기에서 받은 기준전류를 기준 전압으로 변환시키는 부분이다. 이때, 기판 전압(substrate voltage)(Vbb)의 변화에 의한 기준 전류의 변동을 모스 트랜지스터(M8-M10)부분이 모스 트렌지스터의 제곱 법칙(square law)에 의하여 억제하여, 최종 기준 전압이 기판전압(Vbb)에 비교적 둔감하도록 해준다. 피모스 트랜지스터 (M8-M10)의 연결에서처럼 피모스 트렌지스터를 다이오드 연결한 부분은 스텐바이(stand-by)전류를 최소화 하기 위한 것이다.
이를 식으로 표현하면 전류-전압 변환부의 한 피모스 트랜지스터에 흐르는 전류 I는
의 식의 관계를 가진다. 이 때, VGS는 게이트-소오스 전압이고, VTP는 피모스 트랜지스터의 문턱전압이다. 또한, βP는 피모스 트랜지스터의 전류 상수이다. 이와 같은 전류 I로 부터 발생하는 전압 V는 전류의 제곱근값에 비례하게 된다. 이때 기판전압(Vbb)의 변화에 따라, 기준전류가 임의의 값 ΔI만큼 변화하게 된다면, 기준전압(Vref)의 변화량은 ΔI의 제곱근에 비례하여 변화하게 되므로 그 값이 비교적 크지 않게 된다.
그러나, 종래의 기준전압 발생회로는 모스 트랜지스터(M8-M10)의 피모스 트렌지스터들이 기판전압(Vbb)의 변화를 어느 정도 흡수하는 역할을 하고 있으나, 응용에 따라서는 만족스럽지 못한 문제점이 있다. 또한, 온도 변화에 따른 기준 전압의 변동은 전혀 상쇄시키지 못하는 문제점을 가지고 있다.
그래서, 본 발명은 기준공정내에서 기판전압(Vbb)의 변화에 따른 기준전압의 변동을 상쇄시키면서, 온도 보상에 적당한 반도체 소자의 기판전압 발생회로를 제공하기 위하여 안출된 것이다.
본 발명은 회로의 구성은 동작 개념상, 스타트-업 회로부와, 기준전류 발생부와, 기판전압 변화 센서부와, 온도보상기능을 가지는 출력부로 이루어진다. 이들의 상관관계는 제2도에 도시되는 바와 같이 크게 4부분으로 이루어진다.
제2도는 본 발명의 기준전압 발생회로의 동작을 설명하기 위한 다이아그램이다.
제2도에서 스타트-업 회로(start-up circuit)부(21)는 기준전류 발생회로(reference current generater)(22)부분의 회로가 전원이 인가될 때 동작점을 찾지 못하는 것을 방지하기 위하여, 외부에서 전류를 가해주어 기준전류 발생회로(22)부분이 원하는 동작점을 갖도록 도와주는 부분이다. 이 부분은 전원 인가가 일단 끝나면, 기준전류 발생회로(22)부분과 분리되어 더 이상 회로의 동작에 영향을 미치지 않는다.
기준전류 발생부(22)는 높은 레벨의 공급 전압(Vdd)이 변화하여도 일정한 전류를 출력하기 위한 부분이다. 여기서 출력되는 전류 I는 공급전압(Vdd)의 변화에는 영향을 받지 않으며, 기판 전압(Vbb)의 변화 및 온도의 변화에는 영향을 받는다.
기판 전압(Vbb) 변화 센서부(23)는 기판 전압(Vbb)의 변화에 따른 엔모스 트렌지스터의 문턱전압을 감지하여 기준 전류 발생부의 전류 변화량 ΔI를 보상하여 주는 회로이다.
또한, 출력부(24)부분은 전류 입력을 전압으로 바꾸고, 출력 임피던스를 낮추며, 온도보상을 해 주는 블럭이다.
이들 상호 블럭과의 관계를 살펴보면, 먼저 스타트-업 회로로 부터 전원을 인가 받아 기준전류 발생부가 동작하여 발생한 기준전류와 기판 전압(Vbb) 변화 센서부(23)로 부터의 신호를 출력부가 받아 기준전압(Vref)이 발생되어 출력된다.
본 발명의 회로 구성을 좀 더 자세히 살펴보고자 도면을 예시하여 설명하면 다음과 같다.
제3도는 본 발명의 반도체 소자의 기준전압 발생회로의 한 실시예의 회로도이다.
제3도에 나타낸 회로에서, 스터트-업 회로부(10)는 엔모스 트랜지스터(M11)로 구성되고, 엔모스 트랜지스터(M11)의 일 채널은 공급전압(Vdd)와, 다른 채널은 기판전류 발생부 등으로 연결되고, 게이트는 리셋단에 연결된다.
기준전류 발생부는 세부적으로 전류 반복기와 전압분할부와 전류 반복기와 전압분할부를 연결하는 엔모스 트랜지스터(M24)로 이루어진다. 전류반복기는 공급전압을 인가받는 다수개의 피모스 트랜지스터(M21,M22,M23)로 이루어지는데, 각 피모스 트랜지스터의 일 채널은 공급전압을 인가받고, 각 게이트는 공통접속 되어, 각 게이트를 연결한 접속점(3)을 통하여 피모스 트랜지스터(M22)와 엔모스 트랜지스터(M24)사이의 접속점(4)에 연결된다. 또한, 피모스 트랜지스터(M21)의 타 채널은 스타트-업 회로부(10)의 엔모스 트랜지스터(M11)과 접속점(1)에서 접속된다. 한편, 피모스 트랜지스터(M22)의 타 채널은 전압분할부와의 연결소자인 엔모스 트랜지스터(M24)의 일 채널과 연결된다.
한편, 전류 반복기와 전압분할부의 연결소자인 엔모스 트랜지스터(M24)는 게이트가 스타트-업 회로부(10)와의 접속점(1)에 이웃한 접속점(2)에 연결된다. 이때, 접속점(1)과 접속점(2)를 같이 하여도 무방하다.
그리고, 기준전류 발생부(20)의 전압분할부는 두개의 저항과, 하나의 엔모스 트랜지스터(M25)로 이루어진다. 엔모스 트랜지스터(M25)의 일 채널은 스타트-업 회로부 및 전류 반복기의 엔모스 트랜지스터(M21)과 접속되고, 다른 채널은 접지 된다. 또한, 게이트는 두개의 저항(R1), (R2)사이의 접속점(6)에 접속된다. 두개의 저항은 서로 직렬연결되며, 저항(R1)은 엔모스 트랜지스터(M24)의 일 채널에 연결되고, 저항(R2)는 접지된다.
한편, 기판 전압(Vbb) 센서부(30)는 하나의 엔모스 트랜지스터(M31)로 이루어지는데, 게이트는 기준전류 발생부(20)의 엔모스 트랜지스터(M24)와 저항(R1) 사이의 접속점(5)에 접속되고, 일 채널은 출력부로 연결되며, 타 채널은 접지된다.
출력부는 온도 보상을 하는 피모스 트랜지스터와, 캐패시터로 이루어진다. 온도 보상을 하는 피모스 트랜지스터(M41)은 기준전류 발생부(20)의 피모스 트랜지스터(M23)의 일채널과 연결되는데, 이는 다이오드 연결되어 있어 접지된다. 또한, 기준전류 발생부의 피모스 트랜지스터(M23)과 출력부의 피모스 트랜지스터(M41)사이의 접속점(7)로 부터 기준 전압(Vref)가 출력되는데, 출력단과 접속점 사이의 또다른 접속점을 통하여 캐패시터(C1)이 연결되어 있다.
이와 같이 형성된 본 발명의 기준 전압 발생회로의 동작을 도면 제3도를 예로 설명하면 다음과 같다.
스타트-업 회로부(10)의 엔모스 트랜지스터(M11)은 스타트-업 시 사용되는데, 게이트에 연결된 리셋단에 일정 시간 동안 높은 전압이 인가되면, 턴-온되어, 접속점(2)가 하이 상태로 된다. 일단 스타트가 되면, 리셋단은 계속하여 낮은 전압레벨을 유지하여, 회로의 다른 부분에 영향을 미치지 않는다.
접속점 (2)가 하이 상태가 되면, 기준전류 발생부(20)의 엔모스 트랜지스터(M24)가 턴-온되고, 따라서 접속점 (4)가 로우 상태로 되고, 접속점 (3)도 로우 상태가 되어, 전류 반복기를 구성하는 피모스 트랜지스터(M21,M22,M23)들을 턴-온 시키게 된다.
회로의 동작점은 엔모스 트랜지스터 (M25)와 저항 (R2)에 의해서만 결정되는데, 접속점 (6)의 상태가 공급전압(Vdd)와는 무관한 Vx의 값을 가지게 되어, 각 피모스 트랜지스터를 통하여 공급전압(Vdd)와는 무관한 일정전류 I가 발생하여 흐르게 된다. 그러므로, 피모스 트랜지스터 (M23)을 통하여 흐르는 전류 I는 출력부를 거쳐 기준전압으로 바뀌어 출력되게 된다.
이 때, 기판전압 (Vbb)가 변화되면, 엔모스 트랜지스터의 문턱전압이 달라지고, 접속점 (6)의 전압 Vx가 흔들리고, 따라서, 전류 반복기에 흐르는 전류 Iref가 변하여 I+ΔI가 흐르게 된다. 이 때, 접속점(5)의 전압상태도 변화하여, 기판전압 센서부(30)의 엔모스 트랜지스터의 전류를 변화시켜, 피모스 트랜지스터(M23)에 흐르는 전류의 변화량 ΔI를 흡수하게 된다.
전류 변화량의 흡수비율은 엔모스 트랜지스터 (M31)과 (M25)의 W(width)/
L(length) 비 및 저항 (R1)과 (R2)의 비를 최적화함으로써 결정된다. 엔모스 트랜지스터 (M25)의 W/L비에 대한 (M31)의 W/L 비를라고하면, γ는
의 범위에서 결정된다.
피모스 트랜지스터 (M41)에는 Vbb변화에 대한 보상회로인 엔모스 트랜지스터 (M31)에 흐르는 전류를 제외한 나머지 전류가 흐르게 된다. 피모스 트랜지스터 (M41)의 전류-전압 관계로 부터,
가 되어 피모스 트랜지스터 M41의 W/L비를 조절하여 온도 계수를 최적화 시킬 수 있다. Vref의 전압값은 α를 조절함으로써 원하는 레벨을 얻는다. 여기서 VTP는 트랜지스터 M41의 문턱 전압을, L/W는 트랜지스터 M41의 채널 길이 / 채널 넓이의 값이며, KP는 M41의 전류 펙터(μ·COX/2)이다. 이때, μ는 홀의 이동도(hole mobility)이고, COX는 상수로서, 절연막에 의한 단위면적당 캐패시턴스값이다. 따라서, 전류 I가 온도에 따라 I+ΔI로 변화되면, 분모의 μ의 값이 온도에 따라 변화하게 되어 나머지 상수값을 조절하면 일정한 값을 유지할 수 있다.
디램에서 기준 전압 발생회로의 필요성은 절대적이다. 특히, 디램의 집적도가 높아질수록, 공급 전압값이 낮아질수록, 기준 전압 발생회로의 특성은 더 중요해진다. 엔 웰공정에서, 기준 전압 발생회로는 공급 전압의 변동, 기판 전압의 변화, 온도 변이 등에 무관한 전압을 출력해야 한다.
이러한 관점에서, 본 발명의 회로는 이러한 요구 사항을 모두 만족시키며, 마스크의 추가 없이, 엔 웰의 표준공정에서 이를 해결하였으며, 특히 온도의 변화에 따른 전압보상에 있어서, 피모스 트랜지스터 제조시 그 W/L의 비 등을 조절하여 정확한 보상이 가능하다. 따라서, 향후의 디램 및 아날로그 시스템에 적용이 가능할 것이다.

Claims (5)

  1. 공급전압(Vdd)을 인가 받아, 기준전류 발생부에서 기준전류를 발생시켜, 상기 공급전압(Vdd)의 변동에 무관하고, 기판전압(Vbb)의 변동에 대해서도 무관하며, 온도변화에 따른 전압의 변화에도 무관한 기준전압(Vref)을 발생하여 공급하는 기준전압 발생회로에 있어서, 스타트-업 회로부와, 상기 스타트-업 회로부로부터 신호를 인가받아 동작하면서, 공급전원(Vdd)와 연결된 복수개의 피모스 트랜지스터로 이루어진 전류 반복기와, 기준 전류의 값을 결정하는 전압 분할부와, 상기 전류 반복기와 상기 전압 분할부를 연결하는 엔모스 트랜지스터를 포함하여 구성된 기준전류 발생부와, 상기 기준전류 발생부에서 발생하는 기준전류의 기판전압(Vbb)의 변동에 따른 변동을 보상하기 위하여, 하나의 엔모스 트랜지스터로 이루어진 기판전압 변동 센서부와, 상기 기준전류 발생부로부터 전류를 인가 받아, 기준 전압으로 변환시켜 기준 전압을 출력시키며, 온도의 변화와 따른 기준전류의 변동을 보상하는 피모스 트랜지스터를 부가하여 이루어진 출력부로 이루어진 반도체 소자의 기준전압 발생회로.
  2. 제1항에 있어서, 상기 기판 전압 변동 센서부를 구성하는 하나의 엔모스 트랜지스터는 소오스 채널이 접지되고, 드레인 채널은 출력인 기준전압 (Vref)에 연결되며, 게이트는 감지전압에 연결된 것을 특징으로 하는 반도체 소자의 기준전압 발생회로.
  3. 제2항에 있어서, 상기 감지전압은 상기 기준전류 발생부의 상기 전압 분할부를 구성하는 하나의 엔모스 트랜지스터와 이 엔모스 트랜지스터의 게이트에 연결된 1개의 저항의 높은 전압 레벨이 나타나는 접속점에 직렬연결된 또다른 저항의 위쪽 접속점 전압인 것을 특징으로 하는 반도체 소자의 기준전압 발생회로.
  4. 제1항에 있어서, 상기 온도변화에 따른 기준전류의 변동을 보상하기 위한 피모스 트랜지스터는 게이트와 드레인 채널이 접지되고, 소오스 채널과 벌크단자가 출력인 기준전압 (Vref)에 연결된 것을 특징으로 하는 반도체 소자의 기준전압 발생회로.
  5. 제2항 또는 제4항에 있어서, 상기 기준전압 (Vref)은 제1항에서 기술된 상기 기준전류 발생부의 전류 반복기를 구성하는 피모스 트랜지스터의 드레인에 연결된 것인 것을 특징으로 하는 반도체 소자의 기준전압 발생회로.
KR1019950016866A 1995-06-22 1995-06-22 반도체 소자의 기준전압 발생회로 KR0148732B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950016866A KR0148732B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 기준전압 발생회로
JP8160228A JP2976407B2 (ja) 1995-06-22 1996-06-20 半導体素子の基準電圧発生回路
US08/668,891 US5798637A (en) 1995-06-22 1996-06-24 Reference voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016866A KR0148732B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR970003862A KR970003862A (ko) 1997-01-29
KR0148732B1 true KR0148732B1 (ko) 1998-11-02

Family

ID=19417873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016866A KR0148732B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 기준전압 발생회로

Country Status (3)

Country Link
US (1) US5798637A (ko)
JP (1) JP2976407B2 (ko)
KR (1) KR0148732B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437689B1 (ko) * 2007-12-28 2014-09-05 엘지디스플레이 주식회사 포토센서와 그 구동방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
KR0184761B1 (ko) * 1996-07-10 1999-04-15 정명식 씨모스 3-상태 버퍼 제어 회로
KR0183549B1 (ko) * 1996-07-10 1999-04-15 정명식 온도 보상형 정전류원 회로
JP3525655B2 (ja) * 1996-12-05 2004-05-10 ミツミ電機株式会社 定電圧回路
JP2993462B2 (ja) * 1997-04-18 1999-12-20 日本電気株式会社 出力バッファ回路
US5929697A (en) * 1997-07-11 1999-07-27 Tritech Microelectronics International, Ltd. Current reference circuit for current-mode read-only-memory
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
US6072349A (en) * 1997-12-31 2000-06-06 Intel Corporation Comparator
US6006169A (en) * 1997-12-31 1999-12-21 Intel Corporation Method and apparatus for trimming an integrated circuit
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치
US6107868A (en) * 1998-08-11 2000-08-22 Analog Devices, Inc. Temperature, supply and process-insensitive CMOS reference structures
KR100278663B1 (ko) * 1998-12-18 2001-02-01 윤종용 반도체 집적회로의 바이어스 회로
FR2789191B1 (fr) * 1999-01-28 2001-06-01 St Microelectronics Sa Circuit integre de demarrage et regulation d'une alimentation
JP3868756B2 (ja) * 2001-04-10 2007-01-17 シャープ株式会社 半導体装置の内部電源電圧発生回路
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
FR2834805B1 (fr) * 2002-01-17 2004-07-16 St Microelectronics Sa Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature
US6667892B1 (en) * 2002-10-08 2003-12-23 Faraday Technology Corp. Voltage-averaged temperature compensation method and corresponding circuit thereof
US6784652B1 (en) * 2003-02-25 2004-08-31 National Semiconductor Corporation Startup circuit for bandgap voltage reference generator
JP4374254B2 (ja) * 2004-01-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 バイアス電圧発生回路
JP4469657B2 (ja) * 2004-05-28 2010-05-26 株式会社東芝 半導体記憶装置
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
KR100675016B1 (ko) * 2006-02-25 2007-01-29 삼성전자주식회사 온도 의존성이 낮은 기준전압 발생회로
KR100748459B1 (ko) * 2006-02-27 2007-08-13 주식회사 하이닉스반도체 반도체 메모리의 벌크 전압 레벨 감지 장치
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
TWI486741B (zh) * 2013-07-16 2015-06-01 Nuvoton Technology Corp 參考電壓產生電路
CN103455075B (zh) * 2013-08-30 2015-02-11 江苏物联网研究发展中心 基于mems传感器的电压基准通用启动电路
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
CN105242738B (zh) * 2015-11-25 2017-01-25 成都信息工程大学 一种无电阻基准电压源
TWI679850B (zh) * 2017-07-24 2019-12-11 芯籟半導體股份有限公司 一種訊號處理系統及其方法
CN109299026A (zh) * 2017-07-24 2019-02-01 芯籁半导体股份有限公司 一种信号处理系统及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859563A (en) * 1973-07-09 1975-01-07 Lumedyne Inc Voltage converter and regulator
US4595874A (en) * 1984-09-26 1986-06-17 At&T Bell Laboratories Temperature insensitive CMOS precision current source
US4642533A (en) * 1985-03-27 1987-02-10 Ocean Technology, Inc. Constant current power circuit for horizontal deflection of cathode ray tube
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
US4837459A (en) * 1987-07-13 1989-06-06 International Business Machines Corp. CMOS reference voltage generation
US4851953A (en) * 1987-10-28 1989-07-25 Linear Technology Corporation Low voltage current limit loop
US5212440A (en) * 1990-05-14 1993-05-18 Micron Technology, Inc. Quick response CMOS voltage reference circuit
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
US5481180A (en) * 1991-09-30 1996-01-02 Sgs-Thomson Microelectronics, Inc. PTAT current source

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437689B1 (ko) * 2007-12-28 2014-09-05 엘지디스플레이 주식회사 포토센서와 그 구동방법

Also Published As

Publication number Publication date
KR970003862A (ko) 1997-01-29
JPH096449A (ja) 1997-01-10
US5798637A (en) 1998-08-25
JP2976407B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
KR0148732B1 (ko) 반도체 소자의 기준전압 발생회로
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
EP0573240B1 (en) Reference voltage generator
US5245273A (en) Bandgap voltage reference circuit
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
US7253597B2 (en) Curvature corrected bandgap reference circuit and method
US7312509B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US6005378A (en) Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
US7208998B2 (en) Bias circuit for high-swing cascode current mirrors
US6160393A (en) Low power voltage reference circuit
US5955874A (en) Supply voltage-independent reference voltage circuit
EP0637790B1 (en) Reference potential generating circuit utilizing a difference in threshold between a pair of MOS transistors
US4692689A (en) FET voltage reference circuit with threshold voltage compensation
US20050046470A1 (en) Temperature independent CMOS reference voltage circuit for low-voltage applications
KR19990014265A (ko) 기준 전압 발생 회로 및 기준 전류 발생 회로
US6100754A (en) VT reference voltage for extremely low power supply
US6377113B1 (en) Reference current generating circuit
JP3106216B2 (ja) 集積回路用基準電圧発生回路
US5684394A (en) Beta helper for voltage and current reference circuits
US6184745B1 (en) Reference voltage generating circuit
US5739682A (en) Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
US6600304B2 (en) Current generating circuit insensive to resistance variation
US6778008B2 (en) Process-compensated CMOS current reference
US5936436A (en) Substrate potential detecting circuit
JP2006196022A (ja) Ｍｏｓ型基準電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 17

EXPY Expiration of term