JPH096449A - 半導体素子の基準電圧発生回路 - Google Patents

半導体素子の基準電圧発生回路

Info

Publication number
JPH096449A
JPH096449A JP8160228A JP16022896A JPH096449A JP H096449 A JPH096449 A JP H096449A JP 8160228 A JP8160228 A JP 8160228A JP 16022896 A JP16022896 A JP 16022896A JP H096449 A JPH096449 A JP H096449A
Authority
JP
Japan
Prior art keywords
voltage
current
reference voltage
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8160228A
Other languages
English (en)
Other versions
JP2976407B2 (ja
Inventor
Kimu Deyujieongu
キム デュジェオング
Wangu Sunho
ワング スンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH096449A publication Critical patent/JPH096449A/ja
Application granted granted Critical
Publication of JP2976407B2 publication Critical patent/JP2976407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Abstract

(57)【要約】 【課題】 基板電圧の変動及び温度変化に関係なく一定
の基準電圧を発生させ、ｎ形ウェルＣＭＯＳ標準工程で
製造できる半導体素子の基準電圧発生回路を提供するこ
と。 【解決手段】 基板電圧Ｖbbの変化、それに伴う第３Ｎ
ＭＯＳトランジスタＭ４４のしきい値電圧の変化を第２
ノードｎ４２の電圧変化から感知して、そのとき生じる
第３ＰＭＯＳトランジスタＭ６１（電流−電圧変換部）
の電流変化を相殺する第４ＮＭＯＳトランジスタＭ５１
（基板電圧変動センサ部５０）を設ける。加えて、第４
ＰＭＯＳトランジスタＭ６２からなる温度補償部を出力
ノードｎ６１に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基準電圧を発生さ
せて内部回路に供給する半導体素子の基準電圧発生回路
に関する。
【０００２】
【従来の技術】理想的な半導体素子の基準電圧発生回路
は、供給電圧Ｖddの変動、温度の変化及び基板電圧Ｖbb
の変動に関係なく一定の電圧、即ち基準電圧を発生させ
て内部回路に供給することができるべきである。
【０００３】図３は従来の技術による半導体素子の基準
電圧発生回路の一例を示す。この半導体素子の基準電圧
発生回路は、基準電流発生部１０と電流−電圧変換部２
０からなる。基準電流発生部１０は外部から電圧の供給
を受けて基準電流を発生する装置であって、２つのＮＭ
ＯＳトランジスタＭ１，Ｍ２と抵抗Ｒによって構成され
た基準電流供給源１１からカレントミラー１２に基準電
流が供給されると、この基準電流によって４つのＰＭＯ
ＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ６が直並列的に接
続されたカレントミラー１２が動作する。
【０００４】電流−電圧変換部２０は、カレントミラー
から供給された基準電流によって基準電圧を発生する。
この電流−電圧変換部２０は、カレントミラー１２のＰ
ＭＯＳトランジスタＭ３，Ｍ４の共通接続ゲート電極に
ソース電極が接続されたＰＭＯＳトランジスタＭ７と、
ドレイン電極が他の基準電流発生器に接続されたＰＭＯ
ＳトランジスタＭ８と、供給電圧Ｖddと接地電圧Ｖss間
に直列接続された４つのＰＭＯＳトランジスタＭ９，Ｍ
１０，Ｍ１１，Ｍ１２からなる。ＰＭＯＳトランジスタ
Ｍ９の動作は、ＰＭＯＳトランジスタＭ７，Ｍ８によっ
て制御される。ＰＭＯＳトランジスタＭ７，Ｍ８のゲー
ト電極に供給される制御信号が、基準電流発生部１０を
ＰＭＯＳトランジスタＭ９のゲート電極に接続するか否
かを決定する。
【０００５】ダイオード接続されたＰＭＯＳトランジス
タＭ１０〜Ｍ１２は、ＰＭＯＳトランジスタＭ９のドレ
イン電極とともに出力端子に接続される。ＰＭＯＳトラ
ンジスタＭ１０〜Ｍ１２は、基板電圧Ｖbbの変化による
基準電流の変動をＭＯＳトランジスタの二乗則によって
抑制する。よって、最終基準電圧Ｖref は、基板電圧Ｖ
bbの変化に対して比較的鈍感になる。また、ダイオード
接続されたＰＭＯＳトランジスタＭ１０〜Ｍ１２は、ス
タンバイ（standby)電流を最小化するために直列に接続
されている。
【０００６】電流−電圧変換器２０の１つのＰＭＯＳト
ランジスタに流れる電流Ｉは、 Ｉ＝Ｗ／Ｌ・βP ・（ＶGS−｜ＶTP｜）2 のような関係をもつ。ここで、ＶGSはゲート−ソース電
圧、ＶTPはＰＭＯＳトランジスタのしきい値電圧、βP
はＰＭＯＳトランジスタの電流定数、Ｗ／ＬはＰＭＯＳ
トランジスタのチャンネル幅とチャンネル長の比であ
る。このような電流Ｉから発生する電圧Ｖ、即ち基準電
圧Ｖref は電流の二乗根の値に比例する。したがって、
基板電圧Ｖbbの変化に応じて基準電流が任意の値ΔＩだ
け変化すると、基準電圧Ｖref の変化量はΔＩの二乗根
に比例して変化することになるので、その値は比較的小
さい。
【０００７】
【発明が解決しようとする課題】しかし、上記のような
従来の半導体素子の基準電圧発生回路では、互いにダイ
オード接続されたＰＭＯＳトランジスタＭ１０，Ｍ１
１，Ｍ１２が基板電圧Ｖbbの変化をある程度吸収する役
割を果たしているが、適用例によってはその効果が完全
でなく、かつ温度変化による基準電圧の変動は全く除去
し得ないという問題点があった。そこで、バンドギャッ
プ・リファレンス（bandgap reference)回路を用いた
り、しきい値電圧の差を利用する方法などを採用した基
準電圧発生回路が提案されているが、これらの方法は集
積回路化の際、ｎ形ウェルＣＭＯＳ標準工程にベースマ
スク工程を１つ追加しなければならないので、工程が複
雑になるという問題点があった。
【０００８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、供給電圧Ｖddの印加を受けて最初に基準
電流を発生させた後、この基準電流を基準電圧Ｖref に
変換して出力端子を通って出力する半導体素子の基準電
圧発生回路において、リセット端子に接続され、回路の
動作点を決定する駆動信号を発生させるスタートアップ
回路部と、このスタートアップ回路部から駆動信号の印
加を受けて基準電流を発生させる定電流源としてのカレ
ントミラー及び前記基準電流値を決定する電圧分割部か
らなる基準電流発生部と、前記基準電流発生部から発生
した前記基準電流の基板電圧Ｖbbの変動による変動を補
償するために、前記出力端子に接続された基板電圧変動
センサ部と、前記基準電流発生部のカレントミラーと一
緒に駆動され、基準電流を基準電圧に変換して出力端子
に出力する電流−電圧変換部及び前記出力端子に接続さ
れ、温度の変化による基準電圧の変動を補償する温度補
償部とを含んでなることを特徴とする半導体素子の基準
電圧発生回路とする。
【０００９】
【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体素子の基準電圧発生回路の実施の形態を詳細
に説明する。図２は本発明の実施の形態を示すブロック
図である。この半導体素子の基準電圧発生回路は、スタ
ートアップ回路部３０と、基準電流発生部４０と、基板
電圧変動センサ部５０と、温度補償部及び電流−電圧変
換部６０の４つの部分から構成される。
【００１０】スタートアップ回路部３０は、基準電流発
生部４０に電源が印加されるとき動作点が見つけられな
いのを防止するために、基準電流発生部４０に駆動信号
を加えて基準電流発生部４０が所望の動作点を有するよ
うに助力する機能部である。スタートアップ回路部３０
は基準電流発生部４０への駆動信号の印加が終わると、
動作上基準電流発生部４０と分離してこれ以上回路の動
作に影響を及ぼさない。基準電流発生部４０は、高レベ
ルの供給電圧Ｖddの変動に対しては影響されない一定の
基準電流を発生させるが、この基準電流は基板電圧Ｖbb
の変動及び温度の変化からは影響を受ける。
【００１１】基板電圧変動センサ部５０は、基板電圧Ｖ
bbの変化をＮＭＯＳトランジスタのしきい値電圧の変化
より感知して、基準電流発生部４０の電流変化量ΔＩを
補償する回路である。温度補償部及び電流−電圧変換部
６０は、基準電流を基準電圧に変換して出力し、出力イ
ンピーダンスを低くし、かつ温度の変化による基準電圧
の変動を補償する機能部である。
【００１２】このように構成された図２の基準電圧発生
回路は、スタートアップ回路部３０からの駆動信号の印
加を受けて基準電流発生部４０で基準電流を発生させ
る。そして、この基準電流が温度補償部及び電流−電圧
変換部６０で基準電圧Ｖref に変換されて出力に導出さ
れるが、いま基板電圧Ｖbbが変化すると、それをＮＭＯ
Ｓトランジスタのしきい値電圧の変化から基板電圧変動
センサ部５０で感知して基準電流発生部４０の電流変化
を基板電圧変動センサ部５０で補償するので、基準電圧
Ｖref は基板電圧Ｖbbの変化に関係なく一定に保たれ
る。また、温度変化による基準電圧Ｖref の変化は温度
補償部及び電流変換部６０によって行われ、温度変化に
も関係しない一定の基準電圧Ｖref が得られる。なお、
基板電圧Ｖbbの変化による基準電流の変化の補償は、具
体的には次の図１から明らかなように温度補償部及び電
流−電圧変換部６０部分で行われる。
【００１３】上記のような半導体素子の基準電圧発生回
路の具体的回路図を図１に示す。この図に示すように、
スタートアップ回路部３０は１つの第１ＮＭＯＳトラン
ジスタＭ３１で構成されるが、この第１ＮＭＯＳトラン
ジスタＭ３１はドレイン電極が供給電圧Ｖddに接続さ
れ、ソース電極が基準電流発生部４０の第１ノードｎ４
１に接続され、ゲート電極がリセット端子７１に接続さ
れる。
【００１４】基準電流発生部４０はカレントミラーと電
圧分割部から構成される。カレントミラーは、供給電圧
Ｖddにソース電極がそれぞれ接続され、ゲート電極が共
通接続された第１、第２ＰＭＯＳトランジスタＭ４１，
Ｍ４２と、第２ＰＭＯＳトランジスタＭ４２のドレイン
電極にドレイン電極が接続された第２ＮＭＯＳトランジ
スタＭ４３からなり、第１ＰＭＯＳトランジスタのドレ
イン電極及び第２ＮＭＯＳトランジスタＭ４３のゲート
電極は第１ノードｎ４１に接続され、前記共通接続ゲー
ト電極は第２ＰＭＯＳトランジスタＭ４２のドレイン電
極に接続される。電圧分割部は、第２ノードｎ４２を通
って前記第２ＮＭＯＳトランジスタＭ４３のソース電極
に一端が接続された第１抵抗Ｒ４１と、この第１抵抗Ｒ
４１の他端と接地電圧Ｖssとの間に接続された第２抵抗
Ｒ４２と、この第２抵抗Ｒ４２と前記第１抵抗Ｒ４１と
の間の第３ノードｎ４３にゲート電極が接続され、前記
第１ノードｎ４１にドレイン電極が接続され、ソース電
極が接地電圧Ｖssに接続された第３ＮＭＯＳトランジス
タＭ４４からなる。
【００１５】基板電圧変動センサ部５０は、ゲート電極
が基準電流発生部４０の第２ノードｎ４２に接続されて
第２ノードｎ４２の電圧を感知電圧として使用し、ソー
ス電極が接地電圧Ｖssに接続され、ドレイン電極が温度
補償部及び電流−電圧変換部６０の出力ノードｎ６１
（出力端子７２）に接続された第４ＮＭＯＳトランジス
タＭ５１で構成される。温度補償部及び電流−電圧変換
部６０は、基準電流発生部４０のカレントミラーを構成
する第１、第２ＰＭＯＳトランジスタＭ４１，Ｍ４２の
共通接続ゲート電極に共通にゲート電極が接続され、ソ
ース電極は供給電圧Ｖddに接続され、ドレイン電極は出
力ノードｎ６１に接続された第３ＰＭＯＳトランジスタ
Ｍ６１と、出力ノードｎ６１にソース電極が接続され、
ゲート電極とドレイン電極は共通に接地電圧Ｖssに接続
された第４ＰＭＯＳトランジスタＭ６２と、出力ノード
ｎ６１と接地電圧Ｖssとの間に接続され、出力端子７２
に接続される内部回路による基準電圧の変動を調節する
キャパシタＣ６１とから構成される。この温度補償部及
び電流−電圧変換部６０においては、第３Ｐトランジス
タＭ６１が電流−電圧変換部であり、第４ＰＭＯＳトラ
ンジスタＭ６２が温度補償部である。
【００１６】次に、このように構成された図１の回路の
動作を説明する。スタートアップ回路部３０の第１ＮＭ
ＯＳトランジスタＭ３１はスタートアップ時に使用さ
れ、ゲート電極に接続されたリセット端子７１から一定
時間高い電圧が印加されることによりターンオンする。
第１ＮＭＯＳトランジスタＭ３１がターンオンすると、
この第１ＮＭＯＳトランジスタＭ３１を介して供給電圧
Ｖddから電流が流れて第１ノードｎ４１が基準電流発生
部４０を動作させるべき電圧以上の高レベルになる。一
旦、第１ノードｎ４１が高レベルになると、リセット端
子７１は続いて低電圧レベルを維持し、第１ＮＭＯＳト
ランジスタＭ３１をターンオフして、スタートアップ回
路部３０が他の部分に影響を与えないようにする。
【００１７】第１ノードｎ４１が高電圧状態になると、
基準電流発生部４０の第２ＮＭＯＳトランジスタＭ４３
がターンオンされ、第１、第２ＰＭＯＳトランジスタＭ
４１，Ｍ４２もターンオンされる。さらに、温度補償部
及び電流−電圧変換部６０の第３ＰＭＯＳトランジスタ
Ｍ６１もターンオンされる。
【００１８】ところで、基準電流発生部４０の動作は第
３ＮＭＯＳトランジスタＭ４４と第２抵抗Ｒ４２によっ
て決定されるが、第３ノードｎ４３は供給電圧Ｖddとは
無関係な電圧Ｖx の値を有することになる。したがっ
て、各ＰＭＯＳトランジスタＭ４１，Ｍ４２を通って供
給電圧Ｖddとは無関係な一定の基準電流Ｉが発生して流
れ、同時に温度補償部及び電流−電圧変換部６０の第３
ＰＭＯＳトランジスタＭ６１を通って基準電流Ｉが流
れ、この電流は出力ノードの電圧を決定し基準電圧を出
力する。ここで、Ｖbb電圧変動の影響を相殺するため
に、第３ＰＭＯＳトランジスタＭ６１を通って流れる電
流のうちαＩの電流は第４ＮＭＯＳトランジスタＭ５１
に流れ、残りの１−αＩの電流は第４ＰＭＯＳトランジ
スタＭ６２に流れる。第３ＮＭＯＳトランジスタＭ４４
のＷ／Ｌ比に対する第４ＮＭＯＳトランジスタＭ５１の
Ｗ／Ｌ比をαとすると、αは数１
【００１９】
【数１】 のようになる。
【００２０】ここで、もし基板電圧Ｖbbに変動が生じる
と、第３ＮＭＯＳトランジスタＭ４４のしきい値電圧が
変わり、第３ノードｎ４３の電圧Ｖx が揺れ、これによ
り、カレントミラーさらには第３ＰＭＯＳトランジスタ
Ｍ６１に流れる電流Ｉが変化してＩ＋ΔＩが流れること
になる。この際、第２ノードｎ４２の電圧状態も変化す
るので、基板電圧変動センサ部５０の第４ＮＭＯＳトラ
ンジスタＭ５１が制御され、温度補償部及び電流−電圧
変換部６０の第３ＰＭＯＳトランジスタＭ６１に流れる
電流の変化を吸収することになる。したがって、基板電
圧Ｖbbの変動に影響されない基準電圧を得ることができ
る。
【００２１】電流変化の吸収比率γは、第４ＮＭＯＳト
ランジスタＭ５１と第３ＮＭＯＳトランジスタＭ４４の
チャンネル幅Ｗ／チャンネル長Ｌの比及び第１抵抗Ｒ４
１と第２抵抗Ｒ４２の比により決定される。基板電圧Ｖ
bbの変化により第３ＮＭＯＳトランジスタＭ４４を通し
て第３ノードｎ４３に生じる電圧差ΔＶは、ΔＶ（１＋
Ｒ４１／Ｒ４２）だけ増幅される。基板電圧Ｖbbの変化
の影響を受けた第４ＮＭＯＳトランジスタＭ５１は、第
３ＰＭＯＳトランジスタＭ６１の電流変化を相殺する。
第１抵抗Ｒ４１と第２抵抗Ｒ４２の比は、基板電圧Ｖbb
の通常変化範囲において、第４ＮＭＯＳトランジスタＭ
５１が電流変化を相殺し得るように決定されるべきであ
る。
【００２２】電流１−αＩは温度変動による基準電圧の
変化を補償するために第４ＰＭＯＳトランジスタＭ６２
に流れる。この第４ＰＭＯＳトランジスタＭ６２の電流
−電圧関係から、基準電圧Ｖref は数２
【００２３】
【数２】 のようになる。
【００２４】この式において、ＶTPは第４ＰＭＯＳトラ
ンジスタＭ６２のしきい値電圧、Ｌ／Ｗは第４ＰＭＯＳ
トランジスタＭ６２のチャンネル長とチャンネル幅の
比、βP は電流ファクタ（２・μ・ＣOX）である。尚、
μはホールの移動度であり、ＣOXは定数であって第４Ｐ
ＭＯＳトランジスタＭ６２の絶縁膜による単位面積当た
りのキャパシタンス値である。Ｉ、ＶTP、βP は温度の
関数である。上記の式において、｜ＶTP｜は負の温度係
数を有しβP は大きな負の温度係数を有する。それゆ
え、上記式の第２項は正の温度係数を有し、その数値を
Ｌ／Ｗ比で最適化すれば基準電圧Ｖref 値は温度変化に
係わらず一定となる。
【００２５】
【発明の効果】このように本発明の半導体素子の基準電
圧発生回路によれば、基板電圧の変動及び温度変化に関
係なく一定の基準電圧を発生させることができる。しか
も、本発明の回路は、集積回路化する際、別途のベース
マスク工程の追加なしにｎ形ウェルＣＭＯＳ標準工程で
製造でき、特に温度変化による電圧補償に関しては、Ｐ
ＭＯＳトランジスタの製造時にそのＷ／Ｌの比等を調節
することにより正確な補償が可能となる。従って、今後
の高集積ＤＲＡＭ及びアナログシステムに適用すると
き、その効果は一層大きいものとなる。
【図面の簡単な説明】
【図１】本発明による半導体素子の基準電圧発生回路の
実施の形態を示す具体的回路図。
【図２】本発明による半導体素子の基準電圧発生回路の
実施の形態を示すブロック図。
【図３】従来の半導体素子の基準電圧発生回路を示す具
体的回路図。
【符号の説明】
３０ スタートアップ回路部 ４０ 基準電流発生部 ５０ 基板電圧変動センサ部 ６０ 温度補償部及び電流−電圧変換部 ７１ リセット端子 ７２ 出力端子 Ｍ３１，Ｍ４３，Ｍ４４，Ｍ５１ 第１、第２、第
３、第４ＮＭＯＳトランジスタ Ｍ４１，Ｍ４２，Ｍ６１，Ｍ６２ 第１、第２、第
３、第４ＰＭＯＳトランジスタ Ｒ４１，Ｒ４２ 第１、第２抵抗 ｎ４１，ｎ４２，ｎ４３ 第１、第２、第３ノード ｎ６１ 出力ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スンホ ワング 大韓民国 ソウル市 セオチョ−ク セオ チョ−４−ドン グックドンアパート 19 −108

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 供給電圧Ｖddの印加を受けて最初に基準
    電流を発生させた後、この基準電流を基準電圧Ｖref に
    変換して出力端子を通って出力する半導体素子の基準電
    圧発生回路において、 リセット端子に接続され、回路の動作点を決定する駆動
    信号を発生させるスタートアップ回路部と、 前記スタートアップ回路部から駆動信号の印加を受けて
    基準電流を発生させる定電流源としてのカレントミラー
    及び前記基準電流値を決定する電圧分割部からなる基準
    電流発生部と、 前記基準電流発生部から発生した前記基準電流の基板電
    圧Ｖbbの変動による変動を補償するために、前記出力端
    子に接続された基板電圧変動センサ部と、 前記基準電流発生部のカレントミラーと一緒に駆動さ
    れ、基準電流を基準電圧に変換して出力端子に出力する
    電流−電圧変換部及び前記出力端子に接続され、温度の
    変化による基準電圧の変動を補償する温度補償部とを含
    んでなることを特徴とする半導体素子の基準電圧発生回
    路。
  2. 【請求項２】 請求項１記載の半導体素子の基準電圧発
    生回路において、前記スタートアップ回路部は、ドレイ
    ン電極が供給電圧に接続され、ソース電極が前記基準電
    流発生部の第１ノードに接続され、ゲート電極が前記リ
    セット端子に接続された第１ＮＭＯＳトランジスタで構
    成されることを特徴とする半導体素子の基準電圧発生回
    路。
  3. 【請求項３】 請求項１記載の半導体素子の基準電圧発
    生回路において、前記基準電流発生部のカレントミラー
    は、供給電圧にソース電極がそれぞれ接続され、ゲート
    電極が共通接続された第１、第２ＰＭＯＳトランジスタ
    及び前記第２ＰＭＯＳトランジスタのドレイン電極にド
    レイン電極が接続された第２ＮＭＯＳトランジスタから
    なり、前記第１ＰＭＯＳトランジスタのドレイン電極及
    び前記第２ＮＭＯＳトランジスタのゲート電極は第１ノ
    ードに接続され、前記共通接続ゲート電極は前記第２Ｐ
    ＭＯＳトランジスタのドレイン電極に接続され、 前記基準電流発生部の電圧分割部は、第２ノードを通っ
    て前記第２ＮＭＯＳトランジスタのソース電極に一端が
    接続された第１抵抗、この第１抵抗の他端と接地電圧Ｖ
    ssとの間に接続された第２抵抗、前記第１抵抗と前記第
    ２抵抗との間の第３ノードにゲート電極が接続され、前
    記第１ノードにドレイン電極が接続され、ソース電極が
    接地電圧に接続された第３ＮＭＯＳトランジスタからな
    ることを特徴とする半導体素子の基準電圧発生回路。
  4. 【請求項４】 請求項１記載の半導体素子の基準電圧発
    生回路において、前記基板電圧変動センサ部は、接地電
    圧にソース電極が接続され、前記出力端子にドレイン電
    極が接続され、ゲート電極に感知電圧が接続された第４
    ＮＭＯＳトランジスタで構成されることを特徴とする半
    導体素子の基準電圧発生回路。
  5. 【請求項５】 請求項４記載の半導体素子の基準電圧発
    生回路において、前記感知電圧は、前記基準電流発生部
    の前記電圧分割部と前記カレントミラーとの間の第２ノ
    ードの電圧であることを特徴とする半導体素子の基準電
    圧発生回路。
  6. 【請求項６】 請求項１記載の半導体素子の基準電圧発
    生回路において、前記電流−電圧変換部は、前記カレン
    トミラーの第１、第２ＰＭＯＳトランジスタのゲート電
    極に共通にゲート電極が接続され、ソース電極が供給電
    圧に接続され、ドレイン電極が前記出力端子に接続され
    た第３ＰＭＯＳトランジスタで構成されることを特徴と
    する半導体素子の基準電圧発生回路。
  7. 【請求項７】 請求項１記載の半導体素子の基準電圧発
    生回路において、前記温度補償部は、出力端子にソース
    電極が接続され、ゲート電極とドレイン電極が共通に接
    地電圧に接続された第４ＰＭＯＳトランジスタで構成さ
    れることを特徴とする半導体素子の基準電圧発生回路。
JP8160228A 1995-06-22 1996-06-20 半導体素子の基準電圧発生回路 Expired - Fee Related JP2976407B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950016866A KR0148732B1 (ko) 1995-06-22 1995-06-22 반도체 소자의 기준전압 발생회로
KR1995P-16866 1995-06-22

Publications (2)

Publication Number Publication Date
JPH096449A true JPH096449A (ja) 1997-01-10
JP2976407B2 JP2976407B2 (ja) 1999-11-10

Family

ID=19417873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8160228A Expired - Fee Related JP2976407B2 (ja) 1995-06-22 1996-06-20 半導体素子の基準電圧発生回路

Country Status (3)

Country Link
US (1) US5798637A (ja)
JP (1) JP2976407B2 (ja)
KR (1) KR0148732B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치
CN105242738A (zh) * 2015-11-25 2016-01-13 成都信息工程大学 一种无电阻基准电压源

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
KR0183549B1 (ko) * 1996-07-10 1999-04-15 정명식 온도 보상형 정전류원 회로
KR0184761B1 (ko) * 1996-07-10 1999-04-15 정명식 씨모스 3-상태 버퍼 제어 회로
JP3525655B2 (ja) * 1996-12-05 2004-05-10 ミツミ電機株式会社 定電圧回路
JP2993462B2 (ja) * 1997-04-18 1999-12-20 日本電気株式会社 出力バッファ回路
US5929697A (en) * 1997-07-11 1999-07-27 Tritech Microelectronics International, Ltd. Current reference circuit for current-mode read-only-memory
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
US6072349A (en) * 1997-12-31 2000-06-06 Intel Corporation Comparator
US6006169A (en) * 1997-12-31 1999-12-21 Intel Corporation Method and apparatus for trimming an integrated circuit
US6107868A (en) * 1998-08-11 2000-08-22 Analog Devices, Inc. Temperature, supply and process-insensitive CMOS reference structures
KR100278663B1 (ko) * 1998-12-18 2001-02-01 윤종용 반도체 집적회로의 바이어스 회로
FR2789191B1 (fr) * 1999-01-28 2001-06-01 St Microelectronics Sa Circuit integre de demarrage et regulation d'une alimentation
JP3868756B2 (ja) * 2001-04-10 2007-01-17 シャープ株式会社 半導体装置の内部電源電圧発生回路
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
FR2834805B1 (fr) * 2002-01-17 2004-07-16 St Microelectronics Sa Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature
US6667892B1 (en) * 2002-10-08 2003-12-23 Faraday Technology Corp. Voltage-averaged temperature compensation method and corresponding circuit thereof
US6784652B1 (en) * 2003-02-25 2004-08-31 National Semiconductor Corporation Startup circuit for bandgap voltage reference generator
JP4374254B2 (ja) * 2004-01-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 バイアス電圧発生回路
JP4469657B2 (ja) * 2004-05-28 2010-05-26 株式会社東芝 半導体記憶装置
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
KR100675016B1 (ko) * 2006-02-25 2007-01-29 삼성전자주식회사 온도 의존성이 낮은 기준전압 발생회로
KR100748459B1 (ko) * 2006-02-27 2007-08-13 주식회사 하이닉스반도체 반도체 메모리의 벌크 전압 레벨 감지 장치
KR101437689B1 (ko) * 2007-12-28 2014-09-05 엘지디스플레이 주식회사 포토센서와 그 구동방법
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
TWI486741B (zh) * 2013-07-16 2015-06-01 Nuvoton Technology Corp 參考電壓產生電路
CN103455075B (zh) * 2013-08-30 2015-02-11 江苏物联网研究发展中心 基于mems传感器的电压基准通用启动电路
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI679850B (zh) * 2017-07-24 2019-12-11 芯籟半導體股份有限公司 一種訊號處理系統及其方法
CN109299026A (zh) * 2017-07-24 2019-02-01 芯籁半导体股份有限公司 一种信号处理系统及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859563A (en) * 1973-07-09 1975-01-07 Lumedyne Inc Voltage converter and regulator
US4595874A (en) * 1984-09-26 1986-06-17 At&T Bell Laboratories Temperature insensitive CMOS precision current source
US4642533A (en) * 1985-03-27 1987-02-10 Ocean Technology, Inc. Constant current power circuit for horizontal deflection of cathode ray tube
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
US4837459A (en) * 1987-07-13 1989-06-06 International Business Machines Corp. CMOS reference voltage generation
US4851953A (en) * 1987-10-28 1989-07-25 Linear Technology Corporation Low voltage current limit loop
US5212440A (en) * 1990-05-14 1993-05-18 Micron Technology, Inc. Quick response CMOS voltage reference circuit
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
US5481180A (en) * 1991-09-30 1996-01-02 Sgs-Thomson Microelectronics, Inc. PTAT current source

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치
CN105242738A (zh) * 2015-11-25 2016-01-13 成都信息工程大学 一种无电阻基准电压源

Also Published As

Publication number Publication date
JP2976407B2 (ja) 1999-11-10
US5798637A (en) 1998-08-25
KR970003862A (ko) 1997-01-29
KR0148732B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
JP2976407B2 (ja) 半導体素子の基準電圧発生回路
JP2596697B2 (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
US5245273A (en) Bandgap voltage reference circuit
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US7737769B2 (en) OPAMP-less bandgap voltage reference with high PSRR and low voltage in CMOS process
JP2851767B2 (ja) 電圧供給回路および内部降圧回路
US6624685B2 (en) Level detection by voltage addition/subtraction
TW200535589A (en) Reference voltage generator circuit having temperature and process variation compensation and method of maunfacturing same
US20070241809A1 (en) Low power voltage reference circuit
US6034567A (en) Semiconductor integrated circuit device provided with a differential amplifier
JPH08321758A (ja) 半導体装置のパワーアップリセット信号発生回路
KR20130123903A (ko) 기준전압 발생기
US5684394A (en) Beta helper for voltage and current reference circuits
US20060132224A1 (en) Circuit for generating reference current
JP3818925B2 (ja) Ｍｏｓ型基準電圧発生回路
JP3457209B2 (ja) 電圧検出回路
JP3926005B2 (ja) 基準電圧発生回路
US6377114B1 (en) Resistor independent current generator with moderately positive temperature coefficient and method
CN115373460B (zh) 一种电压基准源及集成电路
Eberlein et al. Recent developments in bandgap references for nanometer cmos technologies
Li et al. A low voltage bandgap reference circuit with current feedback
JP2994873B2 (ja) 基準電圧発生回路
KR20010087440A (ko) 저전력 전류모드 ｃｍｏｓ 기준전압 발생 회로
KR100255160B1 (ko) 저 전력 온칩 전압 레퍼런스 회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees