KR0183549B1 - 온도 보상형 정전류원 회로 - Google Patents

온도 보상형 정전류원 회로 Download PDF

Info

Publication number
KR0183549B1
KR0183549B1 KR1019960027729A KR19960027729A KR0183549B1 KR 0183549 B1 KR0183549 B1 KR 0183549B1 KR 1019960027729 A KR1019960027729 A KR 1019960027729A KR 19960027729 A KR19960027729 A KR 19960027729A KR 0183549 B1 KR0183549 B1 KR 0183549B1
Authority
KR
South Korea
Prior art keywords
temperature
current
source circuit
current source
transistors
Prior art date
Application number
KR1019960027729A
Other languages
English (en)
Other versions
KR980010683A (ko
Inventor
박홍준
이철희
Original Assignee
정명식
학교법인포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정명식, 학교법인포항공과대학교 filed Critical 정명식
Priority to KR1019960027729A priority Critical patent/KR0183549B1/ko
Priority to US08/891,154 priority patent/US5880625A/en
Publication of KR980010683A publication Critical patent/KR980010683A/ko
Application granted granted Critical
Publication of KR0183549B1 publication Critical patent/KR0183549B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 정전류 공급 회로에 관한 것으로서, 온도에 반비례하는 전류(I61)를 공급하는 온도 반비례 정전류원 회로(4)와; 온도에 비례하는 전류(I62)를 공급하는 온도 비례 정전류원 회로(5)와; 상기 온도 반비례 정전류원 회로(4)의 전류(I61)를 출력하는 온도 반비례 전류 공급부(1)와; 상기 온도 비례 정전류원 회로(5)의 전류(I62)를 출력하는 온도 비례 전류 공급부(2)와; 상기 온도 반비례 전류 공급부(1) 및 온도 비례 전류 공급부(2)의 출력 전류(I61, I62)의 이중근의 곱에 비례하는 전류(Io)를 출력하는 이중근 발생 회로(3)를 구비한다.
따라서, 본 발명에 의한 회로는 온도 변화에 무관한 전류를 공급한 수 있는 효과가 있다.

Description

온도 보상형 정전류원 회로
제1도는 종래의 정전류원 회로도.
제2도는 종래의 다른 정전류원 회로도.
제3도는 본 발명에 따른 온도 보상형 정전류원 회로의 개념도.
제4도는 본 발명에 따른 온도 보상형 정전류원 회로에 구성되는 온도 반비례 정전류원 회로도.
제5도는 본 발명에 따른 온도 보상형 정전류원 회로에 구성되는 온도 비례 정전류원 회로도.
제6도는 본 발명에 따른 온도 보상형 정전류원 회로도.
제7도는 본 발명에 따른 온도 보상형 정전류원에 의한 출력 전류의 온도 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 온도 반비례 전류 공급부 2 : 온도 비례 전류 공급부
3 : 이중근 발생 회로 4 : 온도 반비례 정전류원 회로
5 : 온도 비례 정전류원 회로
본 발명은 정전류원 회로에 관한 것으로서, 더욱 상세하게는 CMOS를 이용하여 온도 변화에 무관한 전류를 공급하는 온도 보상형 정전류원 회로에 관한 것이다.
제1도에는 바이폴라 트랜지스터를 이용한 정전류원 회로가 도시되어 있다.
이 회로에서 트랜지스터(Q1-Q4)는 P-WELL CMOS 공정의 기판(substrate) NPN 바이폴라 트랜지스터이고, 특히 트랜지스터(Q1, Q3)는 콜렉터와 베이스가 연결되어 있어 PN 다이오드로서 작동한다.
MOS 트랜지스터(M5, M6, M7, M8)는 전류 거울(current mirror) 회로를 구성하는데 트랜지스터(M5, M8)는 채널 폭(W), 채널 길이(L)의 비율이 서로 같고 MOS 트랜지스터들의 출력 저항 값을 무한대로 가정한다면, 전류(I1, I2)는 서로 동일하게 된다.
트랜지스터(M1, M2)는 포화 영역에서 동작하므로 그 전류-전압 특성은 식 1)과 같이 된다.
여기서, μ는 캐리어 이동도, Cox는 게이트 산화층의 두께, W는 채널 폭, L은 채널 길이, Vgs는 게이트-소오스 사이의 전압, Vtp는 PMOS의 문턱 전압(Threshold Voltage)이다.
한편, 트랜지스터(Q2, Q4)의 베이스-에미터 사이의 전압은 식 2)와 같이 된다.
여기서 UT는 kT/q로 표시되는 열 전압(Thermal Voltage), IS는 바이폴라 트랜지스터의 포화 전류이다.
이러한 회로 구성에서는 MOS 트랜지스터(M1, M2)의 게이트 소오스 전압 차이는 트랜지스터(Q2, Q4)의 베이스-에미터 전압 차이와 같으므로 전류(I1)는 식 3)과 같다.
여기서 자연 로그 안의 상수 10은 트랜지스터(Q4)의 에미터 크기가 트랜지스터(Q1)의 에미터 크기보다 10배 큼으로 인해 생기는 상수이다.
식 3)에서 보는 바와 같이 UT는 kT/q이고 μP는 T-1.5에 비례한다고 알려져 있으므로 결국 전류(I1)값은 T0.5에 비례하게 되는 문제가 있다.
제2도에는 MOS 트랜지스터를 이용하는 정전류원 회로가 도시되어 있다.
여기서, MOS 트랜지스터(M21-M24)는 모두 포화 영역에서 동작하고, 트랜지스터(M21, M22)의 게이트 전압 차이가 △V에 해당하므로 전류 I는 식 4와 같다.
여기서 △V는 문턱 전압 이하에서 동작하는 MOS 트랜지스터들의 조합으로 이루어진 회로에서 발생하는 전압으로 열전압(UT)에 비례한다. 이 회로에서는 전류(I)는 T0.5에 비례하게 되는 단점이 있으나, 트랜지스터(M21, M22)의 소오스가 같은 노드에 묶여 있어서 문턱 전압에 대한 기판 바이어스 효과를 없앨 수 있는 장점도 있다.
본 발명은 이와 같이 정전류원 회로에서 전류값이 온도에 따라 변화하는 것을 방지하기 위한 것으로서, 본 발명의 목적은 온도의 변화에 상관없이 일정 전류값을 유지하는 온도 보상형 정전류원 회로를 제공하는데 있다.
본 발명에 따른 온도 보상형 정전류원 회로는, 온도에 반비례하는 제1전류를 공급하는 온도 반비례 정전류원 회로와; 온도에 비례하는 제2전류를 공급하는 온도 비례 정전류원 회로와; 상기 온도 반비례 정전류원 회로의 제1전류를 출력하는 온도 반비례 전류 공급부와; 상기 온도 비례 정전류원 회로의 제2전류를 출력하는 온도 비례 전류 공급부와; 상기 온도 반비례 전류 공급부 및 온도 비례 전류 공급부의 제1, 제2출력 전류의 이중근의 곱에 비례하는 전류를 출력하는 이중근 발생 회로를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 온도 보상형 정전류원 회로의 개념 회로도로서, 도시된 바와 같이 전류원(IS31)에 트랜지스터(M32, M33)의 게이트가 연결되어 있고, 트랜지스터(M31)의 드레인단이 연결되어 있다.
또한 트랜지스터(M32)의 소오스단 및 트랜지스터(M31)의 게이트단은 전류원(IS32)에 연결되어 있으며, 트랜지스터(M33)의 소오스단은 다이오드로 작동하는 트랜지스터(M34)에 연결되어 있다.
여기서, 트랜지스터(M31-M34)는 그 게이트 전압들이 약반전 영역(weak inversion region)에서 동작하도록 설계되어서 그 드레인 전류, 전압 특성이 식 5)로 나타난다.
여기서 β는 μCox(W/L)로 표현되는 파라메터이고 전류(IS)는 Vgs가 Vtp와 같을 때의 드레인 전류값이다.
제3도에 도시된 바와 같이 트랜지스터(M31, M32)의 게이트-소오스 전압의 합은 트랜지스터(M33, M34)의 게이트-소오스 전압의 합과 같고(VGS31+VGS32=VGS33+VGS34), 전류(IS32)는 식 5)로 표현될 수 있으므로 출력 전류(IO)는 식 6)와 같다.
상기 식 5)에서 알 수 있는 바와 같이 제3도의 회로에는 그 출력 전류(IO)가 전류원(IS31, IS32)의 이중근(square root)에 비례함을 알 수 있다. 여기서, 전류원(IS31)은 온도(T)에 반비례하고, 전류원(IS32)은 온도에 비례하는 전류원을 의미한다.
제4도에는 전류원(IS31)의 회로가 도시되어 있다.
도시된 바와 같이 트랜지스터(M41, M42), (M43, M44), (M45, M46)는 각각 전류 거울 회로를 형성하여 상호 연결되어 있으며, 이들 트랜지스터들은 포화 영역에서 구동하게 구성되어 있다. 이때, 트랜지스터(M41)에는 트랜지스터(M47)가 연결되어 있으며, 트랜지스터(M47)은 선형 영역에서 구동하게 구성되어 있다.
한편, 트랜지스터(M43, M44), (M45, M46)로 형성된 두 개의 전류 거울 회로는 캐스코드형으로 연결 구성되어 있어서 트랜지스터의 채널 폭 효과에 의한 전류 변화를 줄이도록 되어 있다.
제4도의 회로의 바이어스는 트랜지스터(M41, M42)의 전류 거울 회로와 트랜지스터(M43, M44)의 전류 거울 회로가 정궤환(positive feedback) 루프를 이룬 셀프 바이어스 회로에 의해 정해진다. 이 회로의 구성에서 트랜지스터(M47)의 드레인-소오스 사이의 전압은 트랜지스터 (M41, M42)의 게이트-소오스 전압 차이값과 같게 된다. 이 관계를 식 7), 식 8)으로 표현하였다.
이 때, 트랜지스터(M44, M43)의 (W/L)의 비율이 같아서 전류 거울 회로의 동작으로 인해 전류(I41, I42)는 같아지게 되고, 또한 위의 두 식은 같은 전압이므로 전류(I41)에 대해 풀어보면 식 9)과 같이 된다.
여기서, μn은 N-채널 MOSFET의 이동도이다. 식 8)에서 전류(I41)값은 이동도(μn)에 비례함을 알 수 있다. N 채널 MOSFET의 이동도는 온도의 -1.5제곱(T-1.5)에 비례하므로 제4도에 도시된 전류(I41, I42)는 온도 증가에 반비례한다.
제5도에는 전류원(IS32)의 회로가 도시되어 있다.
도시된 바와 같이 트랜지스터(M51, M52), (M53, M54)는 각각 전류 거울 회로를 구성하고 있으며, 전부 포화 영역에서 동작하도록 구성되어 있다. 이때, 트랜지스터(M51)에는 저항(R)이 연결되어 있다. 트랜지스터(M53, M54), (M55, M56)는 두 개의 전류 거울 회로가 캐스코드로 연결되어 있어서 트랜지스터의 채널 폭 효과에 의한 전류 변화를 줄이도록 구성되어 있다. 이 회로의 바이어스는 트랜지스터(M51, M52)의 전류 거울 회로와 트랜지스(M53, M54)의 전류 거울 회로가 정 궤환(positive feed back) 루프를 이룬 셀프 바이어스 회로에 의해 정해진다.
이 회로의 구성에서 저항 양단의 전압 강하는 트랜지스터(M51, M52)의 게이트-소오스 전압 차이와 같아진다. 이 관계를 수식으로 표현하면 다음과 같다.
여기서
위의 두 식 9, 10)을 정리하면,
따라서, 전류(I52)는 이동도(μn)에 반비례하게 되므로 온도 변화와는 비례 관계가 있게 됨을 알 수 있다.
전류(I41), (I52)는 각각 온도 반비례 전류, 온도 비례 전류이므로 최종 전류(IO)는와 트랜지스터의 크기 비율(W/L)들의 조합에 비례하게 된다. 전술한 바와 같이 최종 전류(IO)에서는 이동도에 의한 온도 변화 효과가 서로 상쇄되고 다만 저항(R)과 문턱 전압(Vth)의 온도 의존성만 남게 된다. 일반적으로 집적회로에서 사용하는 저항은 폴리 저항, 확산 저항 등인데 이들의 온도 의존성은 +수백∼수천 ppm/℃ 정도의 양의 값을 갖는다. 또한, 문턱 전압(Vth)의 온도 의존성은 -1∼2mV/℃ 정도의 음의 값을 가지므로 R 및 Vth의 온도 의존성은 서로 상쇄되는 방향이다.
즉, 최종 전류(IO)의 일차적인 온도 의존성은 전술한 이중근 회로에 의해 이동도의 온도 의존성이 서로 상쇄되므로 인해 없어지고 전류(IO)의 이차적인 의존성 또한 전술한 저항(R)과 임계 전압(Vth)의 온도 의존성 상호 작용에 의해 사라지게 된다.
한편, 전술한 저항(R)과 임계 전압(Vth)의 온도 의존성은 완전히 상쇄되지 않아서 전류(IO)가 온도에 따라 약간 변할 수 있으나 이 또한 공급 전(VCC)의 조절로 없앨 수 있다.
제6도에는 본 발명의 전체 회로를 도시하였다. 도면에서 부호 (4)는 제4도의 온도 반비례 정전류원 회로이며, 부호 (5)는 제5도의 온도 비례 정전류원이다.
여기서, 온도 반비례 전류 공급부(1)는 정전류원 회로(4)의 전류 거울을 형성하는 트랜지스터(M43, M44), (M45, M46)에 연결되는 트랜지스터(M61, M62)로 구성되어 있어 정전류원 회로(4)의 온도 반비례 전류(I61)을 출력하게 된다.
또한, 온도 비례 전류 공급부(2)는 정전류원 회로(5)의 트랜지스터(M53, M54), (M55, M56)에 연결되는 트랜지스터(M63, M64)와, 트랜지스터(M64)에 연결되어 전류 거울 회로를 형성하는 트랜지스터(M65, M66)을 구비하여 정전류원 회로(5)의 온도 비례 전류(I62)를 출력하게 된다.
여기서 상기 회로(1, 2)들은 이중근 발생 회로(3)에 연결되어 있으며, 이중근 회로(3)는 전류(I61)를 게이트로, 전류(I62)를 소오스측으로 입력하는 트랜지스터(M68)와, 전류(I61)를 소오스로 트랜지스터(M68)의 드레인 전류를 게이트로 입력하는 트랜지스터(M67)와, 트랜지스터(M68)와 연결된 트랜지스터(M69) 및 트랜지스터(M69)와 연결된 트랜지스터(M70)을 구비한다. 이때, 트랜지스터(M67, M68, M69, M70)들은 약반전 영역 이하에서 동작하여 최종 출력 전류(IO)가 전류(I61, I62)의 이중근의 곱에 반비례하도록 한다.
제7도에는 본 발명에 따른 출력 전류(IO)가 온도에 따라 변화하는 상태를 측정한 도표가 도시되어 있다. 이 도표는 12개의 샘플을 측정한 평균 값으로서, 도시된 바와 같이 온도가 -15∼125℃ 사이의 범위에서 24ppm/℃ 정도의 변화를 보이고 상용 온도 범위인 0∼70℃ 사이에서는 10ppm/℃ 정도의 극히 미세한 변화를 보이고 있다.
이와 같이 본 발명에 의한 회로는 온도 변화에 무관한 전류를 공급할 수 있는 효과가 있다.

Claims (14)

  1. 온도에 반비례하는 전류(I61)를 공급하는 온도 반비례 정전류원 회로(4)와; 온도에 비례하는 전류(I62)를 공급하는 온도 비례 정전류원 회로(5)와; 상기 온도 반비례 정전류원 회로(4)의 전류(I61)를 출력하는 온도 반비례 전류 공급부(1)와, 상기 온도 비례 정전류원 회로(5)의 전류(I62)를 출력하는 온도 비례 전류 공급부(2)와; 상기 온도 반비례 전류 공급부(1) 및 온도 비례 전류 공급부(2)의 출력 전류(I61, I62)의 이중근의 곱에 비리하는 전류(IO)를 출력하는 이중근 발생 회로(3)를 구비하는 온도 보상형 정전류원 회로.
  2. 제1항에 있어서, 상기 온도 반비례 정전류원 회로(4)는, 캐스코드로 연결되어 전류 거울 회로를 각각 형성하는 트랜지스터(M45, M46), (M43, M44)와; 상기 트랜지스터(M45, M46)와 연결되어 전류 거울 회로를 형성하는 트랜지스터(M41, M42)와; 상기 트랜지스터(M41)에 연결되어 있는 트랜지스터(M47)를 구비하는 온도 보상형 정전류원 회로.
  3. 제2항에 있어서, 상기 트랜지스터(M41-M46)은 포화 영역에서 구동하게 구성된 온도 보상형 정전류원 회로.
  4. 제3항에 있어서, 상기 트랜지스터(M47)는 선형 영역에서 구동하게 구성된 온도 보상형 정전류원 회로.
  5. 제2항에 있어서, 상기 온도 비례 정전류원 회로(5)는, 캐스코드로 연결되어 전류 거울 회로를 각각 형성하는 트랜지스터(M53, M54), (M55, M56)와; 상기 트랜지스터(M55, M56)와 연결되어 전류 거울 회로를 형성하는 트랜지스터(M51, M52)와; 상기 트랜지스터(M51)에 연결된 저항(R)을 구비하는 온도 보상형 정전류원 회로.
  6. 제5항에 있어서, 상기 트랜지스터(M51, M52), (M53, M54), (M55, M56)들은 포화 영역에서 동작하도록 구성된 온도 보상형 정전류원 회로.
  7. 제5항에 있어서, 상기 온도 반비례 전류 공급부(1)는, 상기 트랜지스터(M44), (M46)에 각각 연결되는 트랜지스터(M61, M62)로 구성된 온도 보상형 정전류원 회로.
  8. 제7항에 있어서, 상기 온도 비례 전류 공급부(2)는, 상기 트랜지스터(M53, M54), (M55, M56)에 연결되는 트랜지스터(M63, M64)와 트랜지스터(M64)에 연결되어 전류 거울 회로를 형성하는 트랜지스터(M65, M66)을 구비하는 온도 보상형 정전류원 회로.
  9. 제8항에 있어서, 상기 이중근 발생 회로(3)는, 상기 전류(I61)를 게이트로 전류(I62)를 소오스측으로 입력하는 트랜지스터(M68)와; 상기 전류(I61)를 소오스로 트랜지스터(M68)의 드레인 전류를 게이트로 입력하는 트랜지스터(M67)와; 상기 트랜지스터(M68)와 연결된 트랜지스터(M69)와; 상기 트랜지스터(M69)와 연결된 트랜지스터(M70)를 구비하는 온도 보상형 정전류원 회로.
  10. 제9항에 있어서, 트랜지스터(M67, M68, M69, M70)들은 약반전 영역 이하에서 동작하도록 구성한 온도 보상형 정전류원 회로.
  11. 제1항에 있어서, 상기 이중근 회로의 역할이 온도에 비례하는 전류 성분과 온도에 반비례하는 전류 성분을 서로 상쇄시키기 위한 두 전류 성분을 공급하는 것을 특징으로 하는 온도 보상형 정전류원 회로.
  12. 제1항에 있어서, 상기 온도 비례형 전류원 회로와 온도 반비례 정전류원 회로는 그 바이어스가 전류 거울 회로들의 정궤환(Positive feedback)에 의하여 정해지는 온도 보상형 정전류원 회로.
  13. 제1항에 있어서, 상기 온도 비례 전류와 온도 반비례 전류인 두가지 전류(branch current)의 이중근의 곱을 발생시키는 이중근 회로가 MOSFET의 게이트 소오스 전압차들의 합이 또다른 MOSFET의 게이트-소오스 전압차들의 합과 같음으로 인해 전류 이중근 기능을 가지게 되는 것을 특징으로 하는 온도 보상형 정전류원 회로.
  14. 제1항에 있어서, 상기 온도 보상형 정전류원 회로의 온도 의존성을 없애기 위하여 전원 공급 전압을 변화시키는 온도 보상형 정전류원 회로.
KR1019960027729A 1996-07-10 1996-07-10 온도 보상형 정전류원 회로 KR0183549B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960027729A KR0183549B1 (ko) 1996-07-10 1996-07-10 온도 보상형 정전류원 회로
US08/891,154 US5880625A (en) 1996-07-10 1997-07-10 Temperature insensitive constant current generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027729A KR0183549B1 (ko) 1996-07-10 1996-07-10 온도 보상형 정전류원 회로

Publications (2)

Publication Number Publication Date
KR980010683A KR980010683A (ko) 1998-04-30
KR0183549B1 true KR0183549B1 (ko) 1999-04-15

Family

ID=19465842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027729A KR0183549B1 (ko) 1996-07-10 1996-07-10 온도 보상형 정전류원 회로

Country Status (2)

Country Link
US (1) US5880625A (ko)
KR (1) KR0183549B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596978B1 (ko) * 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049244A (en) * 1997-12-18 2000-04-11 Sgs-Thomson Microelectronics S.R.L. Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
US6215292B1 (en) * 1999-08-25 2001-04-10 Stmicroelectronics S.R.L. Method and device for generating an output current
KR100344222B1 (ko) * 2000-09-30 2002-07-20 삼성전자 주식회사 능동저항소자를 사용한 기준전압 발생회로
KR100724145B1 (ko) * 2001-07-12 2007-06-04 매그나칩 반도체 유한회사 씨모스 레퍼런스 회로
KR100492095B1 (ko) * 2003-02-24 2005-06-02 삼성전자주식회사 스타트업 회로를 갖는 바이어스회로
FR2861861B1 (fr) * 2003-10-31 2006-02-10 Wavecom Dispositif de generation d'une tension de reference bandgap autopolarise par un seul transistor
US6870418B1 (en) * 2003-12-30 2005-03-22 Intel Corporation Temperature and/or process independent current generation circuit
KR100588735B1 (ko) * 2004-05-06 2006-06-12 매그나칩 반도체 유한회사 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기
US7498868B2 (en) * 2005-08-05 2009-03-03 Denso Corporation Current mirror circuit and constant current circuit having the same
JP2007065831A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 定電流回路
US7602234B2 (en) * 2007-07-24 2009-10-13 Ati Technologies Ulc Substantially zero temperature coefficient bias generator
US20150123724A1 (en) * 2013-11-05 2015-05-07 King Fahd University Of Petroleum And Minerals Cmos current-mode square-root circuit
CN107272804A (zh) * 2017-07-25 2017-10-20 桂林电子科技大学 一种基于不同材质电阻的高精度基准电压源
CN114967831B (zh) * 2022-06-09 2023-06-02 深圳市聚芯影像有限公司 一种基准电流源集成电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037340C2 (de) * 1979-10-03 1985-07-18 Hitachi, Ltd., Tokio/Tokyo Treiber für Hitzdraht-Luftmengenmesser
KR100316834B1 (ko) * 1993-12-27 2002-04-24 가나이 쓰도무 기준전류발생회로,정전류발생회로및그것을사용한장치
KR0148732B1 (ko) * 1995-06-22 1998-11-02 문정환 반도체 소자의 기준전압 발생회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596978B1 (ko) * 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
US7227401B2 (en) 2004-11-15 2007-06-05 Samsung Electronics Co., Ltd. Resistorless bias current generation circuit

Also Published As

Publication number Publication date
US5880625A (en) 1999-03-09
KR980010683A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US10599176B1 (en) Bandgap reference circuit and high-order temperature compensation method
KR0183549B1 (ko) 온도 보상형 정전류원 회로
US7208998B2 (en) Bias circuit for high-swing cascode current mirrors
US7211993B2 (en) Low offset bandgap voltage reference
US7541862B2 (en) Reference voltage generating circuit
US6900689B2 (en) CMOS reference voltage circuit
US6987416B2 (en) Low-voltage curvature-compensated bandgap reference
US6501299B2 (en) Current mirror type bandgap reference voltage generator
US7088085B2 (en) CMOS bandgap current and voltage generator
Zhu et al. A 4.6-ppm/° C high-order curvature compensated bandgap reference for BMIC
US6384586B1 (en) Regulated low-voltage generation circuit
US6661713B1 (en) Bandgap reference circuit
US9122290B2 (en) Bandgap reference circuit
US20110057718A1 (en) Apparatus and method for offset drift trimming
US5103159A (en) Current source with low temperature coefficient
US8760216B2 (en) Reference voltage generators for integrated circuits
US20100164461A1 (en) Reference voltage generation circuit
US6522117B1 (en) Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature
US8884601B2 (en) System and method for a low voltage bandgap reference
US7248099B2 (en) Circuit for generating reference current
US8736357B2 (en) Method of generating multiple current sources from a single reference resistor
US11320319B2 (en) Circuit for generating a temperature dependent output
US7633279B2 (en) Power supply circuit
KR100380978B1 (ko) 기준전압 발생기
US20130328621A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051207

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee