CN107272804A - 一种基于不同材质电阻的高精度基准电压源 - Google Patents

一种基于不同材质电阻的高精度基准电压源 Download PDF

Info

Publication number
CN107272804A
CN107272804A CN201710611991.0A CN201710611991A CN107272804A CN 107272804 A CN107272804 A CN 107272804A CN 201710611991 A CN201710611991 A CN 201710611991A CN 107272804 A CN107272804 A CN 107272804A
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710611991.0A
Other languages
English (en)
Inventor
徐卫林
刘俊昕
孙晓菲
岳宏卫
李海鸥
段吉海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201710611991.0A priority Critical patent/CN107272804A/zh
Publication of CN107272804A publication Critical patent/CN107272804A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种基于不同材质电阻的高精度基准电压源，由并联于电源VDD与地之间的启动电路、PTAT电流产生电路、CTAT电流产生电路和基准电压产生电路组成。启动电路用于在电源上电时提供启动电流，使基准电压源摆脱简并偏置点。PTAT电流产生电路和CTAT电流产生电路，利用共源共栅电流镜提高电源电压抑制比和电压调整率，分别用于产生具有正温度系数电流和具有负温度系数电流。基准电压产生电路用于产生低温漂的基准电压，采用共源共栅电流镜，从PTAT电流产生电路和CTAT电流产生电路中复制电流并进行叠加求和，产生零温漂基准电流，基准电压产生电路输出电压即为整个基准电压源输出电压Vref。本发明能够大大提高基准电压源的精度。

Description

一种基于不同材质电阻的高精度基准电压源
技术领域
本发明涉及集成电路技术领域，具体涉及一种基于不同材质电阻的高精度基准电压源。
背景技术
电压基准源是模拟集成电路和数模混合电路(如A/D及D/A转换器、集成稳压器、低温漂放大器和温度传感器等)不可缺少的重要单元电路之一，用于产生具有高精度、高稳定性，不随环境温度、电源电压、制作工艺、噪声和其它因素变化而变化的电压，为其他电路提供一个参考电压，因此，其参数直接影响着整个系统的性能。
提高基准电压源的性能和集成度一直是该领域的研究的热点。然而传统带隙基准电压源采用同一材质型电阻、双极型三级管与运算放大器等产生基准电压，通常精度不够高，温漂系数不够好，功耗较大，电源电压抑制比较差，芯片面积过大。
发明内容
本发明所要解决的是传统基准电压源电路的精度较差的问题，提供一种基于不同材质电阻的高精度基准电压源。
为解决上述问题，本发明是通过以下技术方案实现的：
一种基于不同材质电阻的高精度基准电压源，由并联于电源VDD与地之间的启动电路、PTAT电流产生电路、CTAT电流产生电路和基准电压产生电路组成；启动电路，用于在电源上电时提供启动电流，使基准电压源摆脱简并偏置点；PTAT电流产生电路，利用共源共栅电流镜提高电源电压抑制比和电压调整率，产生具有正温度系数电流；CTAT电流产生电路，利用共源共栅电流镜提高电源电压抑制比和电压调整率，产生具有负温度系数电流；基准电压产生电路，用于产生低温漂的基准电压，采用共源共栅电流镜，从PTAT电流产生电路和CTAT电流产生电路中复制电流并进行叠加求和，产生零温漂基准电流，基准电压产生电路输出电压即为该基准电压源输出电压Vref。
上述PTAT电流产生电路由MOS管M12-M19和电阻R0组成；MOS管M12和MOS管M13的源极与电源VDD连接；MOS管M18的源极直接与地GND连接；MOS管M19的源极经电阻R0与地GND连接；MOS管M12的漏极与MOS管M14的源极连接；MOS管M14的漏极与MOS管M16的漏极连接；MOS管M16的源极与MOS管M18的漏极连接；MOS管M13的漏极与MOS管M15的源极连接；MOS管M15的漏极与MOS管M17的漏极连接；MOS管M17的源极与MOS管M19的漏极连接；MOS管M13的栅极与漏极共接后，与MOS管M12的栅极连接，并共同形成PTAT电流产生电路的第二支路电流输出端，与基准电压产生电路连接；MOS管M15的栅极与漏极共接后，与MOS管M14的栅极连接，并共同形成PTAT电流产生电路的第三支路电流输出端，与基准电压产生电路连接；MOS管M16的栅极与漏极共接后，与MOS管M17的栅极连接，并共同形成PTAT电流产生电路的输入端，与启动电路连接；MOS管M18的栅极与漏极共接后，与MOS管M19的栅极连接；
上述CTAT电流产生电路由MOS管M20-M27和电阻R1组成；MOS管M20和MOS管M21的源极与电源VDD连接；MOS管M26的源极直接与地GND连接；MOS管M27的源极经电阻R1与地GND连接；MOS管M20的漏极与MOS管M22的源极连接；MOS管M22的漏极与MOS管M24的漏极连接；MOS管M24的源极与MOS管M26的漏极连接；MOS管M21的漏极与MOS管M23的源极连接；MOS管M23的漏极与MOS管M25的漏极连接；MOS管M25的源极与MOS管M27的漏极连接；MOS管M21的栅极与漏极共接后，与MOS管M20的栅极连接，并共同形成CTAT电流产生电路的第四支路电流输出端，与基准电压产生电路连接；MOS管M23的栅极与漏极共接后，与MOS管M22的栅极连接，并共同形成CTAT电流产生电路的第五支路电流输出端，与基准电压产生电路连接；MOS管M24的栅极与漏极共接后，与MOS管M25的栅极连接；MOS管M26的栅极与漏极共接后，与MOS管M27的栅极连接；
其中PTAT电流产生电路的电阻R0与CTAT电流产生电路的电阻R1的材质不同。
上述方案中，PTAT电流产生电路的电阻R0为高掺杂多晶硅电阻，CTAT电流产生电路的电阻R1为阱电阻。
上述方案中，所述启动电路由MOS管M1-M11组成；MOS管M1、MOS管M5、MOS管M8和MOS管M10的源极与电源VDD连接；MOS管M4、MOS管M7和MOS管M11的源极和漏极，以及MOS管M6和MOS管M9的源极与地GND连接；MOS管M1的栅极与漏极共接后，与MOS管M2的源极连接；MOS管M2的栅极与漏极共接后，与MOS管M3的源极连接；MOS管M3的栅极与漏极共接后，与MOS管M4、MOS管M5和MOS管M6的栅极连接；MOS管M5的漏极与MOS管M6的漏极共接后，与MOS管M7的栅极连接；MOS管M8的栅极和MOS管M9的栅极共接后，与MOS管M7的栅极连接；MOS管M8和MOS管M9的漏极与MOS管M10和MOS管M11的栅极连接；MOS管M11的漏极作为启动电路输出与PTAT电流产生电路连接。
上述方案中，所述基准电压产生电路由MOS管M28-M33和电容C1组成；MOS管M28和MOS管M30的源极与电源VDD连接；MOS管M33的源极与地GND连接；MOS管M28的栅极形成基准电压产生电路的第二电流支路输入端，并与PTAT电流产生电路连接；MOS管M29的栅极形成基准电压产生电路的第三电流支路输入端，并与PTAT电流产生电路连接；MOS管M30的栅极形成基准电压产生电路的第四电流支路输入端，并与CTAT电流产生电路连接；MOS管M31的栅极形成基准电压产生电路的第五电流支路输入端，并与CTAT电流产生电路连接；MOS管M28的漏极与MOS管M29的源极连接；MOS管M30的漏极与MOS管M31的源极连接；MOS管M29的漏极、MOS管M31的漏极、MOS管M32的栅极与漏极、以及MOS管M33的栅极连接；MOS管M33的漏极与MOS管M32的源极连接后，形成基准电压产生电路也即整个基站电压源的基准电压Vref的输出端；电容C1，并联于基准电压Vref的输出端与地GND之间。
上述方案中，电容C1为普通电容。
与现有技术相比，本发明具有如下特点：
1、采用主体电路结构相同且内部电阻材质不同的PTAT电流产生电路和CTAT电流来产生具有零温漂的基准电流，从而大大提高基准电压源的精度；
2、启动电路未使用电容，降低版图面积；使用两个反相器，上电时间缓慢，更好的摆脱简并偏置点；
3、基准电压产生仅由一个3.3V及一个1.8V的MOS管产生零温漂的基准电压，并大大降低功耗。
附图说明
图1为一种基于不同材质电阻的高精度基准电压源的结构图。
图2为一种基于不同材质电阻的高精度基准电压源的原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本发明进一步详细说明。
本发明提出一种基于不同材质电阻的高精度基准电压源，其具体结构图如图1所示，由并联于电源VDD与地之间的启动电路、PTAT电流产生电路、CTAT电流产生电路和基准电压产生电路组成。启动电路，其输出端与PTAT电流产生电路连接，用于在电源上电时提供启动电流，使基准电压源摆脱简并偏置点。PTAT电流产生电路和CTAT电流产生电路，其输出端与基准电压产生电路连接，利用共源共栅电流镜提高电源电压抑制比和电压调整率，分别用于产生具有正温度系数电流和具有负温度系数电流。基准电压产生电路，用于产生低温漂的基准电压，采用共源共栅电流镜，从PTAT电流产生电路和CTAT电流产生电路中复制电流并进行叠加求和，产生零温漂基准电流，基准电压产生电路输出电压即为整个基准电压源输出电压Vref。
所述启动电路包括MOS管M1-MOS管M11。其中，MOS管M1、MOS管M5、MOS管M8和MOS管M10的源极与电源VDD连接。MOS管M4、MOS管M7和MOS管M11的源极和漏极，以及MOS管M6、MOS管M9的源极与地GND连接。MOS管M1的栅极与漏极共接后与MOS管M2的源极连接。MOS管M2的栅极与漏极共接后与MOS管M3的源极连接。MOS管M3的栅极与漏极共接后，与MOS管M4的栅极连接。MOS管M5的栅极和MOS管M6的栅极共接后，与MOS管M3的栅极连接。MOS管M5的漏极与MOS管M6的漏极共接后，与MOS管M7的栅极连接。MOS管M8的栅极和MOS管M9的栅极共接后，与MOS管M7的栅极连接。MOS管M8的漏极与MOS管M9的漏极共接后，与MOS管M10的栅极连接。MOS管M11的栅极与连接MOS管M10的栅极连接。MOS管M11的漏极作为输出与PTAT电流产生电路连接。
启动电路，由MOS管M1、MOS管M2、MOS管M3构成有源电阻，MOS管M4、MOS管M7和MOS管M10构成电容，MOS管M5、MOS管M6、MOS管M8和MOS管M9构成两个反相器，经MOS管M11的漏极输出电流，用于在电源上电时使基准源摆脱简并偏置点。此启动电路不需要大电容、大电阻，正常工作无直流电流，减小面积降低功耗。
所述PTAT电流产生电路包括MOS管M12-MOS管M19和电阻R0。电阻R0为高掺杂多晶硅电阻。其中，MOS管M12和MOS管M13的源极与电源VDD连接。MOS管M18的源极与地GND连接。MOS管M12的漏极与MOS管M14的源极连接。MOS管M13的栅极与漏极共接后，与MOS管M12的栅极连接。MOS管M13的漏极输出第二支路电流，并与基准电压产生电路连接。MOS管M13的漏极与MOS管M15的源极连接。MOS管M15的栅极与漏极共接后，与MOS管M14的栅极连接，MOS管M15的漏极输出第三支路电流，并与基准电压产生电路连接。MOS管M17的漏极与MOS管M15的漏极连接。MOS管M17的源极与MOS管M19的漏极连接。MOS管M19的源极经电阻R0与地GND连接。MOS管M16的栅极与漏极共接后，与MOS管M17的栅极连接。MOS管M16的漏极与MOS管M14的漏极连接。MOS管M18的栅极与漏极共接后，与MOS管M19的栅极连接。MOS管M18的漏极与MOS管M16的源极连接。
PTAT电流产生电路，利用工作在亚阈值区的MOS管M18、MOS管M19栅源电压差产生偏置电压，再通过电阻R0将偏置电压转化为具有正温度系数的偏置电流，再通过共源共栅电流镜将偏置电流复制到基准电压产生电路中。采用共源共栅电流镜起到抑制电源噪声作用。
所述CTAT电流产生电路包括MOS管M20-MOS管M27和电阻R1。电阻R1为阱电阻。其中，MOS管M20和MOS管M21的源极与电源VDD连接。MOS管M26的源极与地GND连接。MOS管M20的漏极与MOS管M22的源极连接。MOS管M21的栅极与漏极共接后，与MOS管M20的栅极连接。MOS管M21的漏极输出第四支路电流，并与基准电压产生电路连接。MOS管M21的漏极与MOS管M23的源极连接。MOS管M23的栅极与漏极共接后，与MOS管M22的栅极连接，MOS管M23的漏极输出第五支路电流，并与基准电压产生电路连接。MOS管M25的漏极与MOS管M23的漏极连接。MOS管M25的源极与MOS管M27的漏极连接。MOS管M27的源极经电阻R1与地GND连接。MOS管M24的栅极与漏极共接后，与MOS管M25的栅极连接。MOS管M24的漏极与MOS管M22的漏极连接。MOS管M26的栅极与漏极共接后，与MOS管M27的栅极连接。MOS管M26的漏极与MOS管M24的源极连接。
CTAT电流产生电路，利用工作在亚阈值区的MOS管M26、MOS管M27栅源电压差产生偏置电压，再通过电阻R1将偏置电压转化为具有负温度系数的偏置电流，再通过共源共栅电流镜将偏置电流复制到基准电压产生电路中。采用共源共栅电流镜起到抑制电源噪声作用。
所述基准电压产生电路包括MOS管M28-MOS管M33和电容C1。电容C1为普通电容。其中，MOS管M28和MOS管M30的源极与电源VDD连接。MOS管M33的源极与地GND连接。所述电容C1，并联于基准电压Vref的输出端与地GND之间。MOS管M28的栅极与PTAT电流产生电路的第二电流支路连接。MOS管M28的漏极与MOS管M29的源极连接。MOS管M29的栅极与PTAT电流产生电路的第三电流支路连接。MOS管M30的栅极与CTAT电流产生电路的第四电流支路连接。MOS管M30的漏极与MOS管M31的源极连接。MOS管M31的栅极与CTAT电流产生电路的第五电流支路连接。MOS管M29的漏极与MOS管M31的漏极共接后，与MOS管M32的栅极连接。MOS管M32的栅极与漏极共接后，与MOS管M33的栅极连接。MOS管M33的漏极与MOS管M32的源极连接后与基准电压Vref的输出端连接。
基准电压产生电路，通过调节共源共栅电流镜MOS管宽长比，将具有正温度系数IPTAT和具有负温度系数ICTAT电流叠加求和进而获得一个零温度系数的基准电流，并起到抑制电源噪声作用。再由3.3V的MOS管M33及1.8V的MOS管M32栅源电压差产生具有低温漂的基准电压Vref。
本发明的工作原理为：启动电路中，MOS管M1、MOS管M2、MOS管M3栅漏相接起电阻作用，MOS管M4、MOS管M7和MOS管M10源漏接于地等效为电容，MOS管M5、MOS管M6组成第一反相器，MOS管M8、MOS管M9组成第二反相器，MOS管M5、MOS管M8、MOS管M11的源极电压为VDD，电源电压VDD从零开始上升到VTH后，MOS管M1、MOS管M2、MOS管M3逐渐导通，为作为电容的MOS管M4充电，MOS管M4上极板为低电平，MOS管M5导通，MOS管M6截止，为MOS管M7充电，当MOS管M4充电完成，MOS管M4上极板为高电平，MOS管M5截止，MOS管M6导通，MOS管M7上极板为低电平，MOS管M8导通，MOS管M9截止，为MOS管M10充电，当MOS管M7充电完成，MOS管M7上极板为高电平，MOS管M8截止，MOS管M9导通，当MOS管M10上极板电位为低电平，使MOS管M11导通，将电流通过十一MOS管注入到PTAT电流产生电路中摆脱简并偏置点，当MOS管M10充电完成，上极板电位为高电平，使MOS管M11截止，启动电路与基准源核心电路脱离，完成启动后MOS管M1、MOS管M2、MOS管M3处于截止状态，没有静态电流，不消耗功率。
本发明的核心电路包括PTAT电流产生电路、CTAT电流产生电路及基准电压产生电路，其原理如图2所示。
PTAT电流产生电路、CTAT电流产生电路中MOS管均工作在亚阈值区，亚阈值区MOS管的电流是纳安数量级，所以可以用工作在亚阈值区的MOS管得到超低功耗的电路，MOS管工作在亚阈值区的I-V特性可以表示如(1)式：
当VDS大于4倍VT时，可以忽略VDS的影响，工作在亚阈值区的I-V特性可以表示如(2)式：
进而可以得到MOS管的栅源电压如(3)式：
I0为特征电流如(4)式：
μ为MOS管的电子迁移率如(5)式：
μ＝μ0(T0/T)m (5)
VT是热电压如(6)式：
VT＝kBT/q (6)
电阻以一种比较复杂的非线性方式随温度变化，一般只取多项式的前两项，如(7)式：
R(T)＝R(T0)[1+10-6KR(T-T0)] (7)
电阻R0两端的电压等于工作在亚阈值区的MOS管M18的栅源电压与MOS管M19的栅源电压差，可以得到PTAT电流产生电路电流IPTAT如(8)式：
式(8)两边同时对温度求导得：
由式(9)可知，PTAT电流产生电路所产生的电流具有正温度系数。
同理，电阻R1两端的电压等于工作在亚阈值区的MOS管M26的栅源电压与MOS管M27的栅源电压差，可以得到CTAT电流产生电路电流ICTAT如(10)式：
式(10)两边同时对温度求导得：
由式(11)可知，CTAT电流产生电路所产生的电流具有负温度系数。
上述式中，ID是MOS管的漏端电流，K＝W/L是MOS管的宽长比；W是MOS管的宽；L是MOS管的长；μ0是参考温度T0下电子迁移率；T0是参考温度；T是绝对温度；m是温度指数；VGS是MOS管的栅源电压；VDS是MOS管的漏源电压；VTH是MOS管的阈值电压；η是亚阈值区斜率因子，取决于栅氧化层和损耗层电容，定为常数；kB是玻尔兹曼常数；q是电子电荷，R(T)是某温度下电阻值，R(T0)是温度为T0时电阻值，KRi＝TC是百万分之一每摄氏度(ppm/℃)为单位的电阻温度系数(TCR)，10-6是为比例平衡插入的比例因子。
由电流镜M28、M29、M30及M31复制具有正温度系数IPTAT和具有负温度系数ICTAT到基准电压产生电路，通过调整MOS管K18、K19、K26、K27及电阻KR0、KR1，并通过n1及n2倍乘电流叠加求和进而获得一个零温度系数的基准电流Iref如(12)式：
由亚阈值区导电特性知，当VDS大于200mV左右时，特性如(13)式：
η>1，是一个非理想因子，因此基准电流Iref能为带隙基准电压源的基准电压产生电路中M33及M32提供一个稳定的偏置电流，驱动其正常工作。
基准电压产生电路中，忽略衬底调节效应的影响，利用工作MOS管在亚阈值区的I-V特性结合，
输出的基准电压Vref如(14)式：
VT具有正温度系数，△VTH具有负温度系数。由公式(14)可知，经过相互调节可以得到与温度无关的输出基准电压Vref。
其中阈值电压VTH的表达式如(15)式：
VTH＝VTH0-κT (15)
式中，tOX,i表示MOS管Mi的栅氧化层厚度；VTH0表示绝对温度为0K时的阈值电压值；ψB为费米能级势能与本征能级势能之差如(16)式；κ为VTH的温度系数TC如(17)式；△VTH为MOS管M33、M32阈值电压之差。
因此阈值电压VTH进一步可以表示为(18)式：
式中，Eg为带隙；εSi表示硅衬底的相对电介质常数；NA为衬底掺杂浓度；Nc为导带的有效态状态密度；Nv为价带的有效态状态密度；ni为本征载流子浓度。
忽略体效应，可以得到参考电压的温度系数TC如(19)式：
令参考电压的温度系数为零，则如(20)式：
由(19)式可以见得，通过对K32/K33的调整，便可以得到温度系数为零的参考电压。电容C1的可以提高电源电压抑制比。
本发明旨在解决现有电源诉存在的电压调整率较差、基准电压温度系数差、芯片面积过大、功耗过大、基准电压精度差、抗干扰能力差、器件与标准CMOS基准电压源不匹配和性能欠佳的问题。主要由四部分构成：(1)启动电路，用于电源上电时提供电流，使基准电压源摆脱简并偏置点，不需要大面积电容、大阻值电阻，正常工作后无直流电流，启动电路和核心电路脱离，减小面积降低功耗。(2)PTAT电流产生电路，利用工作在亚阈值区的MOS管栅源电压差产生偏置电压，再通过电阻将偏置电压转化为具有正温度系数的偏置电流采用共源共栅电流镜起到抑制电源噪声作用。(3)CTAT电流产生电路，利用工作在亚阈值区的MOS管栅源电压差产生偏置电压，再通过电阻将偏置电压转化为具有负温度系数的偏置电流，采用共源共栅电流镜起到抑制电源噪声作用。(4)基准电压产生电路，将具有正温度系数和具有负温度系数电流不同倍数叠加求和进而获得一个零温度系数的基准电流，并起到抑制电源噪声作用，由3.3V的MOS管及1.8V的MOS管栅源电压差产生具有低温漂的基准电压Vref。0.18-umCMOS工艺标准下，在Cadence Spectre仿真器中本基准电压源的电源电压抑制比在低频时为-86.2dB，在高频时为-68.1dB，在-40—150℃的温度范围内具有24ppm/℃的温度系数，在0.8V—3.4V电源电压范围内具有0.0185％的电源电压调整率，其功耗为339nW，在0.8V工作时功耗仅为88nW。本发明的与传统电路相比较采用不同材质电阻来产生具有零温漂的基准电流，大大提高基准电压源的精度，功耗极低仅为纳瓦量级、且未使用双极性晶体管与运算放大器，不仅能消除温度变化的影响而且有效减小了版图面积，还能与标准CMOS工艺完全兼容，降低了生产成本，同时具有较高电源电压抑制比、极低电源电压调整率、低温漂系数等的特点。
需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。

Claims (5)

1.一种基于不同材质电阻的高精度基准电压源，由并联于电源VDD与地之间的启动电路、PTAT电流产生电路、CTAT电流产生电路和基准电压产生电路组成；其特征是，
上述PTAT电流产生电路由MOS管M12-M19和电阻R0组成；MOS管M12和MOS管M13的源极与电源VDD连接；MOS管M18的源极直接与地GND连接；MOS管M19的源极经电阻R0与地GND连接；MOS管M12的漏极与MOS管M14的源极连接；MOS管M14的漏极与MOS管M16的漏极连接；MOS管M16的源极与MOS管M18的漏极连接；MOS管M13的漏极与MOS管M15的源极连接；MOS管M15的漏极与MOS管M17的漏极连接；MOS管M17的源极与MOS管M19的漏极连接；MOS管M13的栅极与漏极共接后，与MOS管M12的栅极连接，并共同形成PTAT电流产生电路的第二支路电流输出端，与基准电压产生电路连接；MOS管M15的栅极与漏极共接后，与MOS管M14的栅极连接，并共同形成PTAT电流产生电路的第三支路电流输出端，与基准电压产生电路连接；MOS管M16的栅极与漏极共接后，与MOS管M17的栅极连接，并共同形成PTAT电流产生电路的输入端，与启动电路连接；MOS管M18的栅极与漏极共接后，与MOS管M19的栅极连接；
上述CTAT电流产生电路由MOS管M20-M27和电阻R1组成；MOS管M20和MOS管M21的源极与电源VDD连接；MOS管M26的源极直接与地GND连接；MOS管M27的源极经电阻R1与地GND连接；MOS管M20的漏极与MOS管M22的源极连接；MOS管M22的漏极与MOS管M24的漏极连接；MOS管M24的源极与MOS管M26的漏极连接；MOS管M21的漏极与MOS管M23的源极连接；MOS管M23的漏极与MOS管M25的漏极连接；MOS管M25的源极与MOS管M27的漏极连接；MOS管M21的栅极与漏极共接后，与MOS管M20的栅极连接，并共同形成CTAT电流产生电路的第四支路电流输出端，与基准电压产生电路连接；MOS管M23的栅极与漏极共接后，与MOS管M22的栅极连接，并共同形成CTAT电流产生电路的第五支路电流输出端，与基准电压产生电路连接；MOS管M24的栅极与漏极共接后，与MOS管M25的栅极连接；MOS管M26的栅极与漏极共接后，与MOS管M27的栅极连接；
其中PTAT电流产生电路的电阻R0与CTAT电流产生电路的电阻R1的材质不同。
2.根据权利要求1所述的一种基于不同材质电阻的高精度基准电压源，其特征是，PTAT电流产生电路的电阻R0为高掺杂多晶硅电阻，CTAT电流产生电路的电阻R1为阱电阻。
3.根据权利要求1所述的一种基于不同材质电阻的高精度基准电压源，其特征是，所述启动电路由MOS管M1-M11组成；
MOS管M1、MOS管M5、MOS管M8和MOS管M10的源极与电源VDD连接；MOS管M4、MOS管M7和MOS管M11的源极和漏极，以及MOS管M6和MOS管M9的源极与地GND连接；MOS管M1的栅极与漏极共接后，与MOS管M2的源极连接；MOS管M2的栅极与漏极共接后，与MOS管M3的源极连接；MOS管M3的栅极与漏极共接后，与MOS管M4、MOS管M5和MOS管M6的栅极连接；MOS管M5的漏极与MOS管M6的漏极共接后，与MOS管M7的栅极连接；MOS管M8的栅极和MOS管M9的栅极共接后，与MOS管M7的栅极连接；MOS管M8和MOS管M9的漏极与MOS管M10和MOS管M11的栅极连接；MOS管M11的漏极作为启动电路输出与PTAT电流产生电路连接。
4.根据权利要求1所述的一种基于不同材质电阻的高精度基准电压源，其特征是，所述基准电压产生电路由MOS管M28-M33和电容C1组成；
MOS管M28和MOS管M30的源极与电源VDD连接；MOS管M33的源极与地GND连接；MOS管M28的栅极形成基准电压产生电路的第二电流支路输入端，并与PTAT电流产生电路连接；MOS管M29的栅极形成基准电压产生电路的第三电流支路输入端，并与PTAT电流产生电路连接；MOS管M30的栅极形成基准电压产生电路的第四电流支路输入端，并与CTAT电流产生电路连接；MOS管M31的栅极形成基准电压产生电路的第五电流支路输入端，并与CTAT电流产生电路连接；MOS管M28的漏极与MOS管M29的源极连接；MOS管M30的漏极与MOS管M31的源极连接；MOS管M29的漏极、MOS管M31的漏极、MOS管M32的栅极与漏极、以及MOS管M33的栅极连接；MOS管M33的漏极与MOS管M32的源极连接后，形成基准电压产生电路也即整个基站电压源的基准电压Vref的输出端；电容C1，并联于基准电压Vref的输出端与地GND之间。
5.根据权利要求4所述的一种基于不同材质电阻的高精度基准电压源，其特征是，电容C1为普通电容。
CN201710611991.0A 2017-07-25 2017-07-25 一种基于不同材质电阻的高精度基准电压源 Pending CN107272804A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710611991.0A CN107272804A (zh) 2017-07-25 2017-07-25 一种基于不同材质电阻的高精度基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710611991.0A CN107272804A (zh) 2017-07-25 2017-07-25 一种基于不同材质电阻的高精度基准电压源

Publications (1)

Publication Number Publication Date
CN107272804A true CN107272804A (zh) 2017-10-20

Family

ID=60078512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710611991.0A Pending CN107272804A (zh) 2017-07-25 2017-07-25 一种基于不同材质电阻的高精度基准电压源

Country Status (1)

Country Link
CN (1) CN107272804A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164867A (zh) * 2018-11-16 2019-01-08 西安电子科技大学 全mos基准电流产生电路
CN111077933A (zh) * 2020-01-14 2020-04-28 阿母芯微电子技术(中山)有限公司 一种低温度系数cmos基准电压源
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
CN112994695A (zh) * 2021-03-02 2021-06-18 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN113282128A (zh) * 2021-04-20 2021-08-20 珠海博雅科技有限公司 亚阈值基准电压源电路、电路板及基准电压源
CN114326910A (zh) * 2021-12-30 2022-04-12 西安电子科技大学 一种带隙基准电压产生电路
CN114764261A (zh) * 2021-01-14 2022-07-19 浙江聚芯集成电路有限公司 一种零温度漂移系数的恒温基准电流源
CN114967831A (zh) * 2022-06-09 2022-08-30 深圳市聚芯影像有限公司 一种基准电流源集成电路
CN116301179A (zh) * 2023-03-23 2023-06-23 宁波大学 一种低温度系数基准电流源电路
CN117074767A (zh) * 2023-10-18 2023-11-17 苏州锴威特半导体股份有限公司 一种电压检测电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880625A (en) * 1996-07-10 1999-03-09 Postech Foundation Temperature insensitive constant current generator
US20080297229A1 (en) * 2007-05-31 2008-12-04 Navin Kumar Ramamoorthy Low power cmos voltage reference circuits
CN102495661A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种基于两种阈值电压mos器件的带隙基准电路
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN207051761U (zh) * 2017-07-25 2018-02-27 桂林电子科技大学 一种基于不同材质电阻的高精度基准电压源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880625A (en) * 1996-07-10 1999-03-09 Postech Foundation Temperature insensitive constant current generator
US20080297229A1 (en) * 2007-05-31 2008-12-04 Navin Kumar Ramamoorthy Low power cmos voltage reference circuits
CN102495661A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种基于两种阈值电压mos器件的带隙基准电路
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN207051761U (zh) * 2017-07-25 2018-02-27 桂林电子科技大学 一种基于不同材质电阻的高精度基准电压源

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164867A (zh) * 2018-11-16 2019-01-08 西安电子科技大学 全mos基准电流产生电路
CN111077933A (zh) * 2020-01-14 2020-04-28 阿母芯微电子技术(中山)有限公司 一种低温度系数cmos基准电压源
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
CN114764261A (zh) * 2021-01-14 2022-07-19 浙江聚芯集成电路有限公司 一种零温度漂移系数的恒温基准电流源
CN112994695A (zh) * 2021-03-02 2021-06-18 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN112994695B (zh) * 2021-03-02 2023-12-05 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN113282128A (zh) * 2021-04-20 2021-08-20 珠海博雅科技有限公司 亚阈值基准电压源电路、电路板及基准电压源
CN114326910A (zh) * 2021-12-30 2022-04-12 西安电子科技大学 一种带隙基准电压产生电路
CN114967831A (zh) * 2022-06-09 2022-08-30 深圳市聚芯影像有限公司 一种基准电流源集成电路
CN116301179A (zh) * 2023-03-23 2023-06-23 宁波大学 一种低温度系数基准电流源电路
CN117074767A (zh) * 2023-10-18 2023-11-17 苏州锴威特半导体股份有限公司 一种电压检测电路
CN117074767B (zh) * 2023-10-18 2024-01-30 苏州锴威特半导体股份有限公司 一种电压检测电路

Similar Documents

Publication Publication Date Title
CN107272804A (zh) 一种基于不同材质电阻的高精度基准电压源
CN107066015B (zh) 一种全共栅共源基准电压源
CN106843358B (zh) 一种高电源抑制比全cmos基准电压源
CN207051761U (zh) 一种基于不同材质电阻的高精度基准电压源
CN106527559B (zh) 一种低电压纳瓦量级全cmos电流模式基准电压源
CN105278606B (zh) 一种亚阈值全cmos基准电压源
CN100478824C (zh) 输出电压可调式cmos基准电压源
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN108897365A (zh) 一种高精度电流模式基准电压源
CN104503530B (zh) 一种高性能高可靠度的低压cmos基准电压源
CN106774592A (zh) 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN107967022A (zh) 一种双输出低温漂基准电压源
CN107066003A (zh) 低功耗基准电压源
CN105807838A (zh) 高阶温度补偿带隙基准电路
CN106406410A (zh) 一种自偏置结构带隙基准源电路
CN205375264U (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN205139757U (zh) 一种亚阈值全cmos基准电压源
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN105094207A (zh) 消除体效应的带隙基准源
CN109164867A (zh) 全mos基准电流产生电路
CN103309391A (zh) 高电源抑制比、低功耗基准电流及基准电压产生电路
CN207742590U (zh) 一种三输出低温漂低功耗基准电压源
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN207352505U (zh) 一种无电阻式高精度低功耗基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171020