KR20130123903A - 기준전압 발생기 - Google Patents

Abstract

본 발명은 기준전압 발생기에 관한 것으로서, 온도의 변화에 관계없이 일정한 레벨의 기준전압을 발생하도록 하는 기술을 개시한다. 이러한 본 발명은 온도의 변화에 비례한 기준전류를 발생하는 전류 생성부, 기준전류의 레벨에 대응하여 기준전압을 조정하는 전압 조정부, 및 전압 조정부의 동작시 기준전압을 구동 및 증폭하는 스타트-업 구동부를 포함한다.

Description

기준전압 발생기{Reference voltage generator}

본 발명은 기준전압 발생기에 관한 것으로서, 더욱 상세하게는 온도의 변화에 관계없이 일정한 레벨의 기준전압을 발생하는 반도체 메모리 장치의 기준전압 발생기에 관한 기술이다.

일반적으로 기준전압 발생회로는 아날로그-디지털 변화기(ADC: Analog To Digital Converter), 디지털-아날로그 변화기(DAC: Digital To Analog Converter), 그리고 저전압 DRAM 등 온도나 전원 전압의 변화에 상관없이 일정한 기준전압을 얻기 위해 사용되는 회로이다.

특히, 정확한 기준전압을 얻기 위해서는 실리콘의 밴드갭(bandgap)을 이용한 기준전압 발생기가 주로 이용된다. 이때, 온도 변화에도 일정한 기준전압을 발생시키기 위해서는 온도 변화에 대하여 음의 계수를 가지는 전압과 반대로 양의 계수를 가지는 전압을 생성한 후, 이를 합함으로써 온도 변화 계수가 '0'으로 만들게 된다.

음의 계수 전압으로는 트랜지스터의 베이스와 이미터 전압 차가 이용되고, 양의 계수 전압으로는 절대 온도에 비례하는 서로 다른 트랜지스터의 베이스와 이미터 전압 차를 이용하게 된다.

도 1은 종래기술에 의한 기준전압 발생기를 나타내는 회로도이다.

도 1을 참조하여 살펴보면, 종래기술에 의한 기준전압 발생기는 전류생성부(10), 기준전압 출력부(20) 및 레벨시프터(30)를 포함한다.

여기서, 전류생성부(10)는 공급전류를 생성한다. 그리고, 기준전압 출력부(20)는 공급전류 It에 대응하는 제 1기준전압 Vout을 출력한다. 레벨시프터(30)는 제 1기준전압 Vout의 전압레벨을 쉬프팅하여 제 2기준전압 Vout2을 출력한다.

그리고, 전류생성부(10)는 전류미러부(11), 온도감지부(12) 및 전류공급부(13)를 포함한다.

여기서, 전류미러부(11)는 미러링된 전류를 공급한다. 온도감지부(12)는 온도가 증가함에 따라 전류미러부(11)에서 출력되는 미러링된 기준전류를 증가시켜 흐르게 한다. 전류공급부(13)는 전류미러부(11)에서 미러링된 전류의 변화량에 동기시켜 공급전류를 공급한다.

그리고, 전류미러부(11)는 복수의 모스트랜지스터 MP0~MP3, MN0, MN1, 저항 R3을 포함한다.

여기서, 모스트랜지스터 MP0는 전원전압 공급단 VDD과 모스트랜지스터 MP1 사이에 연결된다. 모스트랜지스터 MP2는 전원전압 공급단 VDD과 모스트랜지스터 MP3 사이에 연결되어 모스트랜지스터 MP0와 게이트 단자가 공통 연결된다.

모스트랜지스터 MP1는 모스트랜지스터 MP0와 모스트랜지스터 MN0 사이에 연결된다. 모스 트랜지스터 MP3는 모스트랜지스터 MP2와 저항 R3 사이에 연결되어 모스트랜지스터 MP1와 게이트 단자가 공통 연결된다. 모스 트랜지스터 MP3의 일단은 모스트랜지스터 MP0,MP1의 게이트 단자와 연결된다.

기준전류 생성용 저항 R3은 모스트랜지스터 MP3와 모스트랜지스터 MN1 사이에 연결된다. 그리고, 저항 R3의 일단은 모스트랜지스터 MP1,MP3의 게이트 단자에 연결된다.

모스트랜지스터 MN0는 모스트랜지스터 MP1와 바이폴라트랜지스터 PNP0 사이에 연결되어 게이트 단자와 드레인 단자가 공통 연결된다. 모스트랜지스터 MN1는 저항 R3, R2 사이에 연결되어 게이트 단자가 모스트랜지스터 MN1와 공통 연결된다.

한편, 온도감지부(12)는 바이폴라트랜지스터 PNP0, PNP1와 저항 R2를 포함한다.

여기서, 바이폴라트랜지스터 PNP0 는 모스트랜지스터 MP0와 접지전압 공급단 VSS 사이에 연결되어 베이스가 접지전압 공급단 VSS에 접속된다. 바이폴라트랜지스터 PNP1는 저항과 접지전압 공급단 VSS 사이에 연결되어 베이스가 바이폴라트랜지스터 PNP0의 베이스에 공통 연결된다.

전류공급부(13)는 모스트랜지스터 MP4, MP5를 포함한다.

모스트랜지스터 MP4는 전원전압 공급단 VDD과 모스트랜지스터 MP5 사이에 직렬 연결된다. 모스트랜지스터 MP4는 게이트 단자가 모스트랜지스터 MP2의 게이트 단자와 공통 연결된다. 모스트랜지스터 MP5는 게이트 단자가 모스트랜지스터 MP3의 게이트 단자와 공통 연결된다.

기준전압 출력부(20)는 저항 R1과, 바이폴라트랜지스터 PNP2를 포함한다.

저항 R1은 공급전류 It를 일측으로 입력받는다. 바이폴라트랜지스터 PNP2는 저항 R1의 타측과 접지전압 공급단 VSS을 연결하며 베이스가 바이폴라트랜지스터 PNP0의 베이스에 접속된다.

한편, 종래의 메모리 칩에서 사용되는 기준전압 발생기는 와이들러(Widler) 타입이나 BGR(Band Gap Reference) 타입을 주로 사용한다.

이러한 기준전압 발생기는 공정(Process), 전압(Voltage) 변화 등 각각의 장점을 가지고 있으나, 온도 변화에 민감하게 레퍼런스 전압 값이 변동되어 트랜지스터 소스 전원이나 레퍼런스 비교 전압 레벨이 안정적이 못하게 된다. 이에 따라, 코어(Core) 동작에서 마진 부족이나 오동작을 유발할 수 있다.

또한, 종래의 기준전압 발생기는 바이폴라 정션 트랜지스터(BJT)를 사용하게 되므로 물리적인 공간을 크게 차지하며 지속적인 동작으로 전류 소비가 크다.

집적회로에 사용되는 아날로그 회로들은 회로의 동작점을 설정하기 위해 바이어스 회로가 사용된다. 특히, 연산증폭기의 직류(DC) 및 교류(AC) 동작 특성을 결정하기 위해 정전류원인 전류 기준 회로가 필요하다. 일반적으로 사용되는 바이어스 회로는 온도, 전원전압 및 제조공정의 변화에 영향을 많이 받는다.

따라서, 집적회로의 설계에서, 온도, 전원전압 및 제조공정의 변화에 영향을 덜 받는 바이어스 회로가 필요하다. 그런데, 종래의 기준전압 발생기는 온도 의존성을 낮추기 위해 추가되는 회로가 복잡하고 반도체 칩 상에서 차지하는 면적이 넓었으며 전력소비가 많았다.

본 발명은 약한 반전(Weak inversion) 영역에서 동작하는 베타-멀티플라이어(Beta-Multiplier)를 적용하고, 온도 변화에 비례한 전류(절대온도 비례전류, Proportional to Absolute Temperature; IPTAT)와 반비례한 문턱전압의 상쇄를 이용하여 일정한 기준전압을 발생할 수 있도록 하는 특징을 갖는다.

상기한 목적을 달성하기 위한 본 발명의 기준전압 발생기는, 온도의 변화에 비례한 기준전류를 발생하는 전류 생성부; 기준전류의 레벨에 대응하여 기준전압을 조정하는 전압 조정부; 및 전압 조정부의 동작시 기준전압을 구동 및 증폭하는 스타트-업 구동부를 포함하는 것을 특징으로 한다.

본 발명은 다음과 같은 효과를 갖는다.

첫째, 본 발명은 반도체 메모리 장치에서 물리적인 레이아웃의 사용 면적이 적어 넷 다이(Net Die) 향상에 기여할 수 있게 된다.

둘째, 본 발명은 약한 반전(Weak inversion) 영역에서 동작하여 소비 전류를 줄일 수 있으므로 사용되는 소비 전력이 적어지게 된다.

셋째, 본 발명은 온도 의존성 및 전원전압 의존성이 낮은 기준전압 발생기를 제공함으로써 칩 내의 트랜지스터 소스 전원을 안정화시키고 전압 센싱시 정확도를 향상시킬 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래 기술에 따른 기준전압 발생기의 회로도.
도 2는 본 발명의 실시예에 따른 기준전압 발생기의 회로도.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

높은 레벨의 전압을 조절하거나, 내부 전원을 발생시키기 위해서, 반도체 장치는 안정적으로 기준 전압을 발생시키는 기준전압 발생기가 필요하다. 기준전압 발생기는 외부 전원의 변화, 온도의 변화 및 공정상의 변화에 무관하게 일정 크기의 기준 전압을 안정적으로 출력할 수 있어야 한다.

도 2는 본 발명의 실시예에 따른 기준전압 발생기의 회로도이다.

본 발명의 실시예에 따른 기준전압 발생기는 전류 생성부(100), 전압 조정부(200) 및 스타트-업(Start-Up) 구동부(300)를 포함한다.

여기서, 본 발명의 실시예에 따른 전류 생성부(100)는 베타 멀티플라이어(β-multiplier) 방식이 이용되고 있다.

베타 멀티플라이어 방식의 전류 생성부(100)는 전류 미러부(110)와, 온도 감지부(120)를 포함한다. 여기서, 전류 미러부(110)는 커런트 미러(Current mirror) 타입으로 연결된 한 쌍의 PMOS 트랜지스터 P1, P2를 포함한다. 그리고, 온도 감지부(120)는 커런트 미터 타입으로 연결된 한 쌍의 트랜지스터 NMOS 트랜지스터 N1, N2와 온도 센스용 저항 R4를 포함한다.

PMOS 트랜지스터 P1, P2는 게이트 단자가 공통 연결되며, 공통 게이트 단자가 노드(A)와 연결된다. PMOS트랜지스터 P2는 드레인 단자가 게이트 단자와 연결되어 다이오드 형태를 갖는다. PMOS 트랜지스터 P2는 PMOS 트랜지스터 P1와 커런트 미러 형태를 취한다. PMOS 트랜지스터 P1, P2의 공통 소스 단자는 전원전압단과 연결된다.

그리고, NMOS 트랜지스터 N1, N2는 게이트 단자가 공통 연결되며, 공통 게이트 단자가 노드(B)와 연결된다. NMOS트랜지스터 N1는 드레인 단자가 게이트 단자와 연결되어 NMOS 트랜지스터 N2와 커런트 미러 형태를 취한다. NMOS 트랜지스터 N1공통 소스 단자는 접지전압단과 연결되고, NMOS 트랜지스터 N2의 소스 단자는 저항 R4를 통해 접지전압단과 연결된다.

이러한 온도 감지부(120)의 구조에서 NMOS 트랜지스터 N1, N2의 관계는 배수 관계로 인하여 베타 멀티플라이어(Beta Multiplier) 방식의 기준 전압 발생 방식이라 칭한다.

이와 같은 베타 멀티플라이어 방식의 전류 생성부(100)는 낮은 전력 소모를 위해 낮은 기준 전류를 확보하는 것이 관건이다.

그리고, 전압 조정부(200)는 전류공급부(210)와 다이오드부(220)를 포함한다. 전류 공급부(210)는 PMOS 트랜지스터 P3를 포함하고, 다이오드부(220)는 NMOS 트랜지스터 N3을 포함한다.

PMOS 트랜지스터 P3와 NMOS 트랜지스터 N3는 전원전압단과 접지전압단 사이에 직렬 연결된다. PMOS 트랜지스터 P3는 게이트 단자가 노드(A)와 연결된다. 그리고, NMOS 트랜지스터 N3는 게이트 단자와 드레인 단자가 공통 연결되어 다이오드 형태를 갖는다.

스타트-업(Start-Up) 구동부(300)는 출력 구동부(310), 구동소자(320) 및 충전소자(330)를 포함한다.

출력 구동부(310)는 PMOS 트랜지스터 P4와, NMOS 트랜지스터 N4를 포함한다. 그리고, 구동소자(320)는 NMOS 트랜지스터 N5를 포함한다. 또한, 충전소자(330)는 모스 커패시터 MC를 포함한다.

PMOS 트랜지스터 P4와 NMOS 트랜지스터 N4는 전원전압단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS 트랜지스터 P4와 NMOS 트랜지스터 N4는 공통 게이트 단자가 기준전압 VREF의 출력단과 연결된다. NMOS 트랜지스터 N5는 노드(A)와 접지전압단 사이에 연결되어 게이트 단자가 NMOS 트랜지스터 N4의 드레인 단자와 연결된다.

모스 커패시터 MC는 NMOS 커패시터로 이루어지며 게이트 단자가 기준전압 VREF의 출력단과 연결된다.

이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.

먼저, 전류 생성부(100)의 기준 전류 Iref는 NMOS 트랜지스터 N1, N2의 소스 전류이다. 하기의 [수학식 1]에 의거하여, 저항 R4의 크기를 증대시키면 낮은 기준 전류 Iref를 확보할 수 있다.

여기서, VGS1는 NMOS 트랜지스터 N1의 게이트 소스 전압이고, VGS2는 NMOS 트랜지스터 N2의 게이트 소스 전압을 나타낸다.

이러한 전류 생성부(100)는 온도가 높아짐에 따라 이를 감지하여 출력 임피던스를 감소시키도록 한다.

전류미러부(110)는 온도감지부(120)의 출력임피던스에 대응하는 기준전류 IPTAT를 미러링하여 노드(A)에 공급한다.

전류미러부(110)에서 PMOS 트랜지스터 P2와 NMOS 트랜지스터 N2의 경로 사이에 흐르는 드레인 전류 ID는 다음의 [수학식 2]와 같이 구할 수 있다.

여기서, NMOS 트랜지스터 N2는 약한 반전 영역에서 동작하게 된다. 그리고, [수학식 2]에서 K는 NMOS 트랜지스터 N1에 대응하는 NMOS 트랜지스터 N2의 트랜지스터 비율을 나타낸다.

열 전압(Thermal Voltage) VT는 아래의 [수학식 3]과 같이 표현된다.

여기서, q는 전자의 전하량(Electron Charge Magnitude)을 나타내고, k는 볼쯔만 상수(Boltzmann Constant)를 나타낸다.

이에 따라, 해당하는 값을 [수학식 3]에 적용해 룸 온도(Room Temperature)(예를 들면, 300K)에서 상수 열 전압 VT의 값을 얻는다.

얻어진 열 전압 VT의 값을 위의 [수학식 2]에 다시 재 적용하면 아래의 [수학식 4]를 얻을 수 있게 된다.

[수학식 4]를 적용하는 경우 NMOS 트랜지스터 N2를 약한 반전 영역에서 동작시키기 위한 목표 전류와 목표로 하는 β 비(Ratio)에서 필요한 저항 R의 값을 구할 수 있다.

PMOS 트랜지스터 P2와, NMOS 트랜지스터 N2에서 온도에 대한 드레인 전류의 변화량을 나타내는 온도 계수(Coefficient) TCI는 [수학식 2]를 유도하여 아래의 [수학식 5]를 얻을 수 있다.

위의 [수학식 5]를 참조하면, 해당하는 드레인 전류 ID는 온도 변화에 비례한 전류 IPTAT 값임을 알 수 있다.

이렇게 얻어진 전류 IPTAT는 전류 생성부(100)의 커런트 미러에 의해 전류 공급부(210)에 출력된다.

즉, 드레인 전류를 온도에 대해 편 미분한 값이 결국은 온도 변화에 대해 증가하는 열 전압(Thermal Voltage)와 저항으로 정리되기 때문에 온도 변화에 비례한다.

　전류공급부(210)는 기준전류 IPTAT의 변화량에 대응하여 공급전류를 다이오드부(220)로 공급한다.

여기서, 트랜지스터의 문턱전압 성분은 온도가 오를 경우 그 값이 내리는 특성을 가지고 있으며, 온도가 내리면 그 값이 오르는 특성을 가지고 있다. 따라서, 기준전압 VREF의 출력은 온도가 오르거나 내리거나, 온도의 증가와 감소 파라미터가 균형을 이루어 온도에 따른 변동이 적은 출력 값을 얻을 수 있다.

다이오드부(220)는 게이트 소스 전압 VGS6에 의해 드레인 전류의 값이 정해진다. 게이트 소스 전압 VGS6은 아래의 [수학식 6]과 같이 전류 균등화(Equation)의 유도를 통해 얻어진다.

여기서, VTHN는 NMOS 트랜지스터 N3의 문턱전압을 나타낸다.

위의 [수학식 6]은 아래의 [수학식 7]과 같이 나타낼 수도 있다.

여기서, VGS - Vth는 위의 드레인 전류 ID를 이용하여 산출할 수 있다.

위의 [수학식 8]에서 문턱전압 VTHN은 온도 증가에 따라 감소하는 네가티브 온도 계수임을 알 수 있다. 즉, 온도에 대한 NMOS 트랜지스터의 문턱전압(Vth)의 변화를 보여주는 식이다.

위의 [수학식 6]에서 전류 IPTAT는 포지티브 온도 계수이고 문턱전압 VTHN은 네가티브 온도 계수이다. 그러므로, 다이오드부(220)의 게이트-소스 전압 VGS6는 온도 증감에 따른 변화 상수들이 서로 상쇄(Cancel-off) 되어 기준전압 VREF이 온도에 둔감하게 변화된다.

결과적으로 게이트-소스 전압 VGS6의 온도 변화에 따른 증감이 둔화 됨에 따라 기준전압 VREF은 온도 변화에 따른 영향을 덜 받게 된다.

또한, 스타트-업(Start-Up) 구동부(300)는 전압 조정부(200)의 동작시 기준전압 VREF의 레벨을 구동 및 증폭시킨다.

출력 구동부(310)는 PMOS 트랜지스터 P4와, NMOS 트랜지스터 N4를 포함하여 인버터 소자를 이룬다. 즉, 기준전압 VREF이 출력되는 출력노드(C)의 전압 레벨에 따라 노드(D)의 레벨을 제어한다.

그리고, 구동소자(320)는 노드(D)의 전압 레벨에 따라 노드(D)를 선택적으로 풀다운 구동한다. 또한, 충전소자(330)는 출력노드(C)의 전압 레벨을 충전하여 기준전압 VREF 레벨을 구동 및 증폭한다.

예를 들어, 출력노드(C)의 전압 레벨이 하이 레벨인 경우 NMOS 트랜지스터 N4가 턴 온 되고 PMOS 트랜지스터 P4가 턴 오프된다.

그러면, 노드(D)의 전압 레벨이 로우 레벨이 되어 NMOS 트랜지스터 N5는 턴 오프 상태가 된다. 그리고, 충전소자(330)인 모스 커패시터 MC가 충전 상태가 된다.

반면에, 출력노드(C)의 전압 레벨이 로우 레벨인 경우 NMOS 트랜지스터 N4가 턴 오프 되고 PMOS 트랜지스터 P4가 턴 온 된다.

그러면, 노드(D)의 전압 레벨이 하이 레벨이 되어 NMOS 트랜지스터 N5가 턴 온 상태가 된다. 이에 따라, 노드(A)의 전압 레벨이 접지전압 레벨로 풀다운 구동된다.

노드(A)의 전압 레벨이 로우 레벨인 경우 PMOS 트랜지스터 P3가 턴 온 상태가 된다. 그러면, 출력노드(C)가 다시 하이 레벨로 천이하여 기준전압 VREF의 레벨이 다시 상승하게 된다.

온도 변화는 칩의 프로세스 과정에서 발생하게 되는 기본적인 변화 중 하나로서, 기준전압 발생에 원치 않는 변동을 주는 요인 중 하나이다.

본 발명의 실시예에서는 비교적 간단한 셀프-바이어스(Self-Biased) 베타 멀티플라이어를 기본 구조로 하여 NMOS 트랜지스터들 N1, N2을 약한 반전(Weak Inversion) 영역에서 동작시키도록 한다.

그러므로, 온도에 비례하여 증가하는 전류 IPTAT와 감소하는 문턱 전압의 특성을 상쇄시켜 기준 전압을 온도의 변화에 둔감하게 유지할 수 있도록 한다.

뿐만 아니라, 적은 수의 모스 FET(Field Effect Transistor)를 이용하여 회로를 구성하여 다른 기준전압 발생기보다 면적 측면에서 유리하게 된다.

또한, 본 발명의 실시예는 NMOS 트랜지스터 N1, N2를 약한 반전 영역에서 동작하도록 목표 전류 영역을 설정함으로써 기준전압 발생기의 전류 소비를 절감할 수 있게 된다.

Claims (10)

1. 온도의 변화에 비례한 기준전류를 발생하는 전류 생성부;
   상기 기준전류의 레벨에 대응하여 기준전압을 조정하는 전압 조정부; 및
   상기 전압 조정부의 동작시 상기 기준전압을 구동 및 증폭하는 스타트-업 구동부를 포함하는 것을 특징으로 하는 기준전압 발생기.
2. 제 1항에 있어서, 상기 전류 생성부는
   상기 온도를 감지하여 상기 온도 변화에 대응하도록 출력 임피던스를 조정하는 온도 감지부; 및
   상기 출력 임피던스에 대응하는 상기 기준전류를 미러링하여 제 1노드에 공급하는 전류 미러부를 포함하는 것을 특징으로 하는 기준전압 발생기.
3. 제 2항에 있어서, 상기 온도 감지부는 상기 온도가 높아짐에 따라 상기 출력 임피던스를 감소시키는 것을 특징으로 하는 기준전압 발생기.
4. 제 1항에 있어서, 상기 전압 조정부는
   상기 기준전류의 변화량에 대응하여 공급전류를 제 2노드에 공급하는 전류 공급부; 및
   상기 제 2노드에 출력되는 상기 공급전류를 제어하는 다이오드부를 포함하는 것을 특징으로 하는 기준전압 발생기.
5. 제 4항에 있어서, 상기 다이오드부는 게이트 소스 전압에 의해 상기 제 2노드의 전류 값을 제어하는 것을 특징으로 하는 기준전압 발생기.
6. 제 1항에 있어서, 상기 스타트-업 구동부는
   상기 전압 조정부의 출력에 따라 선택적으로 구동되어 상기 기준전압의 레벨을 제어하는 출력 구동부;
   상기 출력 구동부의 출력에 따라 상기 기준전압의 출력노드를 선택적으로 풀다운 구동하는 구동소자; 및
   상기 기준전압의 출력노드를 충전하는 충전소자를 포함하는 것을 특징으로 하는 기준전압 발생기.
7. 제 6항에 있어서, 상기 출력 구동부는
   전원전압단과 접지전압단 사이에 연결되어 게이트 단자가 상기 기준전압의 출력노드에 공통 연결된 인버터 소자를 포함하는 것을 특징으로 하는 기준전압 발생기.
8. 제 6항에 있어서, 상기 구동소자는 상기 전류 생성부의 출력노드와 접지전압단 사이에 연결되어 게이트 단자가 상기 출력 구동부의 출력노드에 연결된 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 기준전압 발생기.
9. 제 6항에 있어서, 상기 충전소자는 게이트 단자가 상기 기준전압의 출력노드와 연결된 모스 커패시터를 포함하는 것을 특징으로 하는 기준전압 발생기.
10. 제 6항에 있어서, 상기 기준전압의 출력노드가 하이 레벨인 경우 상기 구동소자가 턴 오프 되어 상기 충전소자가 충전되고, 상기 기준전압의 출력노드가 로우 레벨인 경우 상기 구동소자가 턴 온 상태가 되는 것을 특징으로 하는 기준전압 발생기.

Images