CN109299026A - 一种信号处理系统及其方法 - Google Patents

一种信号处理系统及其方法 Download PDF

Info

Publication number
CN109299026A
CN109299026A CN201710606214.7A CN201710606214A CN109299026A CN 109299026 A CN109299026 A CN 109299026A CN 201710606214 A CN201710606214 A CN 201710606214A CN 109299026 A CN109299026 A CN 109299026A
Authority
CN
China
Prior art keywords
frequency
voltage
output
signal
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710606214.7A
Other languages
English (en)
Inventor
张宏德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sound Semiconductor Ltd By Share Ltd
Original Assignee
Sound Semiconductor Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sound Semiconductor Ltd By Share Ltd filed Critical Sound Semiconductor Ltd By Share Ltd
Priority to CN201710606214.7A priority Critical patent/CN109299026A/zh
Publication of CN109299026A publication Critical patent/CN109299026A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种信号处理系统及其方法,是应用于提供精准频率输出的环境中,利用本发明的信号处理系统以进行信号处理方法时,误差放大器(Error Amplifier)的稳定输出电压(AMP OUT)将输入至压控振荡器VCO(Voltage Controlled Oscillator)的输入端,压控振荡器VCO的输出的频率信号(Fvco)将提供至分数N型除频器输入端以便进行数字除频.经数字除频处理后的分数N型除频器输出端的输出的频率信号(Fo)将提供至频率对电压转换器(Frequency to Voltage Converter)的输入端以便进行频率/电压转换,再通过低通滤波器(Low Pass Filter)滤除频率对电压转换器的输出的电压(V1)的纹波(ripple)与分数N型除频器输出的时脉抖动(jitter)。本发明的信号处理系统及方法,利用压锁回路(Voltage Locked Loop)的特性以及数字除频的方式,达到精准频率的输出。

Description

一种信号处理系统及其方法
技术领域
本发明涉及信号处理系统及方法,更详而言之,涉及一种应用于提供精准频率输出的环境的信号处理系统及方法,利用压锁回路(Voltage Locked Loop)的特性以及数字除频的方式,达到精准频率的输出。
背景技术
在电子产品的发展当中,由于半导体制程技术的快速演进,出现了功能强大、复杂的超大规模集成电路,一些电子商品,例如,手机,平板电脑,USB周边产品,皆需要单晶片的应用,而在复杂的超大规模集成电路中,更需要精确的同步时脉信号以实现高规格的处理效能,是故,时脉产生器,即锁相回路PLL,被广泛的运用在频率合成器与时脉数据回复器等。
就目前现有的锁相回路PLL(Phase Locked Loop)而言,输入至相位频率检测PFD(Phase Frequency Detect)电路的参考频率Fref往往是由外挂的石英振荡器(CrystalOscillator)或是MEMS振荡器所产生出来,而此种方式,会造成功耗的增加,增加外部PCB的面积与体积,将不利于电子产品微型化,且造成成本的增加。
对于USB时脉产生器而言,常见于USB系统的应用的一种架构是,为了省去12MHz石英震荡器,芯片内部会设计一个振荡器,通常是电感电容共振腔(LC-Tank,for low Phasenoise and low jitter),或是Ring振荡器,或是RC振荡器(RC-Oscillator);然而,电感电容共振腔型式会增加元件面积与功耗,而Ring振荡器或是RC振荡器无法避免过多的相位噪声与抖动(Phase noise and jitter)并可能不具有温度补偿效应(temperaturecompensation)。
一般的USB系统时脉产生器,利用USB HOST送过来的通用串行总线USB讯框开始栏位SOF(SOF,Start Of Frame)给数字锁相回路PLL锁出精准的频率,再经由线性锁相回路LPLL(Linear Phase Locked Loop)滤掉数字锁相回路PLL产生的时脉抖动。最大的缺点是,若为非通用串行总线USB的系统应用,则就不具有讯框开始栏位SOF,无法给数字锁相回路PLL进行锁频校正,而无法得到所需的精准频率;而当数字锁相回路PLL进行锁频校正时会增加数据接收的延迟时间,这会造成系统应用的限制。
于非专利文献的”A monolithic and self-referenced RF LC clock generatorcompliant with USB 2.0”,Article in IEEE Journal of Solid-State Circuits,March2007,作者Michael S McCorquodale所公开的是,如何解决因为环境的变化(例如温度)造成的石英晶体振荡器(XTAL)的频率变化所造成锁相回路PLL锁出的频率变化的问题;而所使用的方式是,利用锁相回路PLL在回授除频电路前多加一个相位内差电路(phaseinterpolation),藉以在不同的温度下,运用跳相位(phase)的方式来达到调整锁相回路PLL输出频率。
然,于此非专利文献,电感电容共振腔(LC-tank Oscillator)型式会增加元件面积与功耗,温度补偿是利用电容阵列与开关((IPTAT+ICTAT)),此模拟的方式易受制程偏移的影响,中心频率的校正也是利用二进位加权(binary weighting)电容阵列与开关,而面积相当庞大;因电感电容共振腔高频输出的时脉,而需要利用耗电的电流模式(CurrentMode)除频电路。
于2013年1月印度所举行的第26届VLSI国际研讨会(26th InternationalConference on VLSI,Jan 2013,India)中,Abhirup Lahiri于30MHz clock oscillatorin 28nm CMOS bulk process讨论中提出CMOS时脉振荡器(clock oscillator),然而,其最大的缺点在于,CMOS时脉振荡器所提供的时脉信号频率是固定频率。
台湾公开/公告号I558095「时脉产生电路与方法」是公开一种时脉产生电路与时脉产生方法,用来产生一时脉。时脉产生电路包含:一参考时脉产生电路,设置于一晶片中,用来独立地产生一参考时脉;一温度感测器,用来感测环境温度以产生一温度信息;一温度补偿模块,耦接该温度感测器,用来依据该温度信息产生一温度补偿系数;以及一时脉调整电路,耦接该参考时脉产生电路,用来依据该参考时脉及该温度补偿系数产生该时脉;其中,该温度补偿模块动态产生该温度补偿系数,以使该时脉的频率趋近一目标频率,且实质上不随温度变化。而,台湾公开/公告号I558095「时脉产生电路与方法」的温度补偿模块依据基准值及斜率来产生各温度所对应的温度补偿系数,是利用内插法而求得于某一温度时的设定值N.F,以便反推温度补偿系数。
台湾公开/公告号I485986「时脉信号合成的方法与装置」是公开一种调整输出时脉信号的频率至要求的振荡频率的准确度内的方法与其装置。该方法的一实施例包含有下列步骤:进入一校正模式;产生一第一控制字元,以控制一时脉信号合成器的时序;调整该第一控制字元直到该合成器的时序实质上落入一参考时脉时序的一预设范围内;利用一温度感测器感测一温度;将第一控制字元的输出预设值储存至一非易失性存储器;离开该校正模式;利用该感测器感测该温度;以及依据该非易失性存储器的输出与该温度感测器的输出产生一第二控制字元,以控制该时脉信号合成器的时序。而,台湾公开/公告号I485986「时脉信号合成的方法与装置」是在制程、电压、与温度的变动影响下,利用单点校正与温度补偿机制来维持时脉信号的频率至指定频率要求的精确度范围内。
所以,如何能在芯片内建一个振荡器,用以取代外挂的石英晶体振荡器(XTAL),于数据传输时能降低数据传收延迟,可节省系统的成本,用数字方式调整压控振荡器VCO的中心频率,能应用于不具有讯框开始栏位SOF的非USB的数据传输系统,均是待解决的问题。
发明内容
本发明的主要目的便是在于提供一种信号处理系统及其方法,能在芯片内建一个振荡器,用以取代外挂的石英晶体振荡器(XTAL),能应用于不具有讯框开始栏位SOF的非USB的数据传输系统,于数据传输时能降低数据传收延迟。
本发明的再一目的便是在于提供一种信号处理系统及其方法,利用数字方式,以分数N型除频器来调整压控振荡器VCO的中心频率,能应用于不具有讯框开始栏位SOF的非USB的数据传输系统。
本发明的另一目的便是在于提供一种信号处理系统及其方法,不具有外部石英振荡器且不具有外部电阻,能减少封装PIN数,而能于PCB板上节省元件面积与体积,并节省功率消耗与节省系统的成本。
本发明的又一目的便是在于提供一种信号处理系统及其方法,在温度补偿与中心频率调整完成的情况下,可以有不同的输出频率,例如,6MHz,12MHz,14.31818MHz,24MHz等等;可取代外挂的石英振荡器而应用在不同的系统,例如,可取代12MHz石英晶体于USB 1.1的应用(12MHz Crystal(+-2500ppm)in USB1.1),或是,可取代12MHz石英晶体于USB2.0的应用(12MHz Crystal(+-500ppm)in USB2.0)。
本发明的再一目的便是在于提供一种信号处理系统及其方法,可利用压锁回路的特性以及数字除频的方式,达到精准频率的输出。
根据以上所述的目的,本发明提供一种信号处理系统,该信号处理系统至少包含误差放大器(Error Amplifier)、压控振荡器VCO(Voltage Controlled Oscillator)、分数N型除频器、频率对电压转换器(Frequency to Voltage Converter)、以及一低通滤波器(Low Pass Filter)。
另,视实际需求,本发明的信号处理系统复可包含温度补偿模块。
误差放大器,该误差放大器的正端将输入一参考电压Vref,负端将输入一电压V1,Vref=V1,且,Vref=Iosc/(Fo*Cref),其中,电压V1来自于低通滤波器的输出端,该参考电压Vref、参考电流Iosc是来自于一温度补偿模块,频率信号Fo为经分数N型除频器数字除频处理后的分数N型除频器输出端的输出信号,而参考电容Cref则为频率对电压转换器中的参考电容;该误差放大器将输出一稳定输出电压AMP OUT至压控振荡器VCO的输入端。
压控振荡器VCO,该压控振荡器VCO将接收来自于该误差放大器输出端的稳定输出电压AMP OUT,而该稳定输出电压AMP OUT即为该压控振荡器VCO的控制电压Vctrl,经由该压控振荡器VCO的作用,该压控振荡器VCO输出端将输出时脉信号CKOUT至分数N型除频器输入端,而时脉信号CKOUT即为压控振荡器VCO的输出的频率信号Fvco,输出的频率信号Fvco将提供至分数N型除频器输入端以便进行数字除频。
分数N型除频器,该分数N型除频器将对来自于压控振荡器VCO的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端。
频率对电压转换器,该频率对电压转换器将对所接收的来自于分数N型除频器输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1。
低通滤波器,该低通滤波器将接收来自于频率对电压转换器输出端的电压V1,再通过该低通滤波器滤除频率对电压转换器的输出的电压V1的纹波(ripple)与分数N型除频器输出的时脉抖动。
另,视实际需求,本发明的信号处理系统还可包含温度补偿模块,该温度补偿模块可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref、以及参考电流Iosc;换言之,视实际需求,本发明的信号处理系统复可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
利用本发明的信号处理系统以进行信号处理方法的过程时,首先,进行电压/频率转换动作;误差放大器的正端将输入一参考电压Vref,负端将输入一电压V1,该误差放大器将输出一稳定输出电压AMP OUT至压控振荡器VCO的输入端;当压控振荡器VCO接收来自于该误差放大器输出端的稳定输出电压AMP OUT(控制电压Vctrl)之后,经由该压控振荡器VCO的作用产生出时脉信号CKOUT,该压控振荡器VCO输出端将输出时脉信号CKOUT至分数N型除频器输入端,而时脉信号CKOUT即为压控振荡器VCO的输出的频率信号Fvco。
接着,进行数字除频动作;分数N型除频器将对来自于压控振荡器VCO的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端。
继而,进行频率/电压转换动作;经数字除频处理后的分数N型除频器输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端以便进行频率/电压转换,再通过低通滤波器滤除频率对电压转换器的输出的电压V1的纹波与分数N型除频器输出的时脉抖动;换言之,频率对电压转换器将对所接收的来自于分数N型除频器输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1,而低通滤波器将接收来自于频率对电压转换器输出端的电压V1,再通过该低通滤波器滤除频率对电压转换器的输出的电压V1的纹波与分数N型除频器输出的时脉抖动。
另,视实际需求,利用本发明的信号处理系统以进行信号处理方法的过程时,复可包含温度补偿效能动作;温度补偿模块可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref、以及参考电流Iosc;换言之,视实际需求,本发明的信号处理系统进行信号处理方法的过程时,复可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
为使熟悉该项技艺人士了解本发明的目的、特征及技术效果,兹通过下述具体实施例,并配合所附的附图,对本发明详加说明如后。
附图说明
图1为一系统示意图,用以显示说明本发明的信号处理系统的系统架构、以及运作情形;
图2为一流程图,用以显示说明利用如图1中的本发明的信号处理系统以进行信号处理方法的流程步骤;
图3为一示意图,用以显示说明本发明的信号处理系统的一实施例的架构、以及运作情形;
图4为一示意图,用以显示说明图3中的信号处理系统的压控振荡器VCO的一施行电路;
图5为一示意图,用以显示说明图3中的信号处理系统的分数N型除频器的一施行电路;
图6为一示意图,用以显示说明图3中的信号处理系统的频率对电压转换器、以及低通滤波器的一施行电路;
图7为一流程图,用以显示说明利用如图3中的本发明的信号处理系统的一实施例以进行信号处理方法的一流程步骤;
图8为一示意图,用以显示说明本发明的信号处理系统的另一实施例的架构、以及运作情形;
图9为一示意图,用以显示说明图8中的信号处理系统的分数N型除频器的一施行电路;
图10为一示意图,用以显示说明图8中的信号处理系统的频率对电压转换器、以及低通滤波器的一施行电路;以及
图11为一流程图,用以显示说明利用如图8中的本发明的信号处理系统的一实施例以进行信号处理方法的一流程步骤。
附图标记说明:
1 信号处理系统
2 误差放大器
3 压控振荡器VCO
4 分数N型除频器
5 频率对电压转换器
6 低通滤波器
7 温度补偿模块
101 步骤
102 步骤
103 步骤
201 步骤
202 步骤
203 步骤
301 步骤
302 步骤
303 步骤
304 步骤
A 整数
AMP OUT 稳定输出电压
CK1 时脉信号
CK2 时脉信号
CKOUT 时脉信号
Cref 参考电容
FCW 频率控制字元
Fo 频率信号
Fvco 频率信号
Iosc 参考电流
V1 电压
Vctrl 控制电压
Vdd 电压
Vref 参考电压
具体实施方式
图1为一系统示意图,用以显示说明本发明的信号处理系统的系统架构、以及运作情形。如图1中所示的,信号处理系统1至少包含误差放大器2、压控振荡器VCO 3、分数N型除频器4、频率对电压转换器5、以及一低通滤波器6。
误差放大器2,该误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,Vref=V1,且,Vref=Iosc/(Fo*Cref),其中,电压V1来自于低通滤波器6的输出端,该参考电压Vref、参考电流Iosc(未图示之)是来自于一温度补偿模块(未图示之),频率信号Fo为经分数N型除频器4数字除频处理后的分数N型除频器4输出端的输出信号,而参考电容Cref(未图示之)则为频率对电压转换器5中的参考电容;该误差放大器2将输出一稳定输出电压AMP OUT至压控振荡器VCO 3的输入端。
压控振荡器VCO 3,该压控振荡器VCO 3将接收来自于该误差放大器1输出端的稳定输出电压AMP OUT,而该稳定输出电压AMP OUT即为该压控振荡器VCO 3的控制电压Vctrl(未图示之),经由该压控振荡器VCO 3的作用,该压控振荡器VCO 3输出端将输出时脉信号CKOUT(未图示之)至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO 3的输出的频率信号Fvco,输出的频率信号Fvco将提供至分数N型除频器4输入端以便进行数字除频。
分数N型除频器4,该分数N型除频器4将对来自于压控振荡器VCO3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端;在此,其中,可利用累加器来进行数字除频处理,例如,Fo=Fvco*(FCW/224),FCW(Frequency Controlled Word)是频率控制字元,或是,例如,利用N(N+1)除频器,Fo=Fvco/N.f,而N.f为利用N值、(N+1)值所得出的除频除数。
频率对电压转换器5,该频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1;在此,其中,频率对电压转换器5可为,例如,开关电容电路。
低通滤波器6,该低通滤波器6将接收来自于频率对电压转换器5输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动。
另,视实际需求,本发明的信号处理系统1复可包含温度补偿模块(未图示之),该温度补偿模块可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref、以及参考电流Iosc;换言之,视实际需求,本发明的信号处理系统1复可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
本发明的信号处理系统1可以有不同的输出频率,视实际需求情况而予以施行,例如,6MHz,12MHz,14.31818MHz,24MHz等等;可取代外挂的石英振荡器而应用在不同的系统,例如,可取代12MHz石英晶体于USB 1.1的应用(12MHz Crystal(+-2500ppm)in USB1.1),或是,可取代12MHz石英晶体于USB2.0的应用(12MHz Crystal(+-500ppm)in USB2.0);以及,信号处理系统1可利用压锁回路的特性以及数字除频的方式,达到精准频率的输出。
图2为一流程图,用以显示说明利用如图1中的本发明的信号处理系统以进行信号处理方法的流程步骤。
如图2中所示的,首先,于步骤101,进行电压/频率转换动作;误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,该误差放大器2将输出一稳定输出电压AMPOUT至压控振荡器VCO 3的输入端;当压控振荡器VCO 3接收来自于该误差放大器2输出端的稳定输出电压AMP OUT(控制电压Vctrl)之后,经由该压控振荡器VCO 3的作用产生出时脉信号CKOUT,该压控振荡器VCO 3输出端将输出时脉信号CKOUT至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO 3的输出的频率信号Fvco,并进到步骤102。
于步骤102,进行数字除频动作;分数N型除频器4将对来自于压控振荡器VCO 3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端,并进到步骤103。
于步骤103,进行频率/电压转换动作;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端以便进行频率/电压转换,再通过低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动;换言之,频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1,而低通滤波器6将接收来自于频率对电压转换器输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器输出的时脉抖动。
另,视实际需求,利用本发明的信号处理系统1以进行信号处理方法的过程时,复可包含温度补偿效能动作(未图示之);温度补偿模块可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref、以及参考电流Iosc;换言之,视实际需求,本发明的信号处理系统1进行信号处理方法的过程时,复可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
图3为一示意图,用以显示说明本发明的信号处理系统的一实施例的架构、以及运作情形。如图3中所示的,信号处理系统1包含误差放大器2、压控振荡器VCO 3、分数N型除频器4、频率对电压转换器5、以及一低通滤波器6。
误差放大器2,该误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,Vref=V1,且,Vref=Iosc/(Fo*Cref),其中,电压V1来自于低通滤波器6的输出端,该参考电压Vref、参考电流Iosc(未图示之)是来自于一温度补偿模块(未图示之),频率信号Fo为经分数N型除频器4数字除频处理后的分数N型除频器4输出端的输出信号,而如图6中所示的,参考电容Cref则为频率对电压转换器5中的参考电容;该误差放大器2将输出一稳定输出电压AMP OUT至压控振荡器VCO 3的输入端。
压控振荡器VCO 3,该压控振荡器VCO 3将接收来自于该误差放大器1输出端的稳定输出电压AMP OUT,而该稳定输出电压AMP OUT即为该压控振荡器VCO 3的如图4中所示的控制电压Vctrl,经由该压控振荡器VCO 3的作用,该压控振荡器VCO 3输出端将输出如图4中所示的时脉信号CKOUT至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO3的输出的频率信号Fvco,输出的频率信号Fvco将提供至分数N型除频器4输入端以便进行数字除频。
另,如图4中所示的,压控振荡器VCO 3由开关/反向器电路、以及电位偏移电路所构成;其中,Vdd的电压可为,例如,1.2V~3.3V,或,3.3V~5V,电位偏移电路可将电压值予以转变,例如,由1.2V转变为3.3V,或,由3.3V转变为5V,而压控振荡器VCO 3所输出的时脉信号CKOUT即频率信号Fvco的频率范围可为,例如,几百KHz等级至几百MHz等级。
分数N型除频器4,该分数N型除频器4将对来自于压控振荡器VCO 3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端,其中,例如,可利用累加器来进行数字除频处理。
另,图5中所示的电路为分数N型除频器4的一施行电路,而如图5中所示的,分数N型除频器4包含一数控振荡器NCO,在此,例如,数控振荡器可为N个bit累加器,例如,为24bit,Fo=fsys*(FCW/224),FCW(Frequency Controlled Word)是频率控制字元;而当数控振荡器为24bit累加器时,分数N型除频器4输出的频率信号Fo=fsys*(A/224),其中,fsys可选取为,例如,fsys=Fvco,而整数A的数值范围为从20至(224-1),由于是通过数字除频的方式,因而,本发明可得出多种精确频率的输出。
如图6中所示的,频率对电压转换器5与低通滤波器6,该频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1;以及,低通滤波器6,该低通滤波器6将接收来自于频率对电压转换器5输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动。
图4为一示意图,用以显示说明图3中的信号处理系统的压控振荡器VCO的一施行电路。如图4中所示的,压控振荡器VCO 3由开关/反向器电路、以及电位偏移电路所构成;其中,Vdd的电压可为,例如,1.2V~3.3V,或,3.3V~5V,电位偏移电路可将电压值予以转变,例如,由1.2V转变为3.3V,或,由3.3V转变为5V,而压控振荡器VCO 3所输出的时脉信号CKOUT即频率信号Fvco的频率范围可为,例如,几百KHz等级至几百MHz等级。
图5为一示意图,用以显示说明图3中的信号处理系统的分数N型除频器的一施行电路。如图5中所示的,分数N型除频器4包含一数控振荡器NCO,在此,例如,数控振荡器可为N个bit累加器,例如,为24bit,Fo=fsys*(FCW/224),FCW(Frequency Controlled Word)是频率控制字元;而当数控振荡器为24bit累加器时,分数N型除频器4输出的频率信号Fo=fsys*(A/224),其中,fsys可选取为,例如,fsys=Fvco,而整数A的数值范围为从20至(224-1),由于是通过数字除频的方式,因而,本发明可得出多种精确频率的输出。
图6为一示意图,用以显示说明图3中的信号处理系统的频率对电压转换器、以及低通滤波器的一施行电路。如图6中所示的,通过非重叠时脉产生器(non-overlap clockgen.)而将所输入的来自于分数N型除频器4输出的频率信号Fo转换为2个非重叠的时脉信号CK1与CK2,而时脉信号CK1与CK2分别提供至Switch1与Switch2,通过电流源Iosc、由PMOS1与PMOS2组成的电流镜、Switch1、Switch2、以及参考电容Cref,可得出电压V1=参考电流Iosc/(频率信号Fo*参考电容Cref),亦即,V1=Iosc/(Fo*Cref);可经由低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动。
图7为一流程图,用以显示说明利用如图3中的本发明的信号处理系统的一实施例以进行信号处理方法的一流程步骤。
如图7中所示的,首先,于步骤201,进行电压/频率转换动作;误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,该误差放大器2将输出一稳定输出电压AMPOUT至压控振荡器VCO 3的输入端;当压控振荡器VCO 3接收来自于该误差放大器2输出端的稳定输出电压AMP OUT(控制电压Vctrl)之后,经由该压控振荡器VCO 3的作用产生出时脉信号CKOUT,该压控振荡器VCO 3输出端将输出时脉信号CKOUT至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO 3的输出的频率信号Fvco,并进到步骤202。
于步骤202,进行数字除频动作;分数N型除频器4将对来自于压控振荡器VCO 3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端,并进到步骤203;其中,分数N型除频器4包含一数控振荡器NCO,在此,例如,数控振荡器可为N个bit累加器,例如,为24bit,Fo=fsys*(FCW/224),FCW(Frequency Controlled Word)是频率控制字元;而当数控振荡器为24bit累加器时,分数N型除频器4输出的频率信号Fo=fsys*(A/224),其中,fsys可选取为,例如,fsys=Fvco,而整数A的数值范围为从20至(224-1),由于是通过数字除频的方式,因而,本发明可得出多种精确频率的输出。
于步骤203,进行频率/电压转换动作;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端以便进行频率/电压转换,再通过低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动;换言之,频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1,而低通滤波器6将接收来自于频率对电压转换器输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器输出的时脉抖动。
图8为一示意图,用以显示说明本发明的信号处理系统的另一实施例的架构、以及运作情形。如图8中所示的,信号处理系统1包含误差放大器2、压控振荡器VCO 3、分数N型除频器4、频率对电压转换器5、以及一低通滤波器6。
另,视实际需求,信号处理系统1复可包含温度补偿模块7,该温度补偿模块7可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref给误差放大器2、以及参考电流Iosc给频率对电压转换器5;换言之,视实际需求,信号处理系统1复可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
误差放大器2,该误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,Vref=V1,且,Vref=Iosc/(Fo*Cref),其中,电压V1来自于低通滤波器6的输出端,该参考电压Vref、参考电流Iosc是来自于一温度补偿模块7,频率信号Fo为经分数N型除频器4数字除频处理后的分数N型除频器4输出端的输出信号,而如图10中所示的,参考电容Cref则为频率对电压转换器5中的参考电容;该误差放大器2将输出一稳定输出电压AMP OUT至压控振荡器VCO 3的输入端。
压控振荡器VCO 3,该压控振荡器VCO 3的一施行电路可如于图4中所示的电路而予以施行,是故,在此,将以图4中的施行电路来说明于本实施例中的该压控振荡器VCO 3的运作情形。
压控振荡器VCO 3将接收来自于该误差放大器1输出端的稳定输出电压AMP OUT,在此,压控振荡器VCO 3的一施行电路可如于图4中所示的电路而予以施行,而该稳定输出电压AMP OUT即为该压控振荡器VCO 3的如图4中所示的控制电压Vctrl,经由该压控振荡器VCO 3的作用,该压控振荡器VCO 3输出端将输出如图4中所示的时脉信号CKOUT至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO 3的输出的频率信号Fvco,输出的频率信号Fvco将提供至分数N型除频器4输入端以便进行数字除频。
另,如图4中所示的,压控振荡器VCO 3由开关/反向器电路、以及电位偏移电路所构成;其中,Vdd的电压可为,例如,1.2V~3.3V,或,3.3V~5V,电位偏移电路可将电压值予以转变,例如,由1.2V转变为3.3V,或,由3.3V转变为5V,而压控振荡器VCO 3所输出的时脉信号CKOUT即频率信号Fvco的频率范围可为,例如,几百KHz等级至几百MHz等级。
分数N型除频器4,该分数N型除频器4将对来自于压控振荡器VCO 3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器的输入端,其中,利用N(N+1)除频器,Fo=Fvco/N.f,而N.f为利用N值、(N+1)值所得出的除频除数。
另,图9中所示的电路为分数N型除频器4的另一施行电路,而如图9中所示的,分数N型除频器4包含一N(N+1)除频器、以及ΔΣ调变器(Sigma-Delta Modulator),利用N(N+1)除频器,Fo=Fvco/N.f,而N.f为利用N值、(N+1)值所得出的除频除数,其中,ΔΣ调变器(Sigma-Delta Modulator)利用分数部分(f)(Fractional Part(f))与Fo将值传N(N+1)除频器,而N(N+1)除频器利用整数部分(N)(Integer Part(N))与该值而进行数字除频,其中,当欲进行非整数除频,例如,进行非整数3.3除频处理时,则将经由N=3、N+1=4的比例来予以构成非整数3.3除频处理,由于是通过数字除频的方式,因而,本发明可得出多种精确频率的输出。
如图10中所示的,频率对电压转换器5与低通滤波器6,该频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1;以及,低通滤波器6,该低通滤波器6将接收来自于频率对电压转换器5输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动。
图9为一示意图,用以显示说明图8中的信号处理系统的分数N型除频器的一施行电路。如图9中所示的,分数N型除频器4包含一N(N+1)除频器、以及ΔΣ调变器(Sigma-Delta Modulator),利用N(N+1)除频器,Fo=Fvco/N.f,而N.f为利用N值、(N+1)值所得出的除频除数,其中,ΔΣ调变器(Sigma-Delta Modulator)利用分数部分(f)(FractionalPart(f))与Fo将值传N(N+1)除频器,而N(N+1)除频器利用整数部分(N)(Integer Part(N))与该值而进行数字除频,其中,当欲进行非整数除频,例如,进行非整数3.3除频处理时,则将经由N=3、N+1=4的比例来予以构成非整数3.3除频处理,由于是通过数字除频的方式,因而,本发明可得出多种精确频率的输出。
图10为一示意图,用以显示说明图8中的信号处理系统的频率对电压转换器、以及低通滤波器的一施行电路。如图10中所示的,通过非重叠时脉产生器(non-overlap clockgen.)而将所输入的来自于分数N型除频器4输出的频率信号Fo转换为2个非重叠的时脉信号CK1与CK2,而时脉信号CK1提供至Switch1_A与Switch2_B,时脉信号CK2提供至Switch1_B与Switch2_A,通过电流源Iosc、由PMOS1与PMOS2组成的电流镜、Switch1_A、Switch1_B、Switch2_A、Switch2_B、以及参考电容Cref,可得出电压V1=参考电流Iosc/(频率信号Fo*参考电容Cref),亦即,V1=Iosc/(Fo*Cref);可经由低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动。
图11为一流程图,用以显示说明利用如图8中的本发明的信号处理系统的一实施例以进行信号处理方法的一流程步骤。
如图11中所示的,首先,于步骤301,进行温度补偿效能动作;温度补偿模块7可提供具有温度补偿效能的不随温度改变的稳定的参考电压Vref给误差放大器2、以及参考电流Iosc给频率对电压转换器5,并进到步骤302;换言之,视实际需求,于进行信号处理方法的过程时,可具有温度补偿效能,因而,可利用压锁回路的特性、温度补偿的技术、以及数字除频的方式,达到精准频率的输出。
于步骤302,进行电压/频率转换动作;误差放大器2的正端将输入一参考电压Vref,负端将输入一电压V1,该误差放大器2将输出一稳定输出电压AMP OUT至压控振荡器VCO 3的输入端;当压控振荡器VCO 3接收来自于该误差放大器2输出端的稳定输出电压AMPOUT(控制电压Vctrl)之后,经由该压控振荡器VCO 3的作用产生出时脉信号CKOUT,该压控振荡器VCO 3输出端将输出时脉信号CKOUT至分数N型除频器4输入端,而时脉信号CKOUT即为压控振荡器VCO 3的输出的频率信号Fvco,并进到步骤303。
于步骤303,进行数字除频动作;分数N型除频器4将对来自于压控振荡器VCO 3的输出的频率信号Fvco进行数字除频处理;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端,并进到步骤304;在此,ΔΣ调变器利用分数部分(f)与Fo将值传N(N+1)除频器,而N(N+1)除频器利用整数部分(N)与该值而进行数字除频。
于步骤304,进行频率/电压转换动作;经数字除频处理后的分数N型除频器4输出端的输出的频率信号Fo将提供至频率对电压转换器5的输入端以便进行频率/电压转换,再通过低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器4输出的时脉抖动;换言之,频率对电压转换器5将对所接收的来自于分数N型除频器4输出的频率信号Fo进行频率/电压转换,以将频率信号Fo转换为电压V1,而低通滤波器6将接收来自于频率对电压转换器输出端的电压V1,再通过该低通滤波器6滤除频率对电压转换器5的输出的电压V1的纹波与分数N型除频器输出的时脉抖动。
于本发明的信号处理系统的一实施例(图3)、以及另一实施例(图8)中的压控振荡器VCO的施行电路、分数N型除频器的施行电路、频率对电压转换器的施行电路、以及低通滤波器的施行电路,于实际施行时,均可进行任意选取、配置,其理相同、类似于该些实施例中所述的,在此不再赘述。
综合以上的该些实施例,我们可以得到本发明的一种信号处理系统及其方法,是应用于提供精准频率输出的环境中,利用本发明的信号处理系统以进行信号处理方法时,误差放大器(Error Amplifier)的稳定输出电压(AMP OUT)将输入至压控振荡器VCO(Voltage Controlled Oscillator)的输入端,压控振荡器VCO的输出的频率信号(Fvco)将提供至分数N型除频器输入端以便进行数字除频.经数字除频处理后的分数N型除频器输出端的输出的频率信号(Fo)将提供至频率对电压转换器(Frequency to VoltageConverter)的输入端以便进行频率/电压转换,再通过低通滤波器(Low Pass Filter)滤除频率对电压转换器的输出的电压(V1)的纹波(ripple)与分数N型除频器输出的时脉抖动(jitter)。本发明的信号处理系统及方法,利用压锁回路(Voltage Locked Loop)的特性以及数字除频的方式,达到精准频率的输出。本发明的信号处理系统及方法包含以下优点:
1.能在芯片内建一个振荡器,用以取代外挂的石英晶体振荡器(XTAL),能应用于不具有讯框开始栏位SOF的非USB的数据传输系统,于数据传输时能降低数据传收延迟。
2.利用数字方式,以分数N型除频器来调整压控振荡器VCO的中心频率,能应用于不具有讯框开始栏位SOF的非USB的数据传输系统。
3.不具有外部石英振荡器且不具有外部电阻,能减少封装PIN数,而能于PCB板上节省元件面积与体积,并节省功率消耗与节省系统的成本。
4.在温度补偿与中心频率调整完成的情况下,可以有不同的输出频率,例如,6MHz,12MHz,14.31818MHz,24MHz等等;可取代外挂的石英振荡器而应用在不同的系统,例如,可取代12MHz石英晶体于USB 1.1的应用(12MHz Crystal(+-2500ppm)in USB1.1),或是,可取代12MHz石英晶体于USB2.0的应用(12MHz Crystal(+-500ppm)in USB2.0)。
5.可利用压锁回路的特性以及数字除频的方式,达到精准频率的输出。
以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的范围;凡其它未脱离本发明所公开的精神下所完成的等效改变或修饰,均应包含在下述的专利范围内。

Claims (10)

1.一种信号处理方法,是应用于提供精准频率输出的环境中,包含以下程序:
进行电压/频率转换动作;输出一稳定输出电压,而当接收该稳定输出电压之后,将产生出一时脉信号,而该时脉信号为一频率信号;
进行数字除频动作;对该频率信号进行数字除频处理;经该数字除频处理后所输出的一频率信号将予以输出;以及
进行频率/电压转换动作;经该数字除频处理后所输出的该频率信号将进行频率/电压转换,再滤除所输出的一电压的纹波与时脉抖动。
2.如权利要求1所述的信号处理方法,还包含:
温度补偿效能动作;提供具有温度补偿效能的不随温度改变的稳定的参考电压、以及参考电流,利用该参电压、以及该参考电流而得出该稳定输出电压。
3.如权利要求1所述的信号处理方法,其中,该频率信号为6MHz、12MHz、14.31818MHz、以及24MHz的至少其中之一。
4.如权利要求2所述的信号处理方法,其中,该频率信号为6MHz、12MHz、14.31818MHz、以及24MHz的至少其中之一。
5.如权利要求3项或第4所述的信号处理方法,其中,于该进行频率/电压转换将利用开关电容电路。
6.一种信号处理系统,是应用于提供精准频率输出的环境中,包含:
误差放大器,该误差放大器将输出一稳定输出电压;
压控振荡器,该压控振荡器当接收该稳定输出电压之后,于该压控振荡器的输出端产生出一时脉信号,而该时脉信号为一频率信号;
分数N型除频器,该分数N型除频器对来自于该压控振荡器的该输出端的该频率信号进行数字除频处理,经该数字除频处理后,该分数N型除频器将输出一频率信号;
频率对电压转换器,该分数N型除频器所输出的该频率信号将提供至该频率对电压转换器的输入端以便进行频率/电压转换;以及
低通滤波器,通过该低通滤波器滤除该频率对电压转换器所输出的一电压的纹波与时脉抖动。
7.如权利要求6所述的信号处理系统,还包含:
温度补偿模块,该温度补偿模块提供具有温度补偿效能的不随温度改变的稳定的一参考电压、以及一参考电流;该误差放大器的正端将输入该参考电压,负端将输入与该参考电流相关的另一电压,该误差放大器将输出该稳定输出电压。
8.如权利要求6所述的信号处理系统,其中,该频率信号为6MHz、12MHz、14.31818MHz、以及24MHz的至少其中之一。
9.如权利要求7所述的信号处理系统,其中,该频率信号为6MHz、12MHz、14.31818MHz、以及24MHz的至少其中之一。
10.如权利要求8项或第9所述的信号处理系统,其中,该频率对电压转换器利用开关电容电路进行该频率/电压转换。
CN201710606214.7A 2017-07-24 2017-07-24 一种信号处理系统及其方法 Pending CN109299026A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710606214.7A CN109299026A (zh) 2017-07-24 2017-07-24 一种信号处理系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710606214.7A CN109299026A (zh) 2017-07-24 2017-07-24 一种信号处理系统及其方法

Publications (1)

Publication Number Publication Date
CN109299026A true CN109299026A (zh) 2019-02-01

Family

ID=65167519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710606214.7A Pending CN109299026A (zh) 2017-07-24 2017-07-24 一种信号处理系统及其方法

Country Status (1)

Country Link
CN (1) CN109299026A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714901A (en) * 1985-10-15 1987-12-22 Gould Inc. Temperature compensated complementary metal-insulator-semiconductor oscillator
US5798637A (en) * 1995-06-22 1998-08-25 Lg Semicon Co., Ltd. Reference voltage generating circuit
CN1945974A (zh) * 2005-08-18 2007-04-11 三星电子株式会社 半导体装置、扩频时钟发生器及其方法
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
CN101496287A (zh) * 2006-06-15 2009-07-29 比特沃半导体公司 在多标准多频率合成器中的持续增益补偿和快速频带选择
US20140015577A1 (en) * 2012-07-12 2014-01-16 Stmicroelectronics Pvt. Ltd. Phase locked loop circuit with reduced jitter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714901A (en) * 1985-10-15 1987-12-22 Gould Inc. Temperature compensated complementary metal-insulator-semiconductor oscillator
US5798637A (en) * 1995-06-22 1998-08-25 Lg Semicon Co., Ltd. Reference voltage generating circuit
CN1945974A (zh) * 2005-08-18 2007-04-11 三星电子株式会社 半导体装置、扩频时钟发生器及其方法
CN101496287A (zh) * 2006-06-15 2009-07-29 比特沃半导体公司 在多标准多频率合成器中的持续增益补偿和快速频带选择
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
US20140015577A1 (en) * 2012-07-12 2014-01-16 Stmicroelectronics Pvt. Ltd. Phase locked loop circuit with reduced jitter

Similar Documents

Publication Publication Date Title
TWI374350B (en) Serial bus clock frequency calibration system and method
CN105429639B (zh) 分数n分频pll电路、振荡器、电子设备以及移动体
US10908558B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
CN106708166B (zh) 信号生成器和信号生成方法
JP5347534B2 (ja) 位相比較器、pll回路、及び位相比較器の制御方法
CN102714499A (zh) 相位检测器电路和方法
CN102638247B (zh) 无晶振cmos时钟产生方法及电路
CN104579328B (zh) 振荡电路、振荡器、电子设备以及移动体
CN104485951A (zh) 带锁相环(pll)的频率合成源电路及控制方法
JP2002033660A (ja) デジタル制御発信器同調入力をタイムディザリングするシステムおよび方法
TWI625042B (zh) 一種訊號處理系統及其方法
CN103873054A (zh) 时钟发生器
TWI407317B (zh) 序列匯流排時脈頻率校準系統及其方法
WO2013074845A2 (en) System and method of calibrating a phase-locked loop while maintaining lock
TWI679850B (zh) 一種訊號處理系統及其方法
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
CN109299026A (zh) 一种信号处理系统及其方法
CN203775188U (zh) 时钟发生器
CN111642138B (zh) 锁频环、电子设备和频率生成方法
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
CN108574457A (zh) 一种信号处理系统及其方法
US8736385B2 (en) Ring oscillator based voltage control oscillator having low-jitter and wide bandwidth
CN203504530U (zh) 一种音频芯片低噪声pll装置
CN116260405B (zh) 一种nfc读写芯片数字功率放大器的实现方法及系统
TWI817386B (zh) 鎖相迴路、壓控振盪器以及調諧方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190201