CN203775188U - 时钟发生器 - Google Patents

Abstract

本实用新型提供了一种时钟发生器，包括：内置振荡电路；与所述内置振荡电路耦合的锁相环电路，该锁相环电路与所述内置振荡电路共用振荡器电路和滤波电路；其中，在使能信号的控制下，所述时钟发生器的输出信号为该内置振荡电路的输出信号或该锁相环电路的输出信号。本实用新型的时钟发生器能够针对应用的不同要求有针对性地提供适当的时钟信号，以到达性能和成本的最优化。

Description

时钟发生器

技术领域

本实用新型涉及时钟发生器，尤其涉及一种二合一时钟发生器。

背景技术

科学技术的日新月异，使得各种设备的发展趋向低功耗、小面积以及低成本，精准的时钟发生电路也趋向于全片上集成、高精度、高频率。现有技术中，一般给各种电路芯片提供时钟信号的电路有以下几种：

一种是基于环形振荡器的时钟产生电路。基于环形振荡器的时钟产生电路使用较为广泛，但是在CMOS工艺中，由于存在温度、工艺和电源电压的不稳定性等问题，使得集成在片内的时钟电路的输出频率稳定性较差。

再一种是RC松弛（Relaxation）振荡器，由于其频率精度较高，目前的发展较为迅速，但是，RC松弛振荡器的工作频率通常较低，不适合较高频率的时钟信号应用。

第三种电路结构如图1所示，其使用基准晶振102通过晶体振荡器电路101产生信号，并通过锁相环（PLL）/延时锁相环（DLL）100锁定来获得时钟信号。其中，锁相环的结构如图3所示，主要包括鉴频鉴相电路12、电荷泵电路13、环形振荡器14、分频器电路16，晶振的输出信号经由晶体振荡器电路10以及该锁相环得到稳定的时钟输出。

第四种为内置振荡器电路，其电路结构如图2所示，主要包括基本电流产生电路11、电流比较器17、环形振荡器13、非重叠信号产生电路14、频率-电流转化电路15，该内置振荡器电路在一定的精度范围内能实现时钟信号的稳定输出。

目前对于消费类电子产品，用于产生时钟基准的振荡器电路一般采用的都是第三种结构。仍然参考图1，晶振102通过晶体振荡器电路101产生信号，并通过PLL/DLL1100锁定来获得时钟信号，在芯片内部（即片上）需要用锁相环（PLL）或延时锁相环（DLL）来获得合适的时钟信号。图1所示的振荡器电路能实现很高的精度，通常为1～100ppm。但是，图1所示的方案需要额外增加的外部晶振102，不仅极大地提高了产品的成本，且需要占用较大的芯片面积和功耗，并降低了整个芯片的竞争能力。在一些对成本比较敏感的消费类产品中的应用中，例如玩具遥控产品、无线控制产品及红外遥控等产品，在保证时钟信号输出精度的情况下，还需要一个相对低成本的时钟信号产生电路。

实用新型内容

本实用新型要解决的技术问题是提供一种时钟发生器，能够针对应用的不同要求有针对性地提供适当的时钟信号，以到达性能和成本的最优化。

为解决上述技术问题，本实用新型提供了一种时钟发生器，包括：

内置振荡电路；

与所述内置振荡电路耦合的锁相环电路，该锁相环电路与所述内置振荡电路共用振荡器电路和滤波电路；

其中，在使能信号的控制下，所述时钟发生器的输出信号为该内置振荡电路的输出信号或该锁相环电路的输出信号。

根据本实用新型的一个实施例，所述内置振荡电路包括：

基本电流产生电路，用于产生基准电流；

电流比较器，其第一输入端与所述基本电流产生电路的输出端相连；

所述滤波电路，其输入端连接所述电流比较器的输出端，该滤波电路对所述电流比较器输出的比较信号进行滤波以产生控制电压；

所述振荡器电路，其输入端连接所述滤波电路的输出端，该振荡器电路在所述控制电压的控制下产生输出信号；

非重叠信号产生电路，其输入端连接所述振荡器电路的输出端，该非重叠信号产生电路根据所述振荡器电路的输出信号产生非重叠的至少两路时钟信号；

频率-电流转化电路，其输入端连接所述非重叠信号产生电路的输出端，其输出端连接所述电流比较器的第二输入端，该频率-电流转化电路将所述非重叠信号产生电路产生的至少两路时钟信号转化为反馈电流，该电流比较器将该反馈电流与所述基本电流产生电路产生的基准电流做比较。

根据本实用新型的一个实施例，所述内置振荡电路还包括：分频器电路，所述振荡器电路的输出端经由所述分频器电路连接所述非重叠信号产生电路的输入端，该分频器对所述振荡器电路的输出信号进行分频。

根据本实用新型的一个实施例，所述基本电流产生电路包括：

第一运算放大器，其第一输入端接收预设的第一参考电压；

第一放大管，其控制端连接所述第一运算放大器的输出端，其第一端连接电源，其第二端连接所述第一运算放大器的第二输入端；

可修调电阻，所述第一放大管的第二端经由所述可修调电阻接地；

镜像电路，对流经所述第一放大管的电流做镜像，该镜像电路的输出端作为所述基本电流产生电路的输出端。

根据本实用新型的一个实施例，所述可修调电阻包括串联的正温度系数电阻和负温度系数电阻。

根据本实用新型的一个实施例，所述镜像电路包括一个或多个镜像管，该一个或多个镜像管的控制端连接所述第一放大管的控制端，该一个或多个镜像管的第一端连接所述第一放大管的第一端，该一个或多个镜像管的第二端作为所述镜像电路的输出端。

根据本实用新型的一个实施例，所述频率-电流转化电路包括：

第二运算放大器，其第一输入端接收预设的第二参考电压；

第二放大管，其控制端连接所述第二运算放大器的输出端，其第二端连接所述第二运算放大器的第二输入端；

第一开关，其第一端连接所述第二放大管的第二端，其控制端接收所述非重叠信号产生电路输出的第一时钟信号；

充放电电容，其第一端连接所述第一开关的第二端，其第二端接地；

第二开关，其第一端连接所述充放电电容的第一端，其第二端接地；

电流输出模块，连接所述第二放大管的第一端，所述第二放大管的第一端经由该电流输出模块输出反馈电流。

根据本实用新型的一个实施例，所述频率-电流转化电路还包括：滤波电容，其第一端连接所述第二运算放大器的第二端，其第二端接地。

根据本实用新型的一个实施例，所述电流输出模块包括：

第一输出管，其第一端连接电源，其控制端连接所述第二放大管的第一端；

第二输出管，其第一端连接所述第一输出管的第二端，其第二端连接所述第二放大管的第一端。

根据本实用新型的一个实施例，所述电流比较器包括：

第一镜像管，其第一端连接电源，其控制端连接所述第一输出管的控制端；

第二镜像管，其第一端连接所述第一镜像管的第二端，其控制端连接所述第一镜像管的控制端，其第二端作为所述电流比较器的输出端；

极点电容，其第一端连接电源，其第二端连接所述第二镜像管的第二端；

镜像模块，其第一镜像输入端连接所述第二镜像管的第二端，其第二镜像输入端接收所述基本电流产生电路产生的基准电流。

根据本实用新型的一个实施例，该时钟发生器还包括：稳压产生器，用于提供所述第二参考电压。

根据本实用新型的一个实施例，所述振荡器电路的输出信号的频率受环境影响，温度上升时，该控制电压瞬间未改变，所述振荡器电路的输出信号的频率下降，所述非重叠信号产生电路输出的至少两路时钟信号的频率下降，该频率-电流转化电路输出的反馈电流开始降低，而所述基准电流保持不变，所以该电流比较器输出的比较信号幅度下降，所述控制电压相应下降，则所述振荡器电路的输出信号的频率随所述控制电压的下降而增大，所述频率-电流转化电路输出的反馈电流随之增大；由此，负反馈调节持续进行，直至所述反馈电流和基准电流相等，即所述内置振荡电路的环路再次稳定为止。

根据本实用新型的一个实施例，所述锁相环电路包括：

鉴频鉴相电路，其第一输入端接收参考频率信号，将该参考频率信号与所述振荡器电路的输出信号进行比较并产生输出信号，该鉴频鉴相电路的输出信号正比于所述参考频率信号与所述振荡器电路的输出信号的相位差；

电荷泵电路，其输入端连接所述鉴频鉴相电路的输出端，该电荷泵电路根据所述鉴频鉴相电路的输出信号产生电流信号；

所述滤波电路，其输入端连接所述电荷泵电路的输出端，所述滤波电路滤波产生控制信号；

所述振荡器电路，其输入端连接所述滤波电路的输出端，其输出端连接所述鉴频鉴相电路的第二输入端，该振荡器电路在所述控制电压的控制下产生输出信号。

根据本实用新型的一个实施例，所述锁相环电路还包括：分频器电路，所述振荡器电路的输出端经由所述分频器电路连接所述鉴频鉴相电路的第二输入端。

根据本实用新型的一个实施例，所述振荡器电路的输出信号频率受环境影响，温度上升时，所述控制电压瞬间未改变，所述振荡器电路的输出信号的频率下降，所述电荷泵电路的电流信号受所述鉴频鉴相电路的调节，当所述振荡器电路的输出信号的频率比该参考频率信号的频率大时，该电荷泵电路的电流信号流出所述滤波电路，该控制电压下降，该振荡器电路的输出信号的频率增加；当所述振荡器电路的输出信号的频率比该参考频率信号的频率小时，该电荷泵电路的电流信号流入该滤波电路，该控制电压上升，该振荡器电路的输出信号的频率降低；上述比较过程持续进行，直到该振荡器电路的输出信号的频率和该参考频率信号的频率相同为止。

根据本实用新型的一个实施例，所述滤波电路包括：

第一电容，其第一端连接所述滤波电路的输入端，其第二端接地；

第一电阻，其第一端连接所述滤波电路的输入端；

第二电容，其第一端连接所述第一电阻的第二端，其第二端接地；

第三开关，其第一端连接所述第一电阻的第一端，其第二端连接所述第一电阻的第二端，其控制端接收与所述使能信号相关联的控制信号，所述时钟发生器的输出信号为该内置振荡电路的输出信号时，所述控制信号控制所述第三开关闭合，所述时钟发生器的输出信号为该锁相环电路的输出信号时，所述控制信号控制所述第三开关断开。

根据本实用新型的一个实施例，所述振荡器电路为环形振荡器，包括多个压控振荡器，所述多个压控振荡器的输入端和输出端依次串联形成环状，所述多个压控振荡器的控制端连接在一起作为所述振荡器电路的输入端。

根据本实用新型的一个实施例，所述内置振荡电路和锁相环电路集成在同一芯片内。

根据本实用新型的一个实施例，所述使能信号为逻辑低电平时，所述时钟发生器的输出信号为该内置振荡电路的输出信号；当所述使能信号为逻辑高电平时，所述时钟信号发生器的输出信号为所述锁相环电路的输出信号。

根据本实用新型的一个实施例，所述时钟发生器的输出信号的频率范围设置为27MHZ～49MHZ，以用于遥控玩具；或者，所述时钟发生器的输出信号的频率范围设置为315MHZ～433MHZ，以用于无线控制设备；或者，所述时钟发生器的输出信号的频率范围设置为1MHZ～10MHZ，以用于红外遥控设备或MEMS设备。

与现有技术相比，本实用新型具有以下优点：

本实用新型实施例的时钟发生器中集成有内置振荡电路和锁相环电路，二者共用同一振荡器电路和滤波电路，其中，内置振荡电路能偶在芯片中全部集成，无需额额外设置外部晶振，节约了工艺成本，而且内置振荡电路在温度偏差和电源偏差等情况下具有较高的稳定性，可以输出稳定的时钟信号；而锁相环电路能够产生精度极高的时钟信号，因此，本实施例的时钟发生器兼具内置振荡电路和锁相环电路的优点，可以满足不同应用领域、不同系统的要求，而且两种电路之间通过部件共享减小了占用面积，节约了成本。

附图说明

图1是现有技术中一种利用晶振的时钟信号产生电路的结构示意图；

图2是现有技术中一种内置振荡器电路的结构示意图；

图3是现有技术中一种锁相环电路的结构示意图；

图4是本实用新型第一实施例的时钟发生器的结构示意图；

图5是图4中基本电流产生电路的详细电路图；

图6是图4中频率-电流转化电路和电流比较器的详细电路图；

图7是图4中的振荡器电路的详细电路图；

图8是图本实用新型第二实施例的时钟发生器的结构示意图。

具体实施方式

下面结合具体实施例和附图对本实用新型作进一步说明，但不应以此限制本实用新型的保护范围。

第一实施例

参考图4，第一实施例的时钟发生器主要包括内置振荡器和锁相环电路，其中，内置振荡器可以包括：基本电流产生电路41、电流比较器42、滤波电路21、振荡器电路43、非重叠信号产生电路44以及频率-电流转化电路45；锁相环电路可以包括：鉴频鉴相电路49、电荷泵电路48、滤波电路21以及振荡器电路43。

本实施例的时钟发生器的频率范围可以设置为27MHZ～49MHZ，以用于遥控玩具之类的设备；或者，其频率范围也可以设置为315MHz～433MHZ，以用于无线控制设备；或者，其频率范围也可以设置为1MHZ-10MHZ，再分频后以用于38KHz的红外遥控设备和MEMS设备所需要的频段范围。

第一实施例中，内置振荡器和锁相环电路共用同一振荡器电路43以及滤波电路21，以减小芯片面积。时钟发生器的输出信号fout在使能信号En的控制下，在内置振荡电路的输出信号和锁相环电路的输出信号之间切换。例如，使能信号En可以作为内置振荡电路和锁相环电路中的一个或多个模块的使能信号，以控制相应模块的工作与否，从而控制内置振荡器和锁相环电路的工作与否。

作为一个非限制性的例子，使能信号En可以经由反相器50和反相器51缓冲后得到缓冲后的使能信号En_buf，之后使用缓冲后的使能信号En_buf来控制切换内置振荡器和锁相环电路。例如，当使能信号En为逻辑高电平时，缓冲后的使能信号En_buf也为逻辑高电平，该时钟发生器被配置为锁相环电路，也就是内置振荡电路并不工作，该时钟发生器的输出信号为锁相环电路的输出信号；当使能信号En为逻辑低电平时，缓冲后的使能信号En_buf也为逻辑低电平，该时钟发生器被配置为内置振荡电路，也就是锁相环电路并不工作，该时钟发生器的输出信号为内置振荡电路的输出信号。

作为一个优选的实施例，该内置振荡电路和锁相环电路可以集成在同一芯片上，也就是整个时钟发生器为片上时钟发生器。其中，内置振荡电路采用负反馈闭环的形式，利用频率-电流转化方式来实现时钟生成功能，使得内置振荡电路能够在芯片中全部集成，无需外部额外设置晶振，可以节约工艺成本，并且通过将振荡器电路43产生的振荡频率转化为直流电流，并与基本电流产生电路41产生的电流Ib进行比较，然后将比较结果反馈到振荡器电路43的控制输入端，以改变振荡器电路43的频率，从而通过对频率信号的偏差进行补偿，使环路稳定输出低温漂的工作频率，产生一定精度的频率信号。该内置振荡电路不仅在工艺、温度偏差和电源电压偏差的情况下有较高的稳定性，可以输出一个稳定的时钟信号，而且其频率信号范围广，可以适用于多种应用场合。而在一些对成本控制要求不高、时钟精度要求很高的系统中，可以利用锁相环电路来产生精度极高的时钟信号，以满足不同客户和系统的要求。

下面对各个模块及该时钟发生器的工作过程做详细描述。

基本电流产生电路41用于产生基准电流Ib。图5示出了基本电流产生电路41的一个非限制性实例，包括：第一运算放大器A1，其第一输入端接收预设的第一参考电压Vref；第一放大管M1，其控制端连接第一运算放大器A1的输出端，其第一端连接电源VDDA，其第二端连接第一运算放大器A1的第二输入端，该第一放大管M1例如可以是MOS晶体管，其控制端为MOS晶体管的栅极，其第一端和第二端分别为MOS晶体管的源极和漏极；可修调电阻Rp+Rn，该第一放大管M1的第二端经由可修调电阻Rp+Rn接地；镜像电路，对流经第一放大管M1的电流做镜像，该镜像电路的输出端作为基本电流产生电路的输出端，该镜像电路可以包括一个或多个镜像管Mp1，该一个或多个镜像管Mp1的控制端连接第一放大管M1的控制端，该一个或多个镜像管Mp1的第一端连接第一放大管M1的第一端，该一个或多个镜像管Mp1的第二端作为镜像电路的输出端。

作为一个优选的实施例，图5所示的实例中，可修调电阻Rp+Rn包括串联的正温度系数电阻和负温度系数电阻；该镜像电路包括一个镜像管Mp1，其控制端连接第一放大管M1的控制端，其第一端连接第一放大管M1的第一端，其第二端作为镜像电路的输出端，用于输出基准电流Ib。其中，镜像管Mp1可以是MOS晶体管，但并不限于此。

另外，镜像电路还可以包括级联的镜像电路结构，从而进一步减少镜像电流的温度系数，使得输出的电流基本上与温度无关。

此外，镜像电路还可以包括多个镜像管Mp1，采用多路可修调镜像电路，从而增加控制位，以增加输出频率粗调的范围，达到要求的输出频率。

再者，因为工艺偏差带来的电阻阻值的偏差，可修调电阻Rp+Rn也可以由多位控制位控制，从而增加电阻的调节范围，控制输出频率精调范围，以达到要求的输出频率。

仍然参考图4，频率-电流转化电路45将非重叠信号产生电路44产生的两路非重叠的时钟信号CLK1和CLK2转化为反馈电流Iout；电流比较器42用于将频率-电流转化电路45产生的反馈电流Iout与基本电流产生电路41产生的基准电流Ib做比较。

参考图6，图6示出了频率-电流转化电路和电流比较器的一个非限制性实例。其中，频率-电流转化电路包括45包括：第二运算放大器A2，其第一输入端接收预设的第二参考电压Vb；第二放大管M4，其控制端连接第二运算放大器A2的输出端，其第二端连接第二运算放大器A2的第二输入端；第一开关K1，其第一端连接第二放大管M4的第二端，其控制端接收非重叠信号产生电路输出的第一时钟信号CLK1；充放电电容Cc，其第一端连接第一开关K1的第二端，其第二端接地；第二开关K2，其第一端连接充放电电容Cc的第一端，其第二端接地；电流输出模块，连接第二放大管M4的第一端，第二放大管M4的第一端经由该电流输出模块输出反馈电流Iout；滤波电容Cb，其第一端连接第二运算放大器A2的第二端，其第二端接地，该滤波电容Cb可以减小内置振荡电路的相位噪声。其中，第一开关K1和第二开关K2用于控制充放电电容Cc进行充电或放电，以形成等效电阻模块。

其中，作为一个非限制性的例子，电流输出模块可以包括：第一输出管M6，其第一端连接电源VDDA，其控制端连接第二放大管M4的第一端；第二输出管M5，其第一端连接第一输出管M6的第二端，其第二端连接第二放大管M4的第一端。第二放大管M4、第一输出管M6以及第二输出管M5都可以是MOS晶体管，但并不限于此。

电流比较器42可以包括：第一镜像管M7，其第一端连接电源VDDA，其控制端连接第一输出管M6的控制端；第二镜像管M8，其第一端连接第一镜像管M7的第二端，其控制端连接第一镜像管M7的控制端，其第二端作为电流比较器42的输出端；极点电容C10，其第一端连接电源VDDA，其第二端连接第二镜像管M8的第二端；镜像模块，其第一镜像输入端连接第二镜像管M8的第二端，其第二镜像输入端接收基本电流产生电路输出的基准电流Ib。其中，第一镜像管M7和第二镜像管M8与第二输出管M5和第一输出管M6形成镜像电流结构。第一镜像管M7、第二镜像管M8例如都可以是MOS晶体管。

作为一个非限制性的例子，镜像模块可以包括第九MOS晶体管M9、第十MOS晶体管M10、第十一MOS晶体管至第十二MOS晶体管M12，第九MOS晶体管M9的漏极连接第二镜像管M8的第二端，第九MOS晶体管M9的源极接第十MOS晶体管M10的漏极，第九MOS晶体管M9的栅极接第十一MOS晶体管M11的栅极，第十MOS晶体管M10的源极接地，第十MOS晶体管M10的栅极接第十二MOS晶体管M12的栅极和第十一MOS晶体管M11的源极，第十二MOS晶体管M12的漏极接地，第十一MOS晶体管M11的漏极接收基准电流Ib。其中，极点电容C10使得电流比较器42输出的控制电压Vctr产生一个极点，从而稳定整个内置振荡电路。

仍然参考图4，滤波电路21对电流比较器42的输出信号进行滤波，以得到控制电压Vctr。可以包括：第一电容C1，其第一端连接滤波电路的输入端，其第二端接地；第一电阻R，其第一端连接滤波电路的输入端；第二电容C2，其第一端连接第一电阻R1的第二端，其第二端接地；第三开关K3，其第一端连接第一电阻R1的第一端，其第二端连接第一电阻R1的第二端，其控制端接收与使能信号En相关联的控制信号（例如，该控制信号可以是使能信号En经过反相后的反相信号K3_c），该时钟发生器的输出信号fout为该内置振荡电路的输出信号时，该控制信号控制第三开关K3闭合，时钟发生器的输出信号fout为该锁相环电路的输出信号时，控制信号控制第三开关K3断开。换言之，当该时钟发生器用作内置振荡电路时，锁相环电路的相关模块关断，第三开关K3闭合，使得滤波电路21的有效元件为第一电容C1和第二电容C2；当该时钟发生器用作锁相环电路时，内置振荡电路的相关模块关断，第三开关K3断开，使得滤波电路21的有效元件为第一电容C1、第二电容C2以及第一电阻R1，滤波电路21等效为RC低通滤波器。采用这样的滤波电路21，滤波电路21在用于内置振荡电路和锁相环电路时其频率响应曲线具有较为均衡的零极点分布。

当然，本领域技术人员应当理解，图4所示的滤波电路21仅是优选的实例，该滤波电路21还可以采用其他适当的结构，例如常规的低通滤波器，其在用于内置振荡电路和锁相环电路时可以具有固定的结构。

仍然参考图4，该振荡器电路43在控制电压Vctr的控制下产生输出信号fout，控制电压Vctr对振荡器电路43产生的输出信号fout的频率进行反馈矫正，直至该输出信号fout的频率稳定。作为一个非限制性的例子，该振荡器电路43可以是环形振荡器，该振荡器电路43的输出信号fout作为整个时钟发生器的输出信号，另外，该振荡器电路43的另一输出信号fout1通常可以和输出信号fout相同，但另一输出信号fout1也可以是与输出信号fout相关联的一个频率信号。该振荡器电路43例如可以是环形振荡器，其结构如图7所示，该环形振荡器包括多个压控振荡器71（例如，图7所示的例子中包括4个压控振荡器71），多个压控振荡器71的输入端和输出端依次串联形成环状，多个压控振荡器71的控制端连接在一起作为整个环形振荡器的控制输入端，该控制输入端接收控制电压Vctr。环形振荡器的输出的频率受控制电压Vctr控制，例如，随着控制电压Vctr的减小，输出信号的频率增加。通过选择环形振荡器的结构以及通过适当的参数设计，环形振荡器可以在不同温度下工作在相同的频率。例如，环形振荡器中的延时单元可以采用正反馈技术来调节延迟单元的延迟时间，从而改变电路的频率信号。

进一步而言，结合图4、图6和图7，在内置振荡电路稳定工作时，其输出频率可以是：

$\mathrm{fout}=\frac{K}{\mathrm{Cc}*(\mathrm{Rp}+\mathrm{Rn})}$

其中，fout为内置振荡电路的输出频率，Cc为充放电电容Cc的电容值，（Rp+Rn）为可修调电阻Rp+Rn的电阻值，K为比例系数，对于确定的电路结构，K为常数。

非重叠信号产生电路44根据振荡器电路43的输出信号fout1产生非重叠的时钟信号CLK1和CLK2，例如，该时钟信号CLK1和CLK2可以是同频不同相的两路信号。

继续参考图4，该时钟发生器中的锁相环电路可以包括：鉴频鉴相电路49，其第一输入端接收参考频率信号fref；电荷泵电路48，其输入端连接鉴频鉴相电路49的输出端；滤波电路21，其输入端连接电荷泵电路48的输出端；振荡器电路43，其输入端连接滤波电路21的输出端，其输出端连接鉴频鉴相电路49的第二输入端。

其中，参考频率信号fref可以通过晶振以及晶体振荡器电路20来提供。通常，晶振和晶体振荡器电路20可以设置在片外，也就是和时钟发生器并非集成在同一个芯片上。鉴频鉴相电路49、电荷泵电路48可以采用现有技术中任何适当的结构，这里不再赘述。

所述鉴频鉴相电路49将输入基准信号fref与振荡器电路43的输出信号fout进行比较，并且输出用于控制电荷泵电路48的信号。电荷泵电路48根据鉴频鉴相电路49的输出信号输出在流入方向或者流出方向上的电流，滤波电路21接收来自电荷泵电路48的电流信号，并且移除包括在电流信号中的高频噪声，产生用于控制振荡器电路43的控制电压Vctr。控制电压Vctr控制振荡器电路43产生输出信号fout1和fout。输出信号fout1和输入基准信号fref再次进行比较，该比较过程反复进行，直到输出信号fout1和输入基准信号fref两个信号相等为止。

为了得到高精度、高稳定性的时钟输出信号，锁相环电路将振荡器电路43产生的输出信号fout1与输入基准信号fref在相位和频率上实现同步，该输入基准信号可以具有低噪声和高精度（一般为1-100ppm），因而锁相环电路产生的时钟为高精度、低噪声的输出信号。在锁相环电路的工作过程中，振荡器电路43的输出信号fout1可能受到温度、工艺偏差和电源电压等环境的影响，例如假设温度上升时，控制电压Vctr瞬间未改变，振荡器电路43的输出信号fout的频率下降，那么鉴频鉴相电路49的输出信号控制电荷泵电路48的电流。当输出信号fout1的频率比输入基准信号fref的频率大时，电荷泵电路48的电流流出滤波电路21，控制电压Vctr下降，振荡器电路43的输出信号fout1的频率增加；当输出信号fout1的频率比输入基准信号fref的频率小时，电荷泵电路48的电流流入滤波电路21，控制电压Vctr上升，振荡器电路43的输出信号fout1的频率降低；上述比较过程一直进行，直到振荡器电路43的输出信号fout1和输入基准信号fref的频率相同为止。如上所述，输出信号fout1可以和整个时钟发生器的输出信号fout相同，也可以具有某种适当的关联关系。

鉴频鉴相电路49将输入基准信号fref与振荡器电路43的输出信号fout进行比较，并且输出用于控制电荷泵电路48的信号。电荷泵电路48根据鉴频鉴相电路49的输出信号输出在流入方向或者流出方向上的电流，滤波电路21接收来自电荷泵电路48的电流信号，并且移除包括在电流信号中的高频噪声，产生用于控制振荡器电路43的控制电压Vctr。控制电压Vctr控制振荡器电路43产生输出信号fout1和fout。输出信号fout1和输入基准信号fref再次进行比较，该比较过程反复进行，直到输出信号fout1和输入基准信号fref两个信号相等为止。

进一步而言，在内置振荡电路的工作过程中，为了稳定输出信号的频率、降低成本，本实施例采用闭环电路结构，全片上集成，对频率信号的这些偏差进行补偿，产生高精度的频率信号。环形振荡器13的频率信号的受到温度、工艺偏差和电源电压等环境的影响，例如假设温度上升时，控制电压Vctr瞬间未改变，则振荡器电路43的输出信号fout1的频率下降，那么非重叠信号产生电路44输出的时钟信号CLK1和CLK2的频率下降，故频率-电流转化电路45输出的反馈电流Iout开始降低，而基准电流Ib保持不变，所以电流比较器42的输出信号幅度下降，相应地，控制电压Vctr下降，则振荡器电路43的输出信号fout1的频率随控制电压Vctr的下降而增大，频率-电流转化电路45输出的反馈电流Iout随之增大，由此，负反馈调节一直进行，直到输出的反馈电流Iout和基准电流Ib相等，即内置振荡电路的环路再次稳定为止；同样，当温度下降时，也发生相同的负反馈调节过程，直至内置振荡电路的环路再次稳定为止。

第二实施例

第二实施例的时钟发生器的结构如图8所示，其结构与图4的结构基本相同，区别在于增设了分频器电路47以及稳压产生器46。其中，分频器电路47的输入端连接振荡器电路43的输出端，分频器电路47的输出端连接非重叠信号产生电路44的输入端以及鉴频鉴相电路49的第二输入端。稳压产生器46接收一外部电源VDD，将其转化为稳定输出的电源信号VDDA以供时钟发生器中的各个模块使用。另外，稳压产生器46还可以利用外部电源VDD产生稳定的参考电压，例如第一参考电压Vref、第二参考电压Vb等。其中，第一参考电压Vref、第二参考电压Vb可以相同，也可以不同。

在内置振荡电路工作时，分频器电路47对振荡器电路43的输出信号fout1进行分频后，将分频后的信号fd传输至非重叠信号产生电路44。进一步而言，非重叠信号产生电路44产生的时钟信号CLK1和CLK2经过频率-电流转化电路45，增加设置分频器电路47能够使频率-电压转化电路45稳定工作。

在锁相环电路工作时，分频器电路47对振荡器电路43的输出信号fout1进行分频后，将分频后的信号fd传输至鉴频鉴相电路49的第二输入端。增加分频器电路47，能够使鉴频鉴相电路49稳定工作。

更加具体地，在实际工艺生产过程中，内置振荡电路的输出信号fout的频率的温度偏差取主要决于环路锁定以后电阻和电容的温度特性。通常，实际工艺中电容的温度系数在每摄氏度10^-6次量级，而单个电阻的温度系数在10^-3次量级，所以温度系数主要由电阻温度特性决定。为了在-20℃～85℃温度范围内达到1%以内偏差，需要对电阻温度系数进行补偿，因此，本实施例的基本电流产生电路中的可修调电阻选用正温度系数电阻和负温度系数电阻串联互补，使得可修调电阻不受温度的影响。

对于图8所示的时钟发生器，在内置振荡电路工作时，当输出信号fout稳定时，输出信号fout的频率为：

$\mathrm{fout}=\frac{K*M}{\mathrm{Cc}*(\mathrm{Rp}+\mathrm{Rn})}$

其中，fout为内置振荡电路的输出信号fout的频率，M为分频器电路47的分频倍数，Cc为充放电电容Cc（参见图6）的电容值，（Rp+Rn）为基本电流产生电路41中的可修调电阻Rp+Rn（参见图5）的电阻值，K为比例系数，对于确定的电路结构，K为常数。

作为一个优选的实施例，该时钟发生器可以提供多种频率输出，例如可以分别为处理器和芯片提供时钟信号。例如，可以通过对分频器电路47的分频倍数M做调节或编程，来提供多个可供选择的时钟频率。

图8所示的时钟发生器的其他信息可以参考前述第一实施例的内容，这里不再赘述。

综上所述，本实用新型实施例的时钟发生器集成有内置振荡电路和锁相环电路，在满足系统性能的要求下，能够综合考虑成本和系统性能的要求，提供不同的时钟信号发生电路。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。因此，凡是未脱离本实用新型技术方案的内容，只是依据本实用新型的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本实用新型技术方案的保护范围内。

Claims (16)

1.一种时钟发生器，其特征在于，包括：

内置振荡电路；

与所述内置振荡电路耦合的锁相环电路，该锁相环电路与所述内置振荡电路共用振荡器电路和滤波电路；

其中，在使能信号的控制下，所述时钟发生器的输出信号为该内置振荡电路的输出信号或该锁相环电路的输出信号。

2.根据权利要求1所述的时钟发生器，其特征在于，所述内置振荡电路包括：

基本电流产生电路，用于产生基准电流；

电流比较器，其第一输入端与所述基本电流产生电路的输出端相连；

所述滤波电路，其输入端连接所述电流比较器的输出端，该滤波电路对所述电流比较器输出的比较信号进行滤波以产生控制电压；

所述振荡器电路，其输入端连接所述滤波电路的输出端，该振荡器电路在所述控制电压的控制下产生输出信号；

非重叠信号产生电路，其输入端连接所述振荡器电路的输出端，该非重叠信号产生电路根据所述振荡器电路的输出信号产生非重叠的至少两路时钟信号；

频率-电流转化电路，其输入端连接所述非重叠信号产生电路的输出端，其输出端连接所述电流比较器的第二输入端，该频率-电流转化电路将所述非重叠信号产生电路产生的至少两路时钟信号转化为反馈电流，该电流比较器将该反馈电流与所述基本电流产生电路产生的基准电流做比较。

3.根据权利要求2所述的时钟发生器，其特征在于，所述内置振荡电路还包括：分频器电路，所述振荡器电路的输出端经由所述分频器电路连接所述非重叠信号产生电路的输入端，该分频器对所述振荡器电路的输出信号进行分频。

4.根据权利要求2所述的时钟发生器，其特征在于，所述基本电流产生电路包括：

第一运算放大器，其第一输入端接收预设的第一参考电压；

第一放大管，其控制端连接所述第一运算放大器的输出端，其第一端连接电源，其第二端连接所述第一运算放大器的第二输入端；

可修调电阻，所述第一放大管的第二端经由所述可修调电阻接地；

镜像电路，对流经所述第一放大管的电流做镜像，该镜像电路的输出端作为所述基本电流产生电路的输出端。

5.根据权利要求4所述的时钟发生器，其特征在于，所述可修调电阻包括串联的正温度系数电阻和负温度系数电阻。

6.根据权利要求4所述的时钟发生器，其特征在于，所述镜像电路包括一个或多个镜像管，该一个或多个镜像管的控制端连接所述第一放大管的控制端，该一个或多个镜像管的第一端连接所述第一放大管的第一端，该一个或多个镜像管的第二端作为所述镜像电路的输出端。

7.根据权利要求2所述的时钟发生器，其特征在于，所述频率-电流转化电路包括：

第二运算放大器，其第一输入端接收预设的第二参考电压；

第二放大管，其控制端连接所述第二运算放大器的输出端，其第二端连接所述第二运算放大器的第二输入端；

第一开关，其第一端连接所述第二放大管的第二端，其控制端接收所述非重叠信号产生电路输出的第一时钟信号；

充放电电容，其第一端连接所述第一开关的第二端，其第二端接地；

第二开关，其第一端连接所述充放电电容的第一端，其第二端接地；

电流输出模块，连接所述第二放大管的第一端，所述第二放大管的第一端经由该电流输出模块输出反馈电流。

8.根据权利要求7所述的时钟发生器，其特征在于，所述频率-电流转化电路还包括：滤波电容，其第一端连接所述第二运算放大器的第二端，其第二端接地。

9.根据权利要求7所述的时钟发生器，其特征在于，所述电流输出模块包括：

第一输出管，其第一端连接电源，其控制端连接所述第二放大管的第一端；

第二输出管，其第一端连接所述第一输出管的第二端，其第二端连接所述第二放大管的第一端。

10.根据权利要求9所述的时钟发生器，其特征在于，所述电流比较器包括：

第一镜像管，其第一端连接电源，其控制端连接所述第一输出管的控制端；

第二镜像管，其第一端连接所述第一镜像管的第二端，其控制端连接所述第一镜像管的控制端，其第二端作为所述电流比较器的输出端；

极点电容，其第一端连接电源，其第二端连接所述第二镜像管的第二端；

镜像模块，其第一镜像输入端连接所述第二镜像管的第二端，其第二镜像输入端接收所述基本电流产生电路产生的基准电流。

11.根据权利要求7所述的时钟发生器，其特征在于，还包括：稳压产生器，用于提供所述第二参考电压。

12.根据权利要求1所述的时钟发生器，其特征在于，所述锁相环电路包括：

鉴频鉴相电路，其第一输入端接收参考频率信号，将该参考频率信号与所述振荡器电路的输出信号进行比较并产生输出信号，该鉴频鉴相电路的输出信号正比于所述参考频率信号与所述振荡器电路的输出信号的相位差；

电荷泵电路，其输入端连接所述鉴频鉴相电路的输出端，该电荷泵电路根据所述鉴频鉴相电路的输出信号产生电流信号；

所述滤波电路，其输入端连接所述电荷泵电路的输出端，所述滤波电路滤波产生控制信号；

所述振荡器电路，其输入端连接所述滤波电路的输出端，其输出端连接所述鉴频鉴相电路的第二输入端，该振荡器电路在所述控制电压的控制下产生输出信号。

13.根据权利要求12所述的时钟发生器，其特征在于，所述锁相环电路还包括：分频器电路，所述振荡器电路的输出端经由所述分频器电路连接所述鉴频鉴相电路的第二输入端。

14.根据权利要求1至13中任一项所述的时钟发生器，其特征在于，所述滤波电路包括：

第一电容，其第一端连接所述滤波电路的输入端，其第二端接地；

第一电阻，其第一端连接所述滤波电路的输入端；

第二电容，其第一端连接所述第一电阻的第二端，其第二端接地；

第三开关，其第一端连接所述第一电阻的第一端，其第二端连接所述第一电阻的第二端，其控制端接收与所述使能信号相关联的控制信号，所述时钟发生器的输出信号为该内置振荡电路的输出信号时，所述控制信号控制所述第三开关闭合，所述时钟发生器的输出信号为该锁相环电路的输出信号时，所述控制信号控制所述第三开关断开。

15.根据权利要求1至13中任一项所述的时钟发生器，其特征在于，所述振荡器电路为环形振荡器，包括多个压控振荡器，所述多个压控振荡器的输入端和输出端依次串联形成环状，所述多个压控振荡器的控制端连接在一起作为所述振荡器电路的输入端。

16.根据权利要求1至13中任一项所述的时钟发生器，其特征在于，所述内置振荡电路和锁相环电路集成在同一芯片内。