CN203661038U

CN203661038U - 利用fpga控制自动频率纠偏的参考信号发生器

Info

Publication number: CN203661038U
Application number: CN201420013705.2U
Authority: CN
Inventors: 谢寿东; 吴强
Original assignee: SUZHOU GUANGNADA ELECTRONIC SYSTEM CO Ltd
Current assignee: SUZHOU GUANGNADA ELECTRONIC SYSTEM CO Ltd
Priority date: 2014-01-10
Filing date: 2014-01-10
Publication date: 2014-06-18
Anticipated expiration: 2024-01-10

Abstract

一种利用FPGA控制自动频率纠偏的参考信号发生器，属于通信技术领域。包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环，晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。优点：利用常规精度的温度补偿晶振或恒温晶振能获得极高的频率稳定性，且制造成本低廉。

Description

利用FPGA控制自动频率纠偏的参考信号发生器

技术领域

本实用新型属于通信技术领域，具体涉及一种利用FPGA控制自动频率纠偏的参考信号发生器。

背景技术

在通信系统中，本振信号起着频率变换的基本功能，可以说是通信系统中不可缺少的关键环节之一。锁相环路是一种反馈控制电路，简称锁相环（英文全称为: Phase-Locked Loop；简称为PLL）。锁相环由鉴相器、环路滤波器和压控振荡器组成。锁相环的特点是利用外部输入的参考信号来控制环路内部振荡信号的频率和相位。参考信号分频后得到一个鉴相频率，在鉴相频率的基础上乘以一个倍频系数就可得到所需要的频率。在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该为1微秒，每500纳秒有一个跳变沿，但这种理想化的信号是不存在的。事实上，信号的周期长度总会有变化，从而导致下一个沿的到来时间不确定，这种不确定就是相位噪声。相位噪声的产生，主要取决于参考晶振、锁相环芯片、环路滤波器、压控振荡器以及电路布局等的影响。它们各自的影响范围随频率不同而不同，一般地，在低频端的近端噪声主要是受参考晶振的影响，所以，晶振的参考信号本身性能的优劣会关系整个锁相环的性能好坏。

晶振的全称为晶体振荡器（英文名称为：Crystal Oscillator），其作用在于产生原始的时钟频率。晶振根据不同的使用要求及特点，通常被分为以下几类：普通晶振、压控晶振、温度补偿晶振和恒温控制晶振。其中，压控晶振是通过施加外部控制电压来使振荡频率可变或是可调的石英晶体振荡器；温度补偿晶振是通过附加的温度补偿电路来使由周围温度变化产生的振荡频率变化量削减的石英晶体振荡器；恒温控制晶振是利用恒温槽来使晶振或石英晶体振子的温度保持恒定，将由周围温度变化引起的振荡器输出频率的变化量削减到最小的晶体振荡器。在精度上，无补偿式晶振的频率稳定度能达到±25ppm，压控晶振的频率稳定度在10～75℃的范围内一般可达±20～100ppm，恒温控制晶振在同一温度范围内的频率稳定度一般为±0.0001～5ppm，温度补偿晶振的频率稳定度一般在±2～5ppm以下。温度补偿晶振由于具有较高的频率稳定度，且体积较小，能在小电流下快速启动，因此其应用领域较广，现已扩展到移动通信系统。温度补偿晶振或恒温控制晶振通过结合锁相环，可以实现频率稳定度很高的信号发生器。然而，对于一些频率稳定度要求极高的信号发生器的应用场合，光依赖晶体振荡器自身能达到的频率稳定性还是不够的，而且使用具有过高频率稳定性的晶体振荡器也会大大增加信号发生器的制造成本和运行成本。

鉴于上述已有技术，有必要对现有的信号发生器加以改进，为此，本申请人作了有益的设计，下面将要介绍的技术方案便是在这种背景下产生的。

发明内容

本实用新型的目的在于提供一种利用FPGA（英文全称为：Field－Programmable Gate Array，中文名称为：现场可编程门阵列）控制自动频率纠偏的参考信号发生器，其利用常规精度的温度补偿晶振或恒温晶振能获得极高的频率稳定性，且制造和运行成本低。

本实用新型的目的是这样来达到的，一种利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于：包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环，所述的晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，所述的锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。

在本实用新型的一个具体的实施例中，所述的环路滤波器包括第一电容C1、第二电容C2和第一电阻R1，所述的第一电容C1的一端与第一电阻R1的一端连接，并作为环路滤波器的输入端与直接数字式频率合成器连接，第一电阻R1的另一端与第二电容C2的一端连接，第二电容C2的另一端与第一电容C1的另一端连接，并作为环路滤波器的输出端与直接数字式频率合成器连接。

在本实用新型的另一个具体的实施例中，所述的平衡低通滤波器包括射频变压器U1、第二电阻R2、第三电阻R3、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第三电容C3、第四电容C4、第五电容C5以及第六电容C6，其中，所述的射频变压器U1为ADT1-1WT，射频变压器U1的4、6脚作为平衡低通滤波器的两输入端，与所述的直接数字式频率合成器连接，射频变压器U1的3脚连接第二电阻R2的一端，第二电阻R2的另一端连接第一电感L1的一端和第三电容C3的一端，第一电感L1的另一端与第二电感L2的一端以及第四电容C4的一端连接，第二电感L2的另一端与第三电感L3的一端以及第五电容C5的一端连接，第三电感L3的另一端与第六电容C6的一端连接，并作为平衡低通滤波器的一输出端，第六电容C6的另一端与第六电感L6的一端连接，并作为平衡低通滤波器的另一输出端，平衡低通滤波器的两输出端与所述的锁相环连接，第六电感L6的另一端与第五电容C5的另一端以及第五电感L5的一端连接，第五电感L5的另一端与第四电容C4的另一端以及第四电感L4的一端连接，第四电感L4的另一端与第三电容C3的另一端以及第三电阻R3的一端连接，第三电阻R3的另一端连接射频变压器U1的1脚，射频变压器U1的2、5脚共同接地。

本实用新型由于采用了上述结构，由晶振向直接数字式频率合成器发送一低频基准信号，直接数字式频率合成器产生一时钟信号用作锁相环的参考时钟，现场可编程门阵列从锁相环输出的射频微波信号中识别由于晶振物理或温度偏差等因素所引起的锁相环输出频率的误差，并对直接数字式频率合成器产生的参考信号进行纠偏微调，使锁相环输出频率的误差得到自动纠正，从而保证整个系统不受晶振固有的偏移特性影响，能将输出频率恒定在某频点上，本实用新型与现有技术相比，具有的有益效果是：能够不依赖于晶振本身的频率稳定度，即使利用普通精度的温度补偿晶振或恒温控制晶振也能构建出具有极高频率稳定性的信号发生器，同时还能减少系统制造和运行成本。

附图说明

图1为本实用新型的原理框图。

图2为本实用新型的一实施例的环路滤波器的电原理图。

图3为本实用新型的一实施例的平衡低通滤波器的电原理图。

具体实施方式

为了使公众能充分了解本实用新型的技术实质和有益效果，申请人将在下面结合附图对本实用新型的具体实施方式详细描述，但申请人对实施例的描述不是对技术方案的限制，任何依据本实用新型构思作形式而非实质的变化都应当视为本实用新型的保护范围。

请参阅图1，一种利用FPGA控制自动频率纠偏的参考信号发生器，包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环。在本实施例中，所述的直接数字式频率合成器采用AD9910，其与现有传统的频率合成器相比，具有的优点是：输出相位噪声低，对参考频率源的相位噪声有改善作用；频率分辨率高；频率切换速度快，可达微秒级。所述的晶振、现场可编程门阵列以及锁相环不受具体型号的限制，采用目前市场的常规产品。所述的晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，所述的锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。

请参阅图2，所述的环路滤波器包括第一电容C1、第二电容C2和第一电阻R1，由此构成一无源滤波电路，用于锁定直接数字式频率合成器内部自带的压控振荡器，使直接数字式频率合成器产生一内部基准时钟。

请参阅图3，所述的平衡低通滤波器包括射频变压器U1、第二电阻R2、第三电阻R3、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第三电容C3、第四电容C4、第五电容C5以及第六电容C6，在本实施例中，所述的射频变压器U1为ADT1-1WT，第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第三电容C3、第四电容C4、第五电容C5以及第六电容C6组成一30MHz的七阶低通平衡滤波器，用于对直接数字式频率合成器产生的杂散信号进行滤波。

请再参阅图1，由晶振向直接数字式频率合成器发送一低频基准信号，直接数字式频率合成器产生一时钟信号用作锁相环的参考时钟，锁相环输出的射频微波信号中的其中一路反馈给现场可编程门阵列，现场可编程门阵列从锁相环输出的射频微波信号中识别由于晶振物理或温度偏差等因素所引起的锁相环输出频率的误差，现场可编程门阵列通过微调直接数字式频率合成器的控制字来控制其所合成信号的频率，对直接数字式频率合成器产生的参考信号进行纠偏微调，使锁相环输出频率的误差得到自动纠正，从而保证整个系统不受晶振固有的偏移特性影响，能将输出频率恒定在某频点上。现场可编程门阵列在反馈环中起频率误差的自动识别和调节功能，另外还可提供复位归零的功能。本实用新型能够不依赖于晶振本身的频率稳定度，即使利用普通精度的温度补偿晶振或恒温控制晶振也能构建出具有极高频率稳定性的信号发生器，同时还能减少系统制造和运行成本。

Claims

1.一种利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于：包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环，所述的晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，所述的锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。

2.根据权利要求1所述的利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于所述的环路滤波器包括第一电容C1、第二电容C2和第一电阻R1，所述的第一电容C1的一端与第一电阻R1的一端连接，并作为环路滤波器的输入端与直接数字式频率合成器连接，第一电阻R1的另一端与第二电容C2的一端连接，第二电容C2的另一端与第一电容C1的另一端连接，并作为环路滤波器的输出端与直接数字式频率合成器连接。

3.根据权利要求1所述的利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于所述的平衡低通滤波器包括射频变压器U1、第二电阻R2、第三电阻R3、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第三电容C3、第四电容C4、第五电容C5以及第六电容C6，其中，所述的射频变压器U1为ADT1-1WT，射频变压器U1的4、6脚作为平衡低通滤波器的两输入端，与所述的直接数字式频率合成器连接，射频变压器U1的3脚连接第二电阻R2的一端，第二电阻R2的另一端连接第一电感L1的一端和第三电容C3的一端，第一电感L1的另一端与第二电感L2的一端以及第四电容C4的一端连接，第二电感L2的另一端与第三电感L3的一端以及第五电容C5的一端连接，第三电感L3的另一端与第六电容C6的一端连接，并作为平衡低通滤波器的一输出端，第六电容C6的另一端与第六电感L6的一端连接，并作为平衡低通滤波器的另一输出端，平衡低通滤波器的两输出端与所述的锁相环连接，第六电感L6的另一端与第五电容C5的另一端以及第五电感L5的一端连接，第五电感L5的另一端与第四电容C4的另一端以及第四电感L4的一端连接，第四电感L4的另一端与第三电容C3的另一端以及第三电阻R3的一端连接，第三电阻R3的另一端连接射频变压器U1的1脚，射频变压器U1的2、5脚共同接地。