WO2018121358A1

WO2018121358A1 - 片上时钟电路和片上时钟信号的生成方法

Info

Publication number: WO2018121358A1
Application number: PCT/CN2017/117265
Authority: WO
Inventors: 王文情; 帅俊
Original assignee: 比亚迪股份有限公司
Priority date: 2016-12-26
Filing date: 2017-12-19
Publication date: 2018-07-05
Also published as: CN108241405B; CN108241405A

Abstract

一种片上时钟电路和基于其的片上时钟信号的生成方法，其中，片上时钟电路包括：调整电路（100），调整电路（100）包括计数电路（110）和生成电路（120），其中，计数电路（110）与生成电路（120）相连，计数电路（110）用于在片外充电设备输入的时钟信号的初始脉冲宽度内对芯片的时钟周期进行计数，生成电路（120）用于根据对芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；输出电路（200），输出电路（200）与生成电路（120）相连，输出电路（200）用于根据调整信号对芯片的时钟周期进行调整，以输出与片外充电设备的时钟周期匹配的时钟信号。该时钟电路能够使芯片的时钟周期与片外充电设备的时钟周期保持一致，降低了对外部充电设备的时钟信号的精度要求。

Description

片上时钟电路和片上时钟信号的生成方法

技术领域

本发明涉及电子技术领域，具体涉及一种片上时钟电路和一种片上时钟信号的生成方法。

背景技术

片外充电设备(如手机)的快充主要是通过调整输出的电压或电流大小来实现。在快充模式下，快充系统通过提高输出的电压或电流，来提高输出的功率，进而达到快速充电的目的。图1为快充系统的结构示意图，如图1所示，芯片IC2与片外充电设备主要通过D-端进行双向通讯，芯片IC2将片外充电设备发送的信号转换成芯片IC1可以解析的信号，并通过光耦PC1将解析后的信号传输给芯片IC1，芯片IC1对传输过来的信号进行解析，调整功率管Q1的输出状态，使快充系统输出相对应的功率。

图2为快充系统的芯片IC2的结构示意图。其中，HVDCP(high voltage dedicated charger port，高压专用充电器接口)模块通过判定D+/-端的电压状态使芯片IC2进行初始化后进入快充判定模式。Duel Port模块用于实现D-端在输入/输出状态间的切换，片外充电设备发信号时，D-端为输入状态，片外充电设备端信号通过Din端传输至Digital模块进行处理。当芯片IC2发信号给片外充电设备时，D-端将切换成输出模式，芯片IC2的信号通过Dout端和D-端传输至片外充电设备。Digital模块根据协议解析片外充电设备端发过来的信号，并根据协议通过Dout端回复对应的信号给片外充电设备，同时将片外充电设备端的请求转换成对应的电平An～A0，其中，An～A0不同的数字电平组合对应不同的状态请求。Series encoder模块则实现将An～A0信号转换成对应的串行输出，最终通过控制开关管Q2的开关来驱动光耦PC1，并实现将相应的信号传递给芯片IC1进行处理。

为了较好实现与片外充电设备(如手机)的双向通讯，要求芯片IC2具有一个高精度的时钟，用于读取片外充电设备发送的时钟信号，并发出片外充电设备所需要的时钟信号。如果芯片IC2的时钟精度不够，则可能会使芯片IC2与片外充电设备无法识别对方发出的信号，进而导致通讯失败。一般来说，高精度的时钟可以通过修调实现，即在测试中调整时钟周期到目标值并保持固定。

相关技术中，如图3所示，由于基准电压VREF固定，故芯片IC2的时钟周期固定，因此对片外充电设备所发信号的精度要求比较高。如果片外充电设备所发信号偏离目标值太多，会导致芯片IC2无法读取片外充电设备端的信号或错误读取而导致通讯失败。

发明内容

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。

为此，本发明的一个目的在于提出一种片上时钟电路，其能够输出与片外充电设备的时钟信号相匹配的时钟信号，进而能够保证通讯的正确性，降低对片外充电设备的时钟信号的精度要求。

本发明的另一个目的在于提出一种片上时钟信号的生成方法。

为达到上述目的，本发明一方面的实施例提出了一种片上时钟电路，包括：调整电路，所述调整电路包括计数电路和生成电路，其中，所述计数电路与所述生成电路相连，所述计数电路用于在片外充电设备输入的时钟信号的初始脉冲宽度内对所述芯片的时钟周期进行计数，所述生成电路用于根据对所述芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；输出电路，所述输出电路与所述生成电路相连，所述输出电路用于根据所述调整信号对所述芯片的时钟周期进行调整，以输出与所述片外充电设备的时钟周期匹配的时钟信号。

本发明实施例的片上时钟电路，通过计数电路在片外充电设备输入的时钟信号的初始脉冲宽度内对芯片的时钟周期进行计数，通过生成电路根据对芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号，进而通过输出电路根据调整信号对芯片的时钟周期进行调整，由此，能够输出与片外充电设备的时钟周期匹配的时钟信号，保证了通讯的正确性，降低了对片外充电设备的时钟信号的精度要求

为达到上述目的，本发明另一方面的实施例提出了一种基于上述实施例的片上时钟电路的片上时钟信号的生产方法，该方法包括以下步骤：采集片外充电设备输入的时钟信号的初始脉冲宽度，其中，所述初始脉冲宽度对应预设值个片外充电设备的时钟周期；在所述初始脉冲宽度内对芯片的时钟周期进行计数；根据所述芯片的时钟周期的计数结果调节所述芯片的时钟周期，以生成与所述片外充电设备的时钟周期匹配的时钟信号。

本发明实施例的片上时钟信号的生成方法，通过采样片外充电设备发送的信号脉冲宽度，在该脉冲宽度内对芯片的时钟周期进行计数，根据该计数结果调整芯片的时钟周期，由此，能够生成与片外充电设备的时钟信号相匹配的芯片时钟信号，保证了通讯的正确性，降低了对片外充电设备的时钟信号的精度要求。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是快充系统的结构示意图；

图2是快充系统中的芯片IC2的结构示意图；

图3是相关技术中片上时钟信号生成电路的示意图；

图4是根据本发明一个实施例的片上时钟电路的结构框图；

图5是根据本发明一个实施例的计数电路的示意图；

图6是根据本发明一个实施例的生成电路的示意图；

图7是根据本发明一个实施例的输出电路的示意图；以及

图8是根据本发明一个实施例的片上时钟信号的生成方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述根据本发明实施例提出的片上时钟电路和片上时钟信号的生成方法。

图4是根据本发明一个实施例的片上时钟电路的结构框图。如图4所示，该片上时钟电路包括：调整电路100和输出电路200。

其中，调整电路100包括计数电路110和生成电路120，其中，计数电路110与生成电路120相连，计数电路110用于在片外充电设备输入的时钟信号的初始脉冲宽度内对芯片的时钟周期进行计数，生成电路120用于根据对芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号。输出电路200与生成电路120相连，输出电路200用于根据调整信号对芯片的时钟周期进行调整，以输出与片外充电设备的时钟周期匹配的时钟信号。

在本发明的实施例中，片外充电设备可以但不限于是手机、平板电脑、MP3、MP4、电子书等。

具体地，如图4所示，CLK信号为芯片的初始时钟，由输出电路200提供，SIN信号为片外充电设备输入的信号。在片外充电设备充电时，芯片与片外充电设备之间建立双向通讯，在该过程中会有通讯握手的过程，握手信号脉冲宽度(即初始脉冲宽度)一般相对片外充电设备的时钟周期固定，故可以用SIN信号表示片外充电设备的时钟周期。EN信号为快充系统的上电初始化信号，其决定了调整信号的初始状态，同时也决定了输出电路200的初始状态。在握手信号脉冲宽度内，调整电路100通过计数电路110将芯片的固有时钟周期与片外充电设备输入的时钟周期进行比对，并通过生成电路120发出相应的调整信号给输出电路200。进而输出电路200则可根据输入的调整信号按一定比例对芯片的固有的时钟周期进行调整，使其满足与片外充电设备的时钟周期相匹配。

需要说明的是，图4所示的VREF信号为基准电压输入信号，ICS为恒流源，用于提供偏置电流输入信号，二者与调整信号共同作用使输出电路200输出的时钟信号与片外充电设备的时钟信号相匹配。

该片上时钟电路，能够在充电时通过片外充电设备输入的信号对芯片的时钟周期进行调整，使芯片的时钟信号可以相对片外充电设备的时钟信号保持一致，从而降低了对片外充电设备时钟的精度要求。

在本发明的一个实施例中，如图5所示，计数电路110包括第一反相器A1、三输入与门B和串联连接的第一～第n分频器(P1～Pn)，其中n为正整数。

其中，三输入与门B的第一输入端用于输入片外充电设备的时钟信号SIN，三输入与门SIN的第二输入端用于输入芯片的时钟信号CLK，三输入与门B的第三输入端与第一反相器A1的输出端相连。第一～第n分频器(P1～Pn)的使能端均与芯片的上电初始化信号EN相连，第一分频器P1的输入端与三输入与门B的输出端相连，第一～第n分频器(P1～Pn)的输出端输出C0i～C(n-1)i作为计数结果，其中，n≥1，且为整数。需要说明的是，图5示出的n的取值为5。

进一步地，如图6所示，生成电路120包括第二反相器A2、第三反相器A3、第一脉冲发生器LEB1、RS触发器和位运算电路121。

其中，第二反相器A2的输入端用于输入片外充电设备的时钟信号SIN，第三反相器A3的输入端用于输入芯片的上电初始化信号EN，第一脉冲发生器LEB1的输入端与第二反相器A2的输出端相连。RS触发器的S输入端与第一脉冲发生器LEB1的输出端相连，RS触发器的R输入端与第三反相器A3的输出端相连。位运算电路121的第一输入端与RS触发器的输出端相连，位运算电路121的第二输入端用于输入计数结果，以对计数结果进行位运算生成调整信号。其中，第一脉冲发生器LEB1可以为窄脉冲发生器。

在本发明的一个示例中，位运算电路121为按位取反电路，位运算电路121包括第四反相器A4、第五反相器A5、第一～第n二输入与非门(C1～Cn)。

其中，第四反相器A4的输入端与第n分频器Pn的输出端相连。第一～第n二输入与非门(C1～Cn)的第一输入端均与RS触发器的输出端相连，第一～第n-1二输入与非门(C1～Cn-1)的第二输入端分别与第一～第n-1分频器(P1～Pn-1)的输出端相连，第一～第n-1二输入与非门C1～Cn)的输出端输出第一～第n-1调整信号(c0～c(n-2))，第n二输入与非门Cn的第二输入端与第四反相器A4的输出端相连，第n二输入与非门Cn的输出端通过第五反相器A5输出第n调整信号c(n-1)，其中，第一～第n调整信号共同组成调整信号。

具体地，计数电路110通过计数来判定片外充电设备的时钟周期与芯片固有的时钟周期的差距大小，并根据预设的时钟步距，调整变化级数得到与片外充电设备的时钟周期近似的芯片的时钟周期。如图5、图6所示，SIN信号为片外充电设备输入的信号，片外充电设备最初发过来的握手脉冲宽度相对片外充电设备的时钟周期固定，下面以握手信号脉冲宽度为16个手机时钟周期为例进行说明。

在本发明的一个具体示例中，n取值为5，在SIN的初始脉冲宽度内，计数电路110通过D触发器架构的分频器对芯片的时钟信号CLK的时钟周期进行计数。可以理解，当计数结果为16个时钟周期时(计数器输出c4i～c0i为10000)，代表此时芯片与片外充电设备的时钟周期近似相等。当计数结果大于或小于16个时钟周期时，片外充电设备与芯片的时钟信号存在偏差，偏差大小可以从计数结果得到。如当计数结果为15时，如果片外充电设备的时钟周期为T1，芯片的时钟周期为T2，则SIN脉冲宽度为16T1，则15T2＝16T1，得到T1＝15T2/16，得到T2-T1＝T2-15T2/16＝T2/16>0，表示芯片的时钟周期比片外充电设备的时钟周期偏大，偏大的值约为芯片的时钟周期的1/16。

需要说明的是，当SIN脉冲结束，SIN输出为0，CLK信号将通过三输入与门B被SIN信号屏蔽，同时LAT信号将通过RS触发器被锁定为高，进一步实现对CLK的屏蔽，以防止后续SIN再有高脉冲而导致计数电路110持续计数，确保在工作过程中计数电路110输出c0i～c4i保持固定。

在本发明的一个实施例中，如图7所示，输出电路200包括基准电压调节电路210和时钟信号产生电路220。

其中，基准电压调节电路210用于根据调整信号对基准电压VREF进行调节；时钟信号产生电路220用于根据调节后的基准电压VREF1输出与片外充电设备的时钟周期匹配的时钟信号。

在本发明的一个实施例中，如图7所示，基准电压调节电路210包括第一电阻R1、第二电阻R2、第一开关管K1、运算放大器AMP、串联连接的多个比例电阻R0～2 ^n-1R0、多个开关管M0～Mn-1和第一电容C1。

其中，第一开关管K1的源极S与第一电阻R1的一端相连，并形成第一节点a，第一开关管K1的漏极D与预设电源VDD相连。运算放大器AMP的正输入端输入基准电压VREF，运算放大器AMP的负输入端通过第二电阻R2接地，运算放大器AMP的输出端与第一开关管K1的栅极G相连。串联连接的多个比例电阻R0～2 ^n-1R0之间依次成比例关系，串联连接的多个比例电阻R0～2 ^n-1R0的一端与第一电阻R1的另一端相连，串联连接的多个比例电阻R0～2 ^n-1R0的另一端通过第二电阻R2接地。多个开关管M0～Mn-1的栅极G分别对应输入第一～第n调整信号，多个开关管M0～Mn-1均通过源极S和漏极D与多个比例电阻R0～2 ^n-1R0对应并联连接。第一电容C1的一端与第一节点a相连，第一电容C1的另一端接地。

进一步地，如图7所示，时钟信号产生电路220包括第二电容C2、第二开关管K2、恒流源ICS、比较器COMP和第二脉冲发生器LEB2。

其中，第二开关管K2的源极与第二电容C2的第一端相连，第二开关管K2的漏极与第二电容C2的第二端相连。恒流源ICS的一端与预设电源VDD相连，恒流源ICS的另一端通过第二电容C2接地。比较器COMP的正输入端与第二电容C2的第一端相连，比较器COMP的负输入端与第一节点a相连，比较器COMP的输出端通过第六反相器A6与第n+1二输入与非门Cn+1的第一输入端相连。第二脉冲发生器LEB2的输入端与第n+1二输入与非门Cn+1的输出端相连，第二脉冲发生器LEB2的输出端与第n+1二输入与非门Cn+1的第二输入端相连，且第二脉冲发生器LEB2的输出端通过第七反相器A7输出与片外充电设备的时钟周期匹配的时钟信号。第七反相器A7的输出端与第二开关管K2的栅极相连。

在本发明的一个实施例中，第一开关管K1、第二开关管K2、多个开关管M0～Mn-1均为N型MOS管，第二脉冲发生器LEB2为窄脉冲发生器。

具体地，如图7所示，n等于5，可以对基准电压VREF做5级可调处理。基准电压调节电路210可以将外部提供的基准电压VREF通过LDO(low dropout regulator，低压差线性稳压器)结构的电路进行升压处理，由于运算放大器AMP的负反馈，稳定状态下，运算放大器AMP的正负输入端电压相等，即V+＝V-。由此得到VREF1＝(R1+R2+XR0)VREF/R2，其中，XR0为受开关管M0～M4控制的5个电阻值的总和，通过控制开关管M0～M4的开关情况，可以实现对XR 0值的控制，进而实现对输出基准电压VREF1的调整。

在该示例中，电阻R0～2 ⁴R0为比例电阻，且呈1、2、4、8、16的比例关系，因此VREF1电压的调整步距为R0*VREF/R2，可调级数为2 ⁵＝32级，可调范围为0～31R0*VREF/R2。

可以理解，n等于5是示例性的，其取值还可以是4、6、7、8等正整数，此处不做限定。比例电阻之间的比例2也是示例性的，其比例还可以是1.5、2.5、3等，此处不做限定。

进一步地，调节后的基准电压VREF1作为时钟信号产生电路220的时钟基准，第二电容C2的初始开始电压为0，此时时钟CLK输出0，ICS对第二电容C2开始充电，当第二电容C2两端的电压大于VREF1时，比较器COMP输出翻转，第二脉冲发生器LEB2将发出一个窄脉冲信号，通过反相器A7后，窄脉冲信号作为时钟CLK输出，同时通过第二开关管K2将第二电容C2两端的电压下拉到0。窄脉冲结束时，恒流源ICS重新开始对第二电容C2充电，如此周而复始，实现周期性的振荡输出。

在本发明的实施例中，基准电压的调整步距设定与时钟周期的调整步距(如T2/16)相对应，即基准电压VREF1每变小/大一级，会使芯片的时钟周期变小/大初始值的1/16。c4i～c0i的初始状态设定为10000，即16个CLK脉冲，c4～c0对应01111，开关管M0～M3导通，其所对应的电阻R0～2 ³R0被短路，而开关管M4被关断，其对应的电阻16R0被接到回路中，VREF1取值为(R1+R2+16R0)VREF/R2，此时片外充电设备与芯片的时钟周期近似相等，不需要调整。如果计数结果为15，则c4i～c0i输出01111，c4～c0输出10000，VREF1取值为(R1+R2+15R0)VREF/R2，即基准电压VREF1按比例减小一个步距R0*VREF/R2，对应时钟周期将按比例减小一个步距T2/16。

可以理解，如果需要提高时钟周期的调整精度，则可以通过将计数电路110的时钟频率提高，并相应的减小基准电压的变化步距来实现，比如将计数电路110时钟频率提高成固有时钟频率的两倍，则精度可以提高一倍。

综上，本发明实施例的片上时钟电路，能够通过片外充电设备发送的时钟信号对芯片的时钟周期进行调整，使芯片的时钟周期能够与片外充电设备的时钟周期保持一致，从而降低了对外部充电设备的时钟信号的精度要求。

基于上述实施例，本发明提出了一种片上时钟信号的生成方法。

图8是根据本发明一个实施例的片上时钟信号的生成方法的流程图。如图8所示，该片上时钟信号的生成方法包括以下步骤：

S1，采集片外充电设备输入的时钟信号的初始脉冲宽度。

其中，初始脉冲宽度对应预设值个片外充电设备的时钟周期。

S2，在初始脉冲宽度内对芯片的时钟周期进行计数。

在本发明的实施例中，可以采用计数器对芯片的时钟周期进行计数。可以理解，为了提高计数结果的精度，可以采用时钟频率高的计数器。

S3，根据计数结果调节芯片的时钟周期，以生成与片外充电设备的时钟周期匹配的时钟信号。

在本发明的一个实施例中，上述步骤S3包括：

S31，根据计数结果调节基准电压。

具体地，根据计数结果计算芯片的时钟周期调整步距个数，进而根据芯片的时钟周期调整步距个数获取基准电压的调整步距个数，以根据基准电压的调整步距调节基准电压。

在本发明的实施例中，可以根据公式：T2-T1＝(b-a)*T2/b计算芯片的时钟周期调整步距个数。

其中，a为芯片的时钟周期的计数结果，b*T1为与初始脉冲宽度对应的预设值个片外充电设备的时钟周期，b为预设值，T1为片外充电设备的时钟周期，T2为片上时钟周期，T2/b为预设步距，b-a为芯片的时钟周期调整步距个数。

可以理解，b、T1均为定值，a为计数得到的值，由此可以根据a、b、T1和式a*T2＝b*T1得到T1和T2的关系，以便于T2的调整。

在本发明的实施例中，基准电压的调整步距可以根据需要进行设置，且基准电压的调整步距与芯片时钟周期的调整步距呈对应关系，即基准电压每变化一级，对应芯片的时钟周期变大/小一级。可以理解，可以通过减小基准电压的调整步距提高芯片时钟周期的调整精度。

S32，根据调节后的基准电压对芯片的时钟周期进行调整。

具体而言，如果b-a＞0，则控制基准电压减小b-a个调整步距，以使芯片的时钟周期减小b-a个预设步距；如果b-a＝0，则控制芯片的时钟周期不变；如果b-a＜0，则控制基准电压增加a-b个调整步距，以使芯片的时钟周期增加a-b个预设步距。

需要说明的是，本发明实施例的片上时钟信号的生成方法的其它具体实施方式与本发明上述实施例的片上时钟电路的具体实施方式相同，为了减少冗余，此处不做赘述。

本发明实施例的片上时钟信号的生成方法，通过采样片外充电设备发送的信号脉冲宽度，在该脉冲宽度内对芯片的时钟周期进行计数，根据该计数结果调整基准电压，以通过调整后的基准电压调整芯片的时钟周期，由此，生成与片外充电设备的时钟信号相匹配的芯片时钟信号，保证了通讯的正确性，降低了对片外充电设备的时钟信号的精度要求。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、 “水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

一种片上时钟电路，其特征在于，包括：

调整电路，所述调整电路包括计数电路和生成电路，其中，所述计数电路与所述生成电路相连，所述计数电路用于在片外充电设备输入的时钟信号的初始脉冲宽度内对所述芯片的时钟周期进行计数，所述生成电路用于根据对所述芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；

输出电路，所述输出电路与所述生成电路相连，所述输出电路用于根据所述调整信号对所述芯片的时钟周期进行调整，以输出与所述片外充电设备的时钟周期匹配的时钟信号。
如权利要求1所述的片上时钟电路，其特征在于，所述计数电路包括：

第一反相器；

三输入与门，所述三输入与门的第一输入端用于输入所述片外充电设备的时钟信号，所述三输入与门的第二输入端用于输入所述芯片的时钟信号，所述三输入与门的第三输入端与所述第一反相器的输出端相连；

串联连接的第一～第n分频器，所述第一～第n分频器的使能端均用于输入所述芯片的上电初始化信号，所述第一分频器的输入端与所述三输入与门的输出端相连，所述第一～第n分频器的输出端输出所述计数结果，其中，n≥1，且为整数。
如权利要求1或2所述的片上时钟电路，其特征在于，所述生成电路包括：

第二反相器，所述第二反相器的输入端用于输入所述片外充电设备的时钟信号；

第三反相器，所述第三反相器的输入端用于输入所述芯片的上电初始化信号；

第一脉冲发生器，所述第一脉冲发生器的输入端与所述第二反相器的输出端相连；

RS触发器，所述RS触发器的S输入端与所述第一脉冲发生器的输出端相连，所述RS触发器的R输入端与所述第三反相器的输出端相连；

位运算电路，所述位运算电路的第一输入端与所述RS触发器的输出端相连，所述位运算电路的第二输入端用于输入所述计数结果，以对所述计数结果进行位运算生成所述调整信号。
如权利要求3所述的片上时钟电路，其特征在于，所述位运算电路为按位取反电路，所述位运算电路包括：

第四反相器和第五反相器，其中，所述第四反相器的输入端与所述第n分频器的输出端相连；

第一～第n二输入与非门，所述第一～第n二输入与非门的第一输入端均与所述RS触发器的输出端相连，所述第一～第n-1二输入与非门的第二输入端分别与所述第一～第n-1分频器的输出端相连，所述第一～第n-1二输入与非门的输出端输出第一～第n-1调整信号，所述第n二输入与非门的第二输入端与所述第四反相器的输出端相连，所述第n二输入与非门的输出端通过所述第五反相器输出第n调整信号，其中，所述第一～第n调整信号共同组成所述调整信号。
如权利要求1-4中任意一项所述的片上时钟电路，其特征在于，所述输出电路包括：

基准电压调节电路，用于根据所述调整信号对基准电压进行调节；

时钟信号产生电路，用于根据调节后的基准电压输出与所述片外充电设备的时钟周期匹配的时钟信号。
如权利要求5所述的片上时钟电路，其特征在于，所述基准电压调节电路包括：

第一电阻和第二电阻；

第一开关管，所述第一开关管的源极与所述第一电阻的一端相连，并形成第一节点，所述第一开关管的漏极与预设电源相连；

运算放大器，所述运算放大器的正输入端输入所述基准电压，所述运算放大器的负输入端通过所述第二电阻接地，所述运算放大器的输出端与所述第一开关管的栅极相连；

串联连接的多个比例电阻R0～2 ^n-1R0，所述多个比例电阻R0～2 ^n-1R0之间依次成比例关系，所述串联连接的多个比例电阻R0～2 ^n-1R0的一端与所述第一电阻的另一端相连，所述串联连接的多个比例电阻R0～2 ^n-1R0的另一端通过所述第二电阻接地；

多个开关管M0～Mn-1，所述多个开关管M0～Mn-1的栅极分别对应输入所述第一～第n调整信号，所述多个开关管M0～Mn-1分别通过源极和漏极与多个比例电阻R0～2 ^n-1R0对应并联连接；

第一电容，所述第一电容的一端与所述第一节点相连，所述第一电容的另一端接地。
如权利要求5或6所述的片上时钟电路，其特征在于，所述时钟信号产生电路包括：

第二电容；

第二开关管，所述第二开关管的源极与所述第二电容的第一端相连，所述第二开关管的漏极与所述第二电容的第二端相连；

恒流源，所述恒流源的一端与所述预设电源相连，所述恒流源的另一端通过所述第二电容接地；

比较器，所述比较器的正输入端与所述第二电容的第一端相连，所述比较器的负输入端与所述第一节点相连，所述比较器的输出端通过第六反相器与第n+1二输入与非门的第一输入端相连；

第二脉冲发生器，所述第二脉冲发生器的输入端与所述第n+1二输入与非门的输出端相连，所述第二脉冲发生器的输出端与所述第n+1二输入与非门的第二输入端相连，且所述第二脉冲发生器的输出端通过第七反相器输出所述与所述片外充电设备的时钟周期匹配的时钟信号；

其中，所述第七反相器的输出端与所述第二开关管的栅极相连。
如权利要求1-7中任一项所述的片上时钟电路，其特征在于，所述第一开关管、所述第二开关管、所述多个开关管M0～Mn-1均为N型MOS管。
如权利要求1-7中任一项所述的片上时钟电路，其特征在于，所述第一脉冲发生器和所述第二脉冲发生器均为窄脉冲发生器。
一种片上时钟信号的生成方法，所述方法基于如权利要求1-9中任一项所述的片上时钟电路，其特征在于，包括以下步骤：

采集片外充电设备输入的时钟信号的初始脉冲宽度，其中，所述初始脉冲宽度对应预设值个片外充电设备的时钟周期；

在所述初始脉冲宽度内对芯片的时钟周期进行计数；

根据所述芯片的时钟周期的计数结果调节所述芯片的时钟周期，以生成与所述片外充电设备的时钟周期匹配的时钟信号。
如权利要求10所述的片上时钟信号的生成方法，其特征在于，所述根据所述计数结果调节所述片上时钟电路的时钟周期包括：

根据所述计数结果调节基准电压；

根据调节后的基准电压对所述芯片的时钟周期进行调整。
如权利要求11所述的片上时钟信号的生成方法，其特征在于，所述根据所述计数结果调节基准电压包括：

根据所述计数结果计算所述芯片的时钟周期调整步距个数；

根据所述芯片的时钟周期调整步距个数获取所述基准电压的调整步距个数，以根据所述基准电压的调整步距调节所述基准电压。
如权利要求12所述的片上时钟信号的生成方法，其特征在于，所述根据所述计数结果计算所述芯片的时钟周期调整步距个数包括：

根据如下公式计算所述芯片的时钟周期调整步距个数：

T2-T1＝(b-a)*T2/b，

其中，a为所述芯片的时钟周期的计数结果，b*T1为与所述初始脉冲宽度对应的预设值个片外充电设备的时钟周期，b为所述预设值，T1为所述片外充电设备的时钟周期，T2为所述片上时钟周期，T2/b为预设步距，b-a为所述芯片的时钟周期调整步距个数。
如权利要求13所述的片上时钟信号的生成方法，其特征在于，所述根据所述芯片的时钟周期调整步距个数获取所述基准电压的调整步距个数，以根据所述基准电压的调整步距调节所述基准电压包括：

如果b-a＞0，则控制所述基准电压减小b-a个调整步距，以使所述芯片的时钟周期减小b-a个预设步距；

如果b-a＝0，则控制所述芯片的时钟周期不变；

如果b-a＜0，则控制所述基准电压增加a-b个调整步距，以使所述芯片的时钟周期增加a-b个预设步距。