CN111669152A - 时钟发生器及产生时钟信号的方法 - Google Patents

时钟发生器及产生时钟信号的方法 Download PDF

Info

Publication number
CN111669152A
CN111669152A CN201910174678.4A CN201910174678A CN111669152A CN 111669152 A CN111669152 A CN 111669152A CN 201910174678 A CN201910174678 A CN 201910174678A CN 111669152 A CN111669152 A CN 111669152A
Authority
CN
China
Prior art keywords
voltage
charging
source
signal
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910174678.4A
Other languages
English (en)
Inventor
章彬
黄燕
付佳伟
陈剑洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201910174678.4A priority Critical patent/CN111669152A/zh
Priority to US16/438,406 priority patent/US10797710B2/en
Publication of CN111669152A publication Critical patent/CN111669152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

时钟发生器包括产生时钟信号作为其输出的振荡器，时钟信号的频率取决于偏置电流。反馈电路接收时钟信号，并产生指示时钟信号频率的反馈信号。电压检测器使用反馈信号产生充电电压，将充电电压与源电压比较，以产生指示二者的比较的检测信号。控制电压发生器使用检测信号产生控制电压。偏置电流由偏置电流源使用控制电压产生。

Description

时钟发生器及产生时钟信号的方法
技术领域
本发明涉及时钟信号发生器。具体地，本发明涉及无需参考的时钟信号发生器。
背景技术
大多便携式设备需要独立的时钟发生器，其提供具有所需频率的时钟信号。然而，温度、电压水平、以及其他因素均可能影响时钟信号的精度。
从而，有必要产生具有较小频率漂移的时钟信号，并具有较低能耗。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
根据一种实施方式，提供一种产生时钟信号的时钟发生器，其包括：
产生时钟信号的振荡器；
连接到振荡器以接收时钟信号的反馈电路，反馈电路产生指示时钟信号的频率的反馈信号；
连接到反馈电路以接收反馈信号的电压检测器，其中电压检测器将源电压与使用反馈信号产生的充电电压比较，以产生指示源电压与充电电压之间的比较的检测信号；
连接到电压检测器以接收检测信号的控制电压发生器，控制电压发生器使用检测信号产生控制电压；
连接到控制电压发生器以接收控制电压的偏置电流源，偏置电流源使用控制电压产生偏置电流，振荡器产生的时钟信号的频率决定于偏置电流。
示例地，电压检测器包括提供充电电压的充电电容，充电电容响应于反馈信号而被充电。
示例地，电压检测器响应于反馈信号而连接到偏置电流源。
示例地，响应于电压检测器连接到偏置电流源，充电电容自偏置电流源接收充电电流，充电电流与偏置电流为镜像。
示例地：
电压检测器包括比较器，比较器在第一输入端接收源电压、在第二输入端接收充电电压；
反馈电路响应于时钟信号而产生锁存信号，以及将锁存信号提供至比较器的锁存端；以及
比较器响应于锁存信号而提供指示源电压与充电电压之间的比较的检测信号。
示例地，控制电压发生器连接到电压检测器以向电压检测器提供控制电压，以及电压检测器使用控制电压产生源电压。
示例地，电压检测器包括NMOS晶体管，NMOS晶体管具有：接收控制电压的栅极、接收输入电流的漏极、以及提供源电压的源极；源极经过电阻器接地，偏置电流与输入电流为镜像。
示例地，偏置电流源包括PMOS晶体管，PMOS晶体管具有：连接到供电电压的源极、互相连接的漏极和栅极；PMOS晶体管的漏极连接到电压检测器的NMOS晶体管的漏极，以提供输入电流。
示例地，反馈电路为分频器，配置为划分时钟信号的频率以产生反馈信号。
示例地，控制电压发生器响应于检测信号指示源电压低于充电电压而增大控制电压，以及响应于检测信号指示源电压高于充电电压而减小控制电压。
示例地，控制电压发生器包括控制电容，控制电容具有接地的第一极板和提供控制电压的第二极板，控制电容响应于检测信号指示源电压低于充电电压而被充电以增大控制电压、响应于检测信号指示源电压高于充电电压而被放电以减小控制电压。
示例地，控制电压发生器进一步包括分别连接到控制电容的第二极板的上电容和下电容，上电容配置为响应于检测信号指示源电压低于充电电压而对控制电容充电，下电容配置为响应于检测信号指示源电压高于充电电压而将使控制电容放电。
根据另一实施方式，一种产生时钟信号的方法包括：
偏置电流源使用控制电压产生偏置电流；
振荡器使用偏置电流产生时钟信号；
反馈电路使用时钟信号产生反馈信号，反馈信号指示时钟信号的频率；
电压检测器将使用反馈信号产生的充电电压与使用控制电压产生的源电压进行比较；
电压检测器响应于充电电压与源电压之间的比较产生检测信号；以及
控制电压发生器使用检测信号产生控制电压。
示例地，产生偏置电流包括：
NMOS晶体管在其栅极接收控制电压；
第一PMOS晶体管在其源极接收供电电压；
将第一PMOS晶体管的漏极连接到NMOS晶体管的漏极以提供输入电流；
以第二PMOS晶体管作为第一PMOS晶体管的镜像；以及
第二PMOS晶体管产生偏置电流。
示例地，将充电电压与源电压进行比较包括：
响应于反馈信号，将充电电流提供给充电电容，以对充电电容充电；
充电电容产生充电电压；
NMOS晶体管在其栅极接收控制电压、在其漏极接收输入电流，其中偏置电流与输入电流为镜像；
在NMOS晶体管的源极提供源电压；以及
比较器将充电电压与源电压进行比较。
示例地，产生控制电压包括：
通过以下来响应于源电压低于充电电压而增大控制电压：
将控制电容连接到上电容以对控制电容充电；以及
控制电容提供控制电压；或者
通过以下来响应于源电压高于充电电压而减小控制电压：
将控制电容连接到下电容以使控制电容放电；以及
控制电容提供控制电压。
根据另一实施方式，提供一种时钟发生器，其包括：
产生控制电压的控制电压发生器；
连接到控制电压发生器的偏置电流源，偏置电流源使用控制电压产生偏置电流；
连接到偏置电流源的振荡器，振荡器使用偏置电流产生时钟信号；
连接到振荡器的反馈电路，反馈电路使用时钟信号产生指示时钟信号的频率的反馈信号；以及
连接到反馈电路和控制电压发生器的电压检测器，电压检测器产生检测信号，检测信号指示使用反馈信号而产生的充电电压与使用控制电压而产生的源电压之间的比较；
其中控制电压发生器使用检测信号改变控制电压。
示例地，时钟发生器进一步包括控制晶体管，控制晶体管具有：连接到控制电压发生器以接收控制电压的栅极、被连接以接收输入电流的漏极、以及连接到电压检测器以提供源电压的源极。
示例地：
偏置电流源包括连接为二极管的第一PMOS晶体管、第二PMOS晶体管、以及第三PMOS晶体管，第一PMOS晶体管具有：连接到供电电压的源极、以及提供输入电压的漏极；第二PMOS晶体管与第一PMOS晶体管为镜像以提供偏置电流；第三PMOS晶体管与第一PMOS晶体管为镜像以提供充电电流；以及
电压检测器包括提供充电电压的充电电容，响应于反馈信号，充电电容连接到第三PMOS晶体管，以使用充电电流而被充电。
示例地，控制电压发生器包括提供控制电压的控制电容，控制电容取决于检测信号而连接到上电容以被充电或连接到下电容以被放电。
附图说明
为使本发明前述内容可以更具体的方式得以理解，本发明的进一步详细的描述可以参考实施方式而得到，其中部分由所附的图例而展示。所附图例仅展示本发明的典型实施方式，且因本发明可以具有其他相同地有效实施方式，所附图例不应理解为限制本发明的范围。附图是为便于理解而非测量本发明而绘制。对于本领域的技术人员而言，在阅读了本描述并结合所附图例，所要求的发明主题的益处将易于理解。在附图中，相似的标记数字被用来指示相似的元件，以及：
图1是根据本发明示例的实施方式的时钟发生器的框图；
图2是图1的时钟发生器的电路图；以及
图3是图1的时钟发生器的信号的时序图。
具体实施方式
图1是根据本发明示例的实施方式的时钟发生器100的框图。时钟发生器100包括压控振荡器(voltage-controlled oscillator，VCO)102、偏置电流源104、控制电压发生器106、反馈电路108、以及电压检测器110。VCO 102产生时钟信号以作为时钟发生器100的输出。VCO 102使用由偏置电流源104提供的偏置电流而运行，所产生的时钟信号的频率使用偏置电流来调节。在本实施方式中，VCO 102包括环形振荡器，其具有多个串联的延迟门。延迟门自偏置电流源104接收偏置电流，并基于偏置电流而调节延迟时间，从而调节所产生的时钟信号的频率。
反馈电路108连接到VCO 102以接收时钟信号。反馈电路108使用时钟信号来产生反馈信号，反馈信号表征时钟信号的频率。反馈电路108连接到电压检测器110以向电压检测器110提供反馈信号。在本实施方式中，反馈电路108包括分频器。分频器产生的反馈信号的频率是来自VCO 102的时钟信号的频率的分数。从而，反馈电路108的分频器将时钟信号的频率划分，所产生的反馈信号的频率能够表征时钟信号的频率，但低于时钟信号的频率。
电压检测器110将充电电压与源电压相比较，并产生表示比较结果的检测信号。具体地，电压检测器110连接到反馈电路108以接收反馈信号。充电电压使用反馈信号而产生。源电压使用来自控制电压发生器106的控制电压而产生。为产生源电压，电压检测器还连接到控制电压发生器106以接收控制电压。
如前所述地，控制电压发生器106产生控制电压。进一步地，控制电压发生器106连接到电压检测器110以接收检测信号。控制电压发生器106使用检测信号来调节控制电压。所产生的控制电压被提供给偏置电流源104，以产生偏置电流。
电压检测器110将能够指示时钟信号的频率的充电电压与能够指示用于产生时钟信号的控制电压的源电压进行比较。电压检测器110的检测信号反映充电电压与源电压之间的差，并被用来调节控制电压。如果时钟信号的频率由于诸如温度等因素而发生漂移，检测信号将表示频率的漂移。使用检测信号，控制电压从而得以被调整，进而改变用来产生时钟信号的偏置电流，以保持时钟信号的频率稳定(即防止时钟信号的频率漂移)。
现在转到图2，其示出了图1的时钟发生器的一种实施方式的电路图。
VCO 102包括环形振荡器202。环形振荡器202包括多个串联的延迟门，延迟门自偏置电流源104接收偏置电流IVCO。尽管示出了三个延迟门，可以理解的是振荡器202可以包括多于三个延迟门。环形有振荡器202产生时钟信号。在所示的实施方式中，VCO 102进一步包括电平移位器204，其连接到环形振荡器202的输出。电平移位器204对时钟信号执行电平移位，通常地是电平上移，并将经电平移位的时钟信号clock_out提供作为时钟发生器100的输出。
电压检测器110包括充电电容Cchrg、第一开关S1、以及第二开关S2。充电电容Cchrg具有接地的第一极板、连接到第一开关S1的第二极板。第二开关S2连接在充电电容Cchrg的第二极板与地之间。充电电容Cchrg在第二极板上提供充电电压Vchrg。第一开关S1由来自反馈电路108的反馈信号控制，并运行为将充电电容Cchrg连接到或不连接到偏置电流源104。当第一开关S1响应于反馈信号而闭合时，充电电容Cchrg连接到偏置电流源104以接收充电电流Ichrg，其对充电电容Cchrg充电。另一方面，当第一开关S1打开而第二开关S2闭合时，充电电容Cchrg接地，并被放电。进而，由充电电容Cchrg提供的充电电压Vchrg转为地电平。
电压检测器110包括比较器206。比较器206具有第一输入端(正相输入端)和第二输入端(反相输入端)。比较器206的第一输入端接收源电压Vres，第二输入端连接到充电电容Cchrg的第二极板以接收充电电压Vchrg。在所示的实施方式中，比较器206是锁存比较器，其进一步地在锁存端接收来自反馈电路108的锁存信号。响应于锁存信号，比较器206提供检测信号以作为电压检测器110的输出。在本实施方式中，反馈电路108由时钟信号clock_out而产生锁存信号，以保证比较器206是基于对应于时钟信号clock_out的当前频率的充电电压和用来产生具有当前频率的时钟信号的源电压之间的比较而产生检测信号的。
源电压Vres由连接到比较器206的第一输入端的源电压发生器208所产生。电压检测器110的各实施方式可以包括源电压发生器208，其他实施方式亦可不包括该源电压发生器208。在所示的实施方式中，源电压发生器208包括NMOS晶体管210和电阻器212。NMOS晶体管210具有：连接到控制电压发生器106以接收控制电压Vctrl的栅极端、连接到偏置电流源104以接收输入电流Iinput的漏极端、以及连接到比较器206的第一输入端以提供源电压Vres的源极端。电阻器212连接在NMOS晶体管210的源极端和地之间。NMOS晶体管210响应于控制电压Vctrl而导通或判断，并据以提供源电压Vres。源电压Vres由下式确定：Vres＝Vctrl-Vthn，其中Vthn是NMOS晶体管210的阈值电压。
控制电压发生器106包括上电容Cup和下电容Cdn。上电容Cup经过上设置开关Sset_1而连接到供电电压Vdd，下电容Cdn经过下设置开关Sset_2而连接到地。上设置开关Sset_1和下设置开关Sset_1由反馈电路108接收设置信号。上设置开关Sset_1和下设置开关Sset_2响应于设置信号而闭合和打开，以分别对上电容Cup充电和对下电容Cdn放电。上电容Cup和下电容Cdn均连接到控制电容Cctrl。具体地，控制电容Cctrl具有：连接到地的第一极板、以及提供控制电压Cctrl的第二极板。上电容Cup经过上控制开关Sup而连接到控制电容Cctrl的第二极板。下电容Cdn经过下控制开关Sdown而连接到控制电容Cctrl的第二极板。
在运行中，如果比较器206产生的检测信号表示源电压Vres高于充电电压Vchrg，则下控制开关Sdown闭合以将下电容Cdn与控制电容Cctrl相连接，其将控制电容Cctrl放电，从而使控制电容Cctrl提供的控制电压Vctrl下降。另一方面，如果检测信号表明源电压Vres低于充电电压Vchrg，则上控制开关Sup闭合以将上电容Cup与控制电容Cctrl相连，其对控制电容Cctrl充电，从而使控制电压Vctrl上升。在本实施方式中，比较器206提供的检测信号为差分信号。差分信号分别被提供给上控制开关Sup和下控制开关Sdown。
偏置电流源104包括第一至第三PMOS晶体管214、216、218，其连接为电流镜。第一、第二、第三PMOS晶体管214、216、218的源极连接到供电电压Vdd。第一PMOS晶体管214的栅极和源极连接在一起，从而第一PMOS晶体管214作用为二极管。第一PMOS晶体管214的漏极向控制晶体管210提供输入电流Iinput。第一至第三PMOS晶体管214、216、218的栅极连接在一起。第二PMOS晶体管216的漏极向充电电容Cchrg提供充电电流Ichrg。第三PMOS晶体管218的漏极提供偏置电流IVCO。可以理解的是，偏置电流IVCO和充电电流Ichrg是输入电流Iinput的镜像。
图1、图2所示的时钟发生器100的运行将结合图3予以解释，图3为时钟发生器100中各信号的时序。图3中所示的信号为：
“clock_out”：VCO 102产生的时钟信号；
“chrg”：反馈电路108产生的、用于控制电压检测器110的第一开关S1的反馈信号；
“Vchrg”：充电电容Cchrg提供给比较器206的第二输入端的充电电压；
“latch”：反馈电路108提供给比较器206的锁存端的锁存信号；
“up”：比较器206提供给上控制开关Sup的检测信号；
“down”：比较器206提供给下控制开关Sdown的检测信号；
“Vctrl”：控制电压发生器106产生的控制电压；以及
“set”：反馈电路108提供给上设置开关Sset_1和下设置开关Sset_2的设置信号。
由时间t31开始，VCO 102产生具有指定频率的时钟信号“clock_out”。反馈电路108接收时钟信号“clock_out”，并向第一开关S1提供反馈信号“chrg”。在所示的实施方式中，施加到第一开关S1的反馈信号“chrg”的频率是时钟信号“clock_out”的频率的一半。当反馈信号“chrg”为高时，第一开关S1闭合。这使得充电电流Ichrg被提供给充电电容Cchrg，以对充电电容Cchrg充电。从而，在反馈信号“chrg”保持为高位期间，充电电压“Vchrg”上升。反馈电路108所提供的设置信号“set”为高，以分别将上设置开关Sset_1和下设置开关Sset_2闭合。闭合的开关使得上电容Cup被充电，而下电容Cdn被放电。
在时间t32，反馈信号“chrg”由高转低，充电电压“Vchrg”被保持在其被充电后的电平上。充电电压“Vchrg”被被提供给比较器206的反相输入端。在比较器206的正相输入端，接收用来产生时钟信号“clock_out”的源电压Vres。其后在时间t33，由反馈电路108提供给比较器206的锁存端的锁存信号“latch”跳为高电平，使得比较器206输出基于源电压Vres和充电电压“Vchrg”之间的比较的检测信号。
在锁存信号“latch”转为高的时间t33，源电压Vres低于充电电压“Vchrg”，从而比较器206提供给上控制开关Sup的检测信号“up”转为高电平。另一方面，在时间t33，提供给上设置开关Sset_1和下设置开关Sset_2的设置信号“set”跳为低电平。高位的检测信号“up”将上控制开关Sup闭合，以允许已经被供电电压Vdd充电的上电容Cup对控制电容Cctrl充电。从而，控制电容Cctrl所提供的控制电压“Vctrl”上升。
可以理解的是，如果所产生的时钟信号“clock_out”的频率下降，则基于等式t＝1/f，时钟信号的每个周期的时间上升，等式中t是时钟信号的周期时间，f为频率。反馈信号“chrg”会有更多的时间来闭合电压检测器110的第一开关S1而为充电电容Cchrg充电。充电电容Cchrg被充电电流Ichrg充电的时间越长，所提供的充电电压Vchrg越高。在本实例中，需要增大时钟信号“clock_out”的频率，有必要使用检测信号来增大控制电压Vctrl，进而增大偏置电流IVCO。
随后，增大的控制电压Vctrl导致输入电流Iinput增加，镜像了输入电流Iinput的偏置电流IVCO增大，导致时钟信号“clock_out”的频率上升。稍后于时间t33，提供给第二开关S2的反馈信号“dis_chrg”跳为高位，使充电电容Cchrg放电，从而充电电压Vchrg转为地电平。
在时间t34，即锁存信号“latch”的高位的末尾以及反馈信号“chrg”的高位的开始，充电电容Cchrg开始另一回合的充电，以产生表征最新的时钟信号“clock_out”的频率的充电电压Vchrg。
在随后的锁存信号“latch”为高位的时间t35，源电压Vres高于充电电压“Vchrg”，这意味着充电电容Cchrg的充电时间短于预期时间，时钟信号“clock_out”的频率较高。此时需要通过将控制电压“Vctrl”和偏置电流IVCO下拉来使时钟信号的频率下降。在时间t35，提供给下控制开关Sdown的检测信号“down”转为高位。下控制开关Sdown闭合，以将控制电容Cctrl和下电容Cdn连接，对控制电容Cctrl充电并降低控制电压Vctrl。由于偏置电流IVCO下降，所产生的时钟信号“clock_out”的频率下降。
控制电压Vctrl增加或减少的量取决于控制电容Cctrl和上电容Cup或下电容Cdn的电容值之间的比率，示为：
Figure BDA0001988228670000101
或者
Figure BDA0001988228670000102
可以理解的是，时钟信号“clock_out”的频率可以通过配置上电容Cup、下电容Cdn、以及控制电容Cctrl来调整。
在此描述的时钟发生器通过产生表征所产生的时钟信号的频率的充电电压信号、将充电电压信号与时钟信号据以产生的控制电压信号相比较、使用由比较产生的检测信号来调节控制电压信号以进一步调整提供给振荡器的偏置电流，从而构成了调整回路。时钟信号的频率可以相对于温度、老化以及其他周围因素而维持在相对稳定的水平。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。“连接”、“耦接”、“耦合”均表示在相耦接或相连接的元件之间存在电学的联系，且不意味着其间没有中间元件。在描述晶体管及其连接时，词语栅、漏、和源与栅极、漏极、源极以及栅极端、漏极端、源极端是可互换的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (10)

1.一种产生时钟信号的时钟发生器，其特征在于，包括：
产生时钟信号的振荡器；
连接到振荡器以接收时钟信号的反馈电路，反馈电路产生指示时钟信号的频率的反馈信号；
连接到反馈电路以接收反馈信号的电压检测器，其中电压检测器将源电压与使用反馈信号产生的充电电压比较，以产生指示源电压与充电电压之间的比较的检测信号；
连接到电压检测器以接收检测信号的控制电压发生器，控制电压发生器使用检测信号产生控制电压；
连接到控制电压发生器以接收控制电压的偏置电流源，偏置电流源使用控制电压产生偏置电流，振荡器产生的时钟信号的频率决定于偏置电流。
2.根据权利要求1所述的时钟发生器，其特征在于：电压检测器包括提供充电电压的充电电容，充电电容响应于反馈信号而被充电。
3.根据权利要求1所述的时钟发生器，其特征在于：
电压检测器包括比较器，比较器在第一输入端接收源电压、在第二输入端接收充电电压；
反馈电路响应于时钟信号而产生锁存信号，以及将锁存信号提供至比较器的锁存端；以及
比较器响应于锁存信号而提供指示源电压与充电电压之间的比较的检测信号。
4.根据权利要求1所述的时钟发生器，其特征在于：控制电压发生器包括控制电容，控制电容具有接地的第一极板和提供控制电压的第二极板，控制电容响应于检测信号指示源电压低于充电电压而被充电以增大控制电压、响应于检测信号指示源电压高于充电电压而被放电以减小控制电压。
5.一种产生时钟信号的方法，其特征在于，包括：
使用控制电压产生偏置电流；
使用偏置电流产生时钟信号；
使用时钟信号产生反馈信号，反馈信号指示时钟信号的频率；
将使用反馈信号产生的充电电压与使用控制电压产生的源电压进行比较；
产生指示充电电压与源电压之间的比较的检测信号；以及
使用检测信号产生控制电压。
6.根据权利要求5所述的方法，其特征在于，产生偏置电流包括：
在NMOS晶体管的栅极接收控制电压；
在第一PMOS晶体管的源极接收供电电压；
将第一PMOS晶体管的漏极连接到NMOS晶体管的漏极以提供输入电流；
以第二PMOS晶体管作为第一PMOS晶体管的镜像；以及
第二PMOS晶体管产生偏置电流。
7.根据权利要求5所述的方法，其特征在于，将充电电压与源电压进行比较包括：
响应于反馈信号，将充电电流提供给充电电容，以对充电电容充电；
充电电容产生充电电压；
在NMOS晶体管的栅极接收控制电压、在NMOS晶体管的漏极接收输入电流，其中偏置电流与输入电流为镜像；
在NMOS晶体管的源极提供源电压；以及
将充电电压与源电压进行比较。
8.一种时钟发生器，其特征在于，包括：
产生控制电压的控制电压发生器；
连接到控制电压发生器的偏置电流源，偏置电流源使用控制电压产生偏置电流；
连接到偏置电流源的振荡器，振荡器使用偏置电流产生时钟信号；
连接到振荡器的反馈电路，反馈电路使用时钟信号产生指示时钟信号的频率的反馈信号；以及
连接到反馈电路和控制电压发生器的电压检测器，电压检测器产生检测信号，检测信号指示使用反馈信号而产生的充电电压与使用控制电压而产生的源电压之间的比较；
其中控制电压发生器使用检测信号改变控制电压。
9.根据权利要求8所述的时钟发生器，其特征在于，进一步包括控制晶体管，控制晶体管具有：连接到控制电压发生器以接收控制电压的栅极、被连接以接收输入电流的漏极、以及连接到电压检测器以提供源电压的源极。
10.根据权利要求9所述的时钟发生器，其特征在于：
偏置电流源包括连接为二极管的第一PMOS晶体管、第二PMOS晶体管、以及第三PMOS晶体管，第一PMOS晶体管具有：连接到供电电压的源极、以及提供输入电压的漏极；第二PMOS晶体管与第一PMOS晶体管为镜像以提供偏置电流；第三PMOS晶体管与第一PMOS晶体管为镜像以提供充电电流；以及
电压检测器包括提供充电电压的充电电容，响应于反馈信号，充电电容连接到第三PMOS晶体管，以使用充电电流而被充电。
CN201910174678.4A 2019-03-07 2019-03-07 时钟发生器及产生时钟信号的方法 Pending CN111669152A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910174678.4A CN111669152A (zh) 2019-03-07 2019-03-07 时钟发生器及产生时钟信号的方法
US16/438,406 US10797710B2 (en) 2019-03-07 2019-06-11 Clock generator and method for generating clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910174678.4A CN111669152A (zh) 2019-03-07 2019-03-07 时钟发生器及产生时钟信号的方法

Publications (1)

Publication Number Publication Date
CN111669152A true CN111669152A (zh) 2020-09-15

Family

ID=72335900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910174678.4A Pending CN111669152A (zh) 2019-03-07 2019-03-07 时钟发生器及产生时钟信号的方法

Country Status (2)

Country Link
US (1) US10797710B2 (zh)
CN (1) CN111669152A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422122A (zh) * 2020-11-04 2021-02-26 北京智芯微电子科技有限公司 一种反馈调节型振荡器
CN115664382A (zh) * 2022-10-12 2023-01-31 北京博瑞微电子科技有限公司 振荡器电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841324A (en) 1996-06-20 1998-11-24 Harris Corporation Charge-based frequency locked loop and method
US6157180A (en) 1999-03-04 2000-12-05 National Semiconductor Corporation Power supply regulator circuit for voltage-controlled oscillator
US6329882B1 (en) * 1999-12-20 2001-12-11 Intel Corporation Third-order self-biased phase-locked loop for low jitter applications
US20050068073A1 (en) * 2003-09-26 2005-03-31 Xudong Shi Regulated adaptive-bandwidth PLL/DLL using self-biasing current from a VCO/VCDL
US6989718B2 (en) * 2004-01-20 2006-01-24 Infineon Technologies Ag Circuit and method for phase locked loop charge pump biasing
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
US7646253B2 (en) 2006-05-19 2010-01-12 Broadcom Corporation Frequency-locked clock generator
US7667545B2 (en) * 2008-03-04 2010-02-23 Freescale Semiconductor, Inc. Automatic calibration lock loop circuit and method having improved lock time

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422122A (zh) * 2020-11-04 2021-02-26 北京智芯微电子科技有限公司 一种反馈调节型振荡器
CN112422122B (zh) * 2020-11-04 2022-01-14 北京智芯微电子科技有限公司 一种反馈调节型振荡器
CN115664382A (zh) * 2022-10-12 2023-01-31 北京博瑞微电子科技有限公司 振荡器电路
CN115664382B (zh) * 2022-10-12 2023-09-19 北京博瑞微电子科技有限公司 振荡器电路

Also Published As

Publication number Publication date
US10797710B2 (en) 2020-10-06
US20200287556A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
JP4539977B2 (ja) 容量性チャージ・ポンプ
US10623005B2 (en) PLL circuit and CDR apparatus
CN111669152A (zh) 时钟发生器及产生时钟信号的方法
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
US7379521B2 (en) Delay circuit with timing adjustment function
US7920000B2 (en) PLL circuit and method of controlling the same
KR20200007538A (ko) 전류 미러를 포함하는 디지털 제어 오실레이터
KR101208565B1 (ko) 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법
EP3499726B1 (en) Delay-locked loop having initialization circuit
US8928416B2 (en) Transceiver, voltage control oscillator thereof and control method thereof
CN116827318A (zh) 一种短锁定时间的dcc电路
CN103338038A (zh) 锁相环电路
CN111293980A (zh) 具有动态选择的振荡输出信号电平移位的频率合成器
US8937512B1 (en) Voltage-controlled oscillator
TWI690141B (zh) 電荷泵和鎖相環
CN108075773B (zh) 用于锁相环的启动电路及锁相环
US8373465B1 (en) Electronic device and method for phase locked loop
CN111628767B (zh) 初始控制电压产生电路
EP4422077A1 (en) A voltage-current conversion circuit, a voltage-controlled oscilator, and a phase-locked loop circuit
CN115051692B (zh) 一种宽电源范围的频率信号发生器及调频方法
US10056910B2 (en) Oscillation circuit device
WO2023247081A1 (en) Phase-locked loop
KR100742016B1 (ko) 튜닝가능 발진기 및 전파 지연 보상 방법
JPH11205133A (ja) Ｐｌｌ回路およびシリアル／パラレル変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination