CN101877589A - 锁相环电路 - Google Patents

Abstract

本发明提供一种锁相环电路，包含：相位频率侦测器，侦测反馈信号与参照信号之间的相位差，并回应侦测的上述相位差产生相位差信号；电荷泵，基于相位差信号输出电流信号，其中电荷泵包含至少一个核心装置；有源环路滤波器，接收并转换电流信号为控制信号，其中有源环路滤波器的操作电压比电荷泵的操作电压高；受控振荡器，接收控制信号并回应控制信号产生输出信号；以及反馈除频器，接收输出信号来产生反馈信号。本发明的方法能够于锁相环电路中利用应用核心装置的电荷泵、有源环路滤波器及受控振荡器来达成面积节省且操作于高速的目的。

Description

锁相环电路

技术领域

本发明有关一种锁相环电路(Phase Lock Loop，PLL)电路，更具体地，是关于一种既可节省电路面积又具有低KVCO的PLL电路。

背景技术

PLL代表锁相环电路，且基本为闭环路频率控制系统，其中操作基于反馈信号与参照信号之间的相位差的相位敏感侦测(phasesensitive detection)。PLL电路回应频率与相位输入信号两者，其自动提升或降低受控振荡器(controlled oscillator)的频率，直到反馈信号的频率与相位都与参照信号匹配。简单说来，PLL比较两个信号的频率来产生控制信号，控制信号与两个输入频率的差成比例(proportional)。控制信号用来驱动受控振荡器(controlled oscillator)，例如压控振荡器(Voltage-Controlled Oscillator，VCO)，其中压控振荡器产生输出频率。输出频率经过除频器(frequency divider)重新回到系统输入端，以产生负反馈环路。若输出频率有偏移，控制信号会提升，驱动频率往相反方向变化，从而减少误差。因此，输出频率就被锁定于参照信号的频率。参照信号可从晶体振荡器(crystal oscillator)获得，参照信号的频率非常稳定。

PLL电路广泛应用于无线、电信、电脑及其它电子应用中。它们能产生稳定的频率，将信号从嘈杂的通信通道中还原，或者将时钟时序脉冲(clock timing pulses)分配(distribute)在数字逻辑设计中，例如微处理器中。具有低增益值K的受控振荡器(即VCO的KVCO)的PLL具有数个优点。首先，由控制电压V_ctrl的噪声，例如参照信号杂散(reference spur)，电源噪声耦合(power noise couple)产生的抖动(jitter)，会被最小化。第二，既定频宽下可节省环路滤波器电容大小。如此，抖动性能与面积都会从低KVCO的PLL设计中获益。可是，若可用的V_ctrl的范围较小，低KVCO的PLL会导致较小频率调整范围，这种情形在先进技术中很可能发生。举例来说，在一个单纯的1.2V设计中，最大可用的V_ctrl范围仅大约0.6V。为了克服工艺变化与适应GHz水平的输出频率，就无法获得低KVCO，且KVCO不可避免达到几个GHz/Volt的范围。因此，需要一种能够解决上述问题，节省面积又具有低KVCO的PLL电路。

发明内容

为了解决锁相环电路的电路面积与高速处理的技术问题，本发明提供一种锁相环电路，可以节省电路面积且操作于较高速度。

本发明提供一种锁相环电路，包含：相位频率侦测器，侦测反馈信号与参照信号之间的相位差，并回应侦测的相位差产生相位差信号；电荷泵，基于相位差信号输出电流信号，其中电荷泵包含至少一个核心装置；有源环路滤波器，接收并转换电流信号为控制信号，其中有源环路滤波器的操作电压比电荷泵的操作电压高；受控振荡器，接收控制信号并回应控制信号产生输出信号；以及反馈除频器，接收输出信号来产生反馈信号。

本发明另提供一种锁相环电路，包含：相位频率侦测器，侦测反馈信号与参照信号之间的相位差，并回应侦测的相位差产生相位差信号；电荷泵，基于相位差信号输出第一电流信号与第二电流信号，其中电荷泵包含至少一个核心装置，且其中第二电流信号为第一电流信号的数倍；有源环路滤波器，接收并转换第一电流信号与第二电流信号为第一控制信号与第二控制信号，其中有源环路滤波器的操作电压比电荷泵的操作电压高；受控振荡器，接收并合并第一控制信号与第二控制信号以产生合并控制信号，并回应合并控制信号产生输出信号；以及反馈除频器，接收输出信号以产生反馈信号。

利用本发明能够于锁相环电路中利用应用核心装置的电荷泵、有源环路滤波器及受控振荡器来达成面积节省且操作于高速的目的。

附图说明

图1显示根据本发明的实施方式的锁相环电路的示意图。

图2显示根据本发明的实施方式的电荷泵与有源环路滤波器的电路示意图。

图3显示根据本发明的另一实施方式的电荷泵与有源环路滤波器的电路示意图。

图4显示根据本发明的另一实施方式的锁相环电路。

图5显示根据本发明的另一实施方式的电荷泵及有源环路滤波器的电路示意图。

图6显示根据本发明的受控振荡器合并控制信号的电路示意图。

图7显示根据本发明的实施方式的受控振荡器合并控制控制信号的细节示意图。

图8显示根据本发明的实施方式的控制信号的模拟波型以及输出信号的频率。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。

图1显示根据本发明的实施方式的锁相环电路的示意图。如图1所示，锁相环电路100包含相位频率侦测器(phase frequencydetector)101，电荷泵(charge pump)102，有源环路滤波器(active loopfilter)103，调节器(regulator)104，受控振荡器105及反馈除频器(feedback divider)106。相位侦测器101侦测反馈信号S_feedback与参照信号S_Ref之间的相位差，并回应侦测的相位差产生相位差信号S_UP与S_DN。电荷泵102基于相位差信号S_UP与S_DN输出电流信号I_CP。有源环路滤波器103接收并转换电流信号I_CP为控制信号V_ctrl。受控振荡器105接收控制信号V_ctrl，并根据控制信号V_ctrl产生输出信号S_output。根据本发明的实施方式，受控振荡器105可为压控振荡器(VoltageControlled Oscillator，VCO)，回应控制信号V_ctrl产生输出信号S_output。输出信号S_output的频率可与控制信号V_ctrl的电流电平或电压电平成比例也可不成比例。利用调节器104调节供给受控振荡器105的电源，以减少电源供给噪声的影响。反馈除频器106接收输出信号S_output，以产生反馈信号S_feedback。输出信号S_output的频率可为或可不为反馈信号S_feedback的频率的倍数。举例来说，输出信号S_output的频率可以是反馈信号S_feedback的频率的N倍，反馈除频器106可通过计数器实施，来将输出信号S_output的频率除以N。反馈信号S_feedback被反馈至相位频率侦测器101的输入，反馈信号S_feedback与参照信号S_Ref之间的相位差被再次侦测，如此来校正输出信号S_output的频率，直到反馈信号S_feedback被锁定于参照信号S_Ref，的频率，其中参照信号S_Ref可从频率非常稳定的振荡器处获取。

根据本发明的实施方式，相位频率侦测器101，电荷泵102与反馈除频器106可由先进工艺制造的核心装置所组成，以操作于较低电压及较高速度；举例来说，65nm的CMOS工艺具有1.2V的操作电压。另一方面，为了增大控制信号V_ctrl的可用的电压范围，以便给PLL 100提供较宽的频率调整范围(或所谓的锁定范围)，有源环路滤波器可包含至少一个操作于较高操作电压的I/O装置。举例来说，有源滤波器的操作电压可为3.3V，使得控制电压V_ctrl的最大可用电压可达到3.3V，该电压比核心装置的操作电压1.2V要高。一旦控制信号V_ctrl的可用电压被增大后，受控振荡器的增益值K可被减少。众所周知，低KVCO的PLL具有数个优点。举例来说，由控制电压V_ctrl噪声引入的抖动(例如参照信号杂散，电源噪声耦合)可被减少，以达到更稳定的PLL系统。因此，控制信号V_ctrl的可用电压范围被增大，且具有低受控振荡增益值(controlled oscillator gain value)K，如此可达到较大频率调整范围，同时，更避免了若使用高受控振荡增益值K而引起的缺点。

图2显示根据本发明的实施方式的电荷泵与有源环路滤波器的电路示意图。如图2所示，电荷泵102A包含两个电流源201与202，来提供电流I，以及两个开关203与204。开关203由相位差S_UP信号控制，且开关204由相位差信号S_DN控制。相位频率侦测器101输出相位差信号S_UP，以闭合开关203来给有源环路滤波器103A中的电容充电，当反馈信号S_feedback的频率落后于参照信号S_Ref时，输出相位差信号，而当反馈信号S_feedback的频率超过参照信号S_Ref的频率时，闭合开关204来使电容放电。有源环路滤波器103A包含放大器205，电阻R₁，与电容C₁及C₂。放大器205可为运算放大器且包含耦接至电荷泵102A的第一输入端，耦接至参照电压V_REF的第二输入端，以及输出控制电压V_ctrl的输出端。电容C₁与电阻R₁串联耦接，并位于放大器205的第一输入端与输出端之间。电容C₂耦接于放大器205的第一输入端与输出端之间。

如前所述，电荷泵102A之中使用的电子元件可为先进工艺制造的核心装置，以达到操作于低操作电压VA与高速的情形下。另一方面，放大器205可为由电压V_B供电的I/O装置，V_B的电压比电荷泵102A的操作电压V_A高。有源环路滤波器103A中的R₁与电容C₁及C₂组成放大器205的负反馈环路，以此来使电荷泵102A总能连至(see)虚拟地节点N₁，虚拟地节点N₁大体接近参照电压V_REF。经由电荷泵102A的充电与放电操作，输出控制信号V_ctrl的最大可用电压并不再受电荷泵102A的操作电压V_A的限制，且可达到比操作电压V_A更高的值。举例来说，当电荷泵102A采用的电子元件是用65nm CMOS工艺制造时，该电子元件具有使用1.2V(V_A)的操作电压，且放大器205可包含至少一个操作电压为3.3V(V_B)的I/O装置，输出控制信号V_ctrl的最大可用电压理论上可达3.3V，这比电荷泵102A的操作电压V_A高很多。

因为输出控制信号V_ctrl的最大可用电压增大，受控振荡器105的增益值K可被减少，如此，在既定频宽下，环路滤波器电容的尺寸也会减少。根据本发明的实施方式，电容C₁与C₂可为金属-绝缘层-金属技术(Metal Insulator Metal，MIM)电容，金属-氧化层-金属(Metal Oxide Metal，MOM)电容或两者组合的电容。如图3所示，根据本发明的另一实施方式，电容也可采用如MOS电容C₁’及C₂’，以更节省需要的面积。图3中与图2中相同编号的元件的功能也与图2中的相应元件的功能相似，此处不再赘述。

图4显示根据本发明的另一个实施方式的锁相环电路。如图4所示，锁相环电路500包含相位频率侦测器501，电荷泵502，有源环路滤波器503，调节器504，受控振荡器505以及反馈除频器506。相位频率侦测器501，调节器504与反馈除频器506的操作与相位频率侦测器101，调节器104与反馈除频器106的操作类似，为简洁起见此处不再赘述。在本实施方式中，电荷泵502基于相位差信号输出电流信号I_CP1及I_CP2。有源环路滤波器503接收电流信号I_CP1及I_CP2并分别转换电流信号I_CP1及I_CP2为控制信号V_ctrl1与V_ctrl2。受控振荡器505接收并合并(combine)控制信号V_ctrl1与V_ctrl2来产生合并的控制信号V_ctrl，并回应合并的控制信号V_ctrl产生输出信号S_output。输出信号S_output的频率可或可不与合并的控制信号V_ctrl的电压电平或电流电平成比例。根据本发明的实施方式，相位频率侦测器501，电荷泵502与反馈除频器506可包含用先进工艺制造的核心装置，以操作于较低电压与较高速度；举例来说，具有1.2V操作电压的65nm CMOS工艺的核心装置。另一方面，如上讨论的类似概念，为了扩大合并的控制信号V_ctrl的可用电压范围，以给PLL 500提供更宽的频率调节范围(或所谓的锁定范围)，有源环路滤波器503可包含至少一个操作于更高操作电压之I/O装置。举例来说，有源环路滤波器503的操作电压可为3.3V，使得合并的控制电压V_ctrl的最大可用电压能达到3.3V，这样比核心装置的1.2V操作电压要高。

图5显示根据本发明的另一实施方式的电荷泵及有源环路滤波器的电路示意图。如图5所示，电荷泵502包含两个电荷泵单元502A与502B，每一个皆为独立的电荷泵，且包含两个电流源与两个开关。电荷泵单元502A基于相位差信号S_UP与S_DN输出电流信号I_CP1。类似地，电荷泵单元502B基于相位差信号S_UP与S_DN来输出电流信号I_CP2。电荷泵单元502A与502B的操作与电荷泵102A的操作类似，此处不再赘述。电流信号I_CP1与I_CP2为同时输出，以根据相位差信号S_UP的S_DN逻辑，对有源环路滤波器503来进行充电或放电。有源环路滤波器503包含两个滤波路径513及523，分别耦接至电荷泵单元502A与502B。第一滤波路径513包含放大器515及电容C₁。放大器515可为运算放大器，且包含第一输入端，其耦接至电容C₁的一端与电荷泵单元502A，以接收电流信号I_CP1；第二输入端，耦接至参照电压产生器509来产生参照电压V_REF；以及输出端，耦接至电容C₁的另一端，且输出控制信号V_ctrl1至受控振荡器505。第二滤波路径523包含电阻R以及电容C₂。第二滤波路径的滤波输出端N₂接收电流信号I_CP2以及输出控制信号V_ctrl2。电容C₂与电阻R并联，并位于参照电压产生器509与滤波输出端N₂之间。需要注意的是，电流源508产生的电流是电流源507产生电流的数倍。因此，电流信号I_CP2是电流信号I_CP1的数倍。如图5所示，举例来说，电流源508产生电流I，该电流比电流源507产生的电流I/M大M倍。将V_ctrl1与V_ctrl2加总得到整体传输函数(overall transfer function)：

$V_{\mathrm{ctrl}1}+V_{\mathrm{ctrl}2}=\frac{I_{\mathrm{CP}1}}{s{C}_1}+\frac{I_{\mathrm{CP}2}R}{1+\mathrm{sR}{C}_2}=\frac{I/M}{s{C}_1}+\frac{\mathrm{IR}}{1+\mathrm{sR}{C}_2}=\frac{I}{{\mathrm{sMC}}_1}\frac{1+\mathrm{sR}({\mathrm{MC}}_1+C_2)}{(1+\mathrm{sR}{C}_2)}=\frac{I}{{\mathrm{sC}}_1^N}\frac{1+\mathrm{sR}(C_1^N+C_2)}{(1+\mathrm{sR}{C}_2)}$

等式1

其中

电流源507与508之间的M倍的关系使得电容C₁的等效电容(equivalent capacitance)被放大M倍。如此，当与图2中显示的有源环路滤波器103A比较时，有源环路滤波器503的电容C₁需要的面积会更减少M倍。

控制信号V_ctrl1与V_ctrl2进一步被受控振荡器505合并，产生合并的控制信号V_ctrl。如前所述，电荷泵502A与502B中使用的电子元件，可为先进工艺制作的核心装置，以操作于较低操作电压V_A与较高速度。另一方面，放大器515可包含由电压VB供电的至少一个I/O装置，其中电压V_B比电荷泵502A及502B的操作电压V_A高。电容C₁组成放大器515的负反馈环路，使得电荷泵502A大体总能接至虚拟地节点N₃，虚拟地节点N₃大体上接近参照电压V_REF。经由电荷泵502A的充电与放电操作，控制信号V_ctrl1的最大可用电压不再受到电荷泵单元502A的操作电压V_A的限制，且可达到比操作电压V_A更高的值。举例来说，当电荷泵502A与502B中使用的电子元件是用65nm CMOS工艺制作并具有1.2V(V_A)操作电压时，且放大器515包含操作电压为3.3V(V_B)的至少一个I/O装置，控制信号V_ctrl1的最大可用电压可达3.3V，比电荷泵单元502A与502B的操作电压V_A高很多。另外，通过合并的控制信号V_ctrl的增大的最高可用电压，可减少受控振荡器505的增益值K，在既定的频宽下还可减小环路滤波器的电容尺寸。另外，通过电容的放大技术(multiplication technology)，与有源环路滤波器103A的架构相比，要达到同样的环路滤波器频宽，有源环路滤波器503电容C₁的需要面积可更减少M倍。根据本发明的实施方式，电容C₁与C₂可为金属-绝缘层-金属技术(Metal Insulator Metal，MIM)电容，金属-氧化层-金属(Metal Oxide Metal，MOM)电容，金属氧化物半导体电容，或者三者的组合。

图6显示根据本发明的受控振荡器605合并控制信号V_ctrl1与V_ctrl2的电路示意图。如图6所示，控制信号V_ctrl1与V_ctrl2利用电压电流转换器601与602可分别转换为电流控制信号I_ctrl1与I_ctrl2，电流控制信号I_ctrl1与I_ctrl2可在进入电流控制振荡器(current control oscillator，ICO)604之前，更进一步在电流域(current domain)由加总器(summer)603合并。电流控制振荡器604接收合并的电流控制信号并根据合并的电流控制信号产生输出信号S_output。输出信号S_output的频率可与或可不与合并的电流控制信号的电流量成比例。图7显示根据本发明的实施方式的受控振荡器合并控制控制信号V_ctrl1与V_ctrl2的细节示意图。可以看出，对应控制信号V_ctrl1与V_ctrl2的电流于节点N₄被加总，且经由电流镜流入电流控制振荡器(current control oscillator，ICO)604。

图8显示根据本发明实施方式的控制信号的模拟波型以及输出信号的频率。如图8所示，第一列为从第一滤波路径513输出的控制信号V_ctrl1的电压波形，第二列为从第二滤波路径523输出的控制信号V_ctrl2的电压波形，第三列为合并的控制信号V_ctrl的电压波形，其中(V_ctrl＝V_ctrl1+V_ctrl2)，第四列为对应的输出信号S_output的频率，其中该频率可与或可不与合并的控制信号成比例。可以看出，控制信号V_ctrl1开始大体为0.5V，最后大体锁定于1.7V。因为采用有源环路滤波器技术，第一滤波路径上的最大可用电压大体可达到3.3V。控制信号V_ctrl2于1.2V与0V之间振荡，1.2V与0V是较低操作电压电荷泵的输出范围。在受控振荡器被锁定后，控制信号V_ctrl2被大体锁定于V_REF。可以看出，输出频率(第4列)可以模拟合并的控制信号V_ctrl的电压，最后，输出频率被大体锁定于1.5GHz。

本发明虽用较佳实施方式说明如上，然而其并非用来限定本发明的范围，任何本领域中技术人员，在不脱离本发明的精神和范围内，做的任何更动与改变，都在本发明的保护范围内，具体以权利要求界定的范围为准。

Claims (16)

1.一种锁相环电路，包含：

相位频率侦测器，侦测反馈信号与参照信号之间的相位差，并回应侦测的上述相位差产生相位差信号；

电荷泵，基于上述相位差信号输出电流信号，其中上述电荷泵包含至少一个核心装置；

有源环路滤波器，接收并转换上述电流信号为控制信号，其中上述有源环路滤波器的操作电压比上述电荷泵的操作电压高；

受控振荡器，接收上述控制信号并回应上述控制信号产生输出信号；以及

反馈除频器，接收上述输出信号来产生上述反馈信号。

2.如权利要求1所述的锁相环电路，其特征在于，上述控制信号的最大可用电压比上述电荷泵的操作电压高。

3.如权利要求1所述的锁相环电路，其特征在于，上述有源环路滤波器包含放大器，上述放大器输出上述控制信号，且其中上述放大器包含至少一个I/O装置，上述I/O装置操作于既定操作电压，且上述既定操作电压比上述电荷泵的操作电压高。

4.如权利要求1所述的锁相环电路，其特征在于，上述有源环路滤波器包含：

放大器，包含耦接至上述电荷泵的第一输入端，耦接至参照电压的第二输入端，以及输出上述控制信号的输出端；

电阻；

第一电容，与上述电阻串联，并位于上述第一输入端与上述输出端之间；以及

第二电容，耦端接于上述第一输入端与上述输出之间。

5.如权利要求4所述的锁相环电路，其特征在于，上述第一电容与上述第二电容为金属-绝缘层-金属电容，金属-氧化层-金属电容，金属氧化物半导体电容或上述的组合。

6.如权利要求1所述的锁相环电路，其特征在于，上述相位频率侦测器与上述反馈除频器包含核心装置。

7.一种锁相环电路，包含：

相位频率侦测器，侦测反馈信号与参照信号之间的相位差，并回应侦测的上述相位差产生相位差信号；

电荷泵，基于上述相位差信号输出第一电流信号与第二电流信号，其中上述电荷泵包含至少一个核心装置，且其中上述第二电流信号为上述第一电流信号的倍数；

有源环路滤波器，接收并转换上述第一电流信号与上述第二电流信号为第一控制信号与第二控制信号，其中上述有源环路滤波器的操作电压比上述电荷泵的操作电压高；

受控振荡器，接收并合并上述第一控制信号与上述第二控制信号以产生合并控制信号，并回应上述合并控制信号产生输出信号；以及

反馈除频器，接收上述输出信号以产生上述反馈信号。

8.如权利要求7所述的锁相环电路，其特征在于，上述合并控制信号的最大可用电压比上述电荷泵的操作电压高。

9.如权利要求7所述的锁相环电路，其特征在于，上述相位频率侦测器与上述反馈除频器包含核心装置，且上述有源环路滤波器包含至少一个I/O装置。

10.如权利要求7所述的锁相环电路，其特征在于，上述电荷泵包含第一电荷泵单元，基于上述相位差信号输出上述第一电流信号；以及第二电荷泵单元，基于上述相位差信号输出上述第二电流信号，且其中上述第一电流信号与上述第二电流信号为同时输出。

11.如权利要求7所述的锁相环电路，其特征在于，上述有源环路滤波器包含：

第一滤波路径，接收上述第一电流信号并产生上述第一控制信号，其中上述第一滤波路径包含操作于既定操作电压的放大器，其中上述既定操作电压比上述电荷泵的操作电压高；以及

第二滤波路径，接收上述第二电流信号并产生上述第二控制信号。

12.如权利要求11所述的锁相环电路，其特征在于，上述放大器直接输出上述第一控制信号给上述受控振荡器。

13.如权利要求11所述的锁相环电路，其特征在于，上述第一滤波路径更包含第一电容，且其中上述放大器包含耦接至上述第一电容的一端的第一输入端，上述第一输入端接收上述第一电流信号；耦接至参照电压的第二输入端；以及输出端，耦接至上述第一电容的另一端，并输出上述第一控制信号。

14.如权利要求11所述的锁相环电路，其特征在于，上述第二滤波路径包含：

滤波输出端，接收上述第二电流信号并输出上述第二控制信号；

电阻；以及

第二电容，其与上述电阻并联，并位于参照电压与上述滤波输出端之间。

15.如权利要求7所述的锁相环电路，其特征在于，上述第一电容与上述第二电容为金属-绝缘层-金属电容，金属-氧化层-金属电容，金属氧化物半导体电容或上述的组合。

16.如权利要求7所述的锁相环电路，其特征在于，上述受控振荡器包含第一电压电流转换器，第二电压电流转换器，电流镜单元与电流控制振荡器，且其中上述第一电压电流转换器与上述第二电压电流转换器分别转换上述第一控制信号与上述第二控制信号为第一电流控制信号与第二电流控制信号，上述电流镜单元合并上述第一电流控制信号与上述第二电流控制信号来获取上述合并控制信号，并将上述合并控制信号送至上述电流控制振荡器，且上述电流控制振荡器回应上述合并控制信号产生上述输出信号。

Images