CN1129369A - 降低电荷泵电路内传输门的栅极电压的电路和方法 - Google Patents

降低电荷泵电路内传输门的栅极电压的电路和方法 Download PDF

Info

Publication number
CN1129369A
CN1129369A CN95118547A CN95118547A CN1129369A CN 1129369 A CN1129369 A CN 1129369A CN 95118547 A CN95118547 A CN 95118547A CN 95118547 A CN95118547 A CN 95118547A CN 1129369 A CN1129369 A CN 1129369A
Authority
CN
China
Prior art keywords
voltage
charge pump
pump circuit
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN95118547A
Other languages
English (en)
Inventor
本·吉尔斯多夫
加利·W·豪西扎基
约汉·H·奎格利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1129369A publication Critical patent/CN1129369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

降低传输门的门电压防止可损坏或影响该传输门可靠性地过电压的电路和方法。传输门位于电荷泵电路(41)内接到一个电容器上，产生大于电源电压的电压。缓冲器(44、45)接到该传输门的门端子上，接收控制信号，包括一个电源端子，接到可变电压基准(43)上。可变电压基准(43)提供一个电压，在该电荷泵电路的输出电压达到预定电压时它降低该传输门的门电压，降低由该缓冲器(44，45)提供的逻辑电平之间的电压范围以保护该传输门不过压。

Description

降低电荷泵电路内传输门的栅极电压的电路和方法
本发明涉及需要电压超过电源电压的电路，具体涉及电荷泵电压电路。
电荷泵电路是一种能产生电压高于它所接收电压的电路。总地说来，电荷泵电路通过如下的交替步骤来工作：对充电电容器充电，然后将该充电电容器与一个电压源或其它电压单元(例如第二充电电容器)串联产生更大的电压。
由开关将充电电容器从充电的结构配置耦合成为一种串联的结构配置。该开关由一个控制逻辑电路来控制。较高的电压是通过向一个以上的电容器充电然后将这些电容器相串联的产生所需电压而产生的。
存储电容器通常与充电电容器结合使用，以对电路提供连续的电压。例如，将一个存储电容器耦合到一个电路上，以提供大干电源电压的电压。充电的存储电容器不能独立地对电路保持电压，它必须被再充电以保持该电压。串联结构配置的充电电容器用来对存储电容器充电。
例如，在第一周期，充电电容器被充电到电源电压。在第一周期期间充电电容器对电路保持一个电压。因电路加载而使它放电，故使存储电容器提供的电压减小。在第二周期，充电电容器以串联结构配置与电源电压(或其它电压源)相耦合，以产生一个提高了的电压。再将该充电电容器耦合到该存储电容器上，对该存储电容器充电。在进行充电来提高存储电容器上的电压之后，使该充电电容器与该存储电容器去耦合。第一和第二周期是连续地重复的，以保持存储电容器上的电压高于一个最小值。充电电容器和存储电容器的尺寸和第一与第二周期重复的频率都与电路负载有关。
需要电压大于通常为半导体电路提供的电源电压的设备是液晶显示器(LCD)就是一个例子。提供电源电压Vdd以对与LCD一起工作的集成电路供电。在典型的LCD的操作中需要四个逻辑电平(地、Vdd、2*Vdd和3*Vdd)。三倍于该电源电压的电荷泵电路用于产生2*Vdd和3*Vdd电压。如果电荷泵电路与一个集成电路(工作在电源电压Vdd)组合在一起，则有可能由该电荷泵电路产生的电压超过集成电路的器件的技术规范。因提高的工作电压在该电荷泵内的器件上产生应力会使器件性能降低或变坏，可出现严重故障。
如果提供一种操作电荷泵电路的电路和方法，能使电荷泵电路内器件上电压下降，这将是非常有益的。
图1示出通常用以作为电荷泵电路内开关的三个传输门结构配置的示意图；
图2示出一个基本的电荷泵电路的示意图；
图3示出图2的电荷泵在启动期间输出电压的递增情况；
图4示出根据本发明的用以产生电压大于电源电压的电路的示意图。
图5示出根据本发明的用以转换逻辑电平的转换器电路的示意图。
图6示出根据本发明的可变电压基准电路的示意图；
图7示出根据本发明的另一个可变电压基准电路的示意图；和
图8示出根据本发明的可变电压基准电路的又一个实施例的示意图。
半导体工业中的一般趋势是减小晶体管尺寸和降低电源供给，因而增加了电路密度和减少了电源消耗，存在的一个问题是并非所有的电路都以集成电路的电源电压来工作。在一些环境下增加附加的电源电路来提供不同的电压是不经济有效的，在产品必须小而轻的情况下也是无效的。电荷泵电路是根据电源电压有效地产生升高了的电压的一种众所周知的解决方案。
电荷泵电路接收输入电压(典型地是电源电压)，产生输出电压大于该输入电压。电荷泵电路通常以各种结构配置来构成，提供输入电压几倍的输出电压，例如电压加倍器或电压三倍器。在所有电荷泵电路中使用的基本原理是使电容器充电到一个预定电压值，然后将该充电的电容器与一个电压源(电源)或另一个电压单元(如充电的电容器)相串联。串联的部件结构配置将各部件的电压相加，以产生一个升高的电压。这些部件与开关串联配置。
当将电荷泵电路综合在一个集成电路上时，一个场效应晶体管(FET)用以作为一个开关。例如，CMOS(互补金属氧化物半导体)FET或是单一器件或是互补对作为开关。FET开关的普通名称是“传输门”。图1示出通常用以作为电荷泵电路中的开关的三个传输门结构配置的示意图。FET具有一个栅极、一个漏极和一个源极。FET的漏极和源极相应于开关的开关端。FET被启动用于通过将栅极电压加到该器件上以使漏极耦合到源极上。栅极电压被定义为从栅极到漏极的电压或者FET的栅极到源极的电压。
FET是一个有效的开关(或传输门)。当栅极电压加到该器件上时，通过形成从漏极到源极的导电沟道，使FET导通。提高栅极电压就增加了沟道和减少沟道阻抗。MOSFET(金属氧化物半导体场效应晶体管)具有一个栅极，它利用栅极的薄氧化层与大块的材料隔离开。MOSFET的栅极门电压在栅极氧化层上产生了一个大电场。如果该器件的栅极门电压超过MOSFET工艺的技术规范，则可出现器件的严重故障或长期的可靠性问题。电荷泵电路可能产生大于传输门的工艺技术规范的输出电压。电荷泵电路的输出电压用于启动和禁止电荷泵电路的传输门，这样形成传输门的器件就被显示故障或可靠性可能不一致的状态下。
现有技术的电荷泵电路通过增加其门的氧化层厚度来消除传输门的FET器件超过应力的潜在问题。较厚的栅极氧化层能够经受较高的栅极门电压而不降低可靠性。在几个器件上改变晶片加工流程来增加栅极氧化层是昂贵的，而且由于要求附加的晶片加工步骤而降低了可制造性。下述的一个较好的解决方案是提供一种电路解决方案以减少在传输门上的栅极门电压，因而允许使用标准的晶片的加工步骤。
传输门21是一个几沟道增强型MOSFET。传输门21有一个漏极11、一个栅极极15和一个源极12，分别相应于第一电极、控制电极和第二电极。传输门22是一个P沟道增强型MOSFET。传输门22有一个漏极15、一个栅极16和一个源极14，分别相应于第一电极、控制电极和第二电极。传输门21和传输门22二者都不是理想的开关。施加在传输门21和22的漏极上的输入电压将在源极上产生一个电压，其差值为该器件的阀值电压。解决这个问题的一个普通解决方案是使用称为“自举”的电路技术，该电路使传输门的栅极上的电压提高大于阀值电压，借此，允许传输门通过等于其输入电压的一个电压。
传输门23包括一个P沟道和一个几沟道和增强型MOSFET。该P和P沟道增强型MOSFET各有一个漏极、一个栅极和一个源极，分别相应于第一电极、控制电极和第二电极。该P沟道增强型MOSFET具有接到端子17的一个漏极、一个栅极和接到端子16的一个源极。几沟道增强型MOSFET具有接到端子16的一个漏极、一个栅极18和接到端子17的一个源极。传输门23使用了一个几沟道和一个P沟道MOSFET而不需要自举。传输门23的栅极18和19要求互补的信号，增加了要求使用传输门23的电路。
图2示出基本的电荷泵电路30的示意图。电荷泵电路30的基本工作原理在下面叙述，而且适用于用以产生比电源电压高的电压的几乎所有的电荷泵电路。电荷泵电路30几乎使电源电压Vdd加倍了并且说明了栅极电压是如何产生的，当与一个FET构成在一起时它可损坏传输门31或传输门32。电荷泵电路30包括传输门31—34和电容器Cc与Cs。为了说明起见，假定传输门31—34是几沟道增强的MOSFET，虽然可使用图1所示的任何传输门类型。
传输门31将电源电压Vdd耦合到充电电容器Cc。传输31包括连接用于接收电源电压Vdd的第一端子，连接到节点35的第二端子和门端子S3。传输门30将电容器Cc接到电容顺Cs。传输门32包括接到结点35的第一端子，接到输出37的第二端子和门端子54。电容器Cs是存储电容器，用于提供高于电源电压Vdd的输出电压。电容器Cc是充电电容器，用于对电容器Cs充电到高于电源电压Vdd的该输出电压。电容器Cs包括接到输出37的第一端和接地的第二端。电容器Cc具有接到节点35的第一端和接到节点36的第二端。传输门33将电容器Cc接地。传输门33包括接地的第一端，接到节点36的第二端和门端子S1。传输门34将电源电压Vdd接到充电电容器Cc。传输门34将充电电容器Cc与电源电压Vdd串联产生高于电源电压Vdd的电压。传输门34包括接到节点36的第一端，连接用于接收电源电压Vdd的第二端和门端子S2。
初始化过程包括充电电容器Cc和Cs到电源电压Vdd。当电容器Cc和Cc放电时，在启动期间进行初始化过程。启动信号提供给门端子S1，S3和S4。通过传输门31和33，电容器Cc被充电到电源电压。电容器Cs通过传输门31和32被充电到电源电压Vdd。
在初始化过程之后，以第一周期和第二周期为特征的充电序列连续地重复。在第一周期，传输门31和33被禁止而传输门32和34被启动。传输门34将电源电压Vdd与充电的电容器Cc串联，在结点35产生高于电源电压Vdd的电压。传输门32将存储电容器Cs接到结点35。电容器Cc充电电容器Cs直到结点35的电压和输37接近相等为止。然后传输门32和34被禁止，因而使结点35从输出37断开。在第一周期期间输出37的输出电压在增加。电容器Cs电压增加的数量取决于电容器Cc和Cs的电容量和第一周期的期间。
在第二周期，电容器Cc被充电到电源电压Vdd。传输门31和33被启动对电容器Cc充电。传输门31将电源电压Vdd接到节点35，同时传输门33将节点36接地。在电容器Cc被充电后重复第一周期。
第一和第二周期被重复直到在输出37的输出电压接近两倍的电源电压Vdd为止。一般地，输出37由电路加载。在第二周期期间由于电路加载，电容器Cs不必将电容器Cc提供的所有电荷都放电。这允许在每个充电序列之后该输出电压继续上升。
在充电序列期间传输门33和34的栅极不受力。接近电源电压Vdd的栅极门电压被加到门端子S1和S2启动传输门33和34。接近电源电压Vdd的电压加上一个几沟道增强MOSFET阀值电压(Vth)施加在传输门34的门端子S4上以保证传输门34起开关作用，在门端子的增加电压(稍大于电源电压Vdd)是由广泛用于半导体工业的众所周知的自举技术产生的。传输门的栅极门电压是在控制极的电压与在漏极或源极的电压之间的电压差。对于传输门33和34，该门电压不超过Vdd＋Vth，它是在大多数半导体器件技术规范的容许范围内。
传输门31和32经受到显著地高于电源电压Vdd的电压，并且可潜在地损坏了用以形成该传输门的晶体管的栅极氧化层。传输门32的门端子S4需要的电压，近似于阀值电压(Vth)，它大于该输出电压，这保证了最大电压从节点35到输出端37的转换。为启动传输门32(一个几沟道增强MOSFET)的电路供电的电压典型地是利用自举技术从输出37提供的，以使该电压增加一个附加量。
在第一周期，电容器Cc与电源电压Vdd串联。电容器Cc对电容器Cs充电直到节点35和输出端37接近为相同电压时为止。输出端37上的输出电压大于电源电压Vdd，并且极限接近2Vdd(两倍的电源电压)。传输门31(一个几沟道增强MOSFET)由门端子S3的逻辑“0”电平禁止。逻辑“0”电平典型地是可得到的最低电压电位，在本例子中为“地”。传输门31(具有接到地的门端子S3)的门电压在第一周期期间接近于输出端37的输出电压。随着输出端37的输出电压在每个充电顺序中继续增加，在含有传输门31的器件上的应力也增加。
类似地，传输门32受到由输出端37上增加了的输出电压施加的应力。在第二周期，电容器Cc被充电到电源电压Vdd。传输门32由在门端子32上的逻辑“0”电平(地)而被禁止。在第二周期期间传输门32的门电压接近在输出端37的输出电压。现有技术的电荷泵电路使用具有增加的栅极氧化层厚度的晶体管形成该传输门，因而允许该传输门经受超过电荷泵电路输出电压的门电压。
使用由FET构成的传输门的电荷泵电路至少有接到一个电容器的传输门，它经受大于电荷泵电路的电源电压的电压。如果电荷泵电路的输出电压产生超过器件技术规范的保持的门电压，则在传输门的器件中将出现可靠性问题或故障。制作能经受较高电压的专门器件不是解决这个问题的经济有效的解决方案。不要求专门处理的另一个解决方案是在超过器件的技术规范之前降低器件的门电压。
图3示出在如图2所述的一个充电顺序期间递增的在输出端37上的输出电压的曲线图。电压的每个递增增益相应于第一和第二充电周期。该曲线图假定在输出端37上无负载。
图4示出用于产生大于电源电压Vdd的输出电压的电路40。电路40降低了电荷泵电路41内传输门上的门电压，该电路41耦合到大于电源电压Vdd的一个电压上。为了便于说明起见，电荷泵电路41相应于图2的电荷泵30。电荷泵电路41包括门端子G1—G4，它们相应于图2的电荷泵电路30的门端子S1—S4，和一个输出端，用于提供大于电源电压Vdd的输出电压。
控制逻辑电路42提供控制信号，用以在充电顺序中启动该传输门，该充电顺序类似于图2的详细叙述中所讨论的。控制逻辑电路42包括一个输入55连接到电荷泵电路41输出端上；一个输入端56；一个输出端51，一个输出端52；一个输出端53，连接到门端子G2上；以及一个输出端54，连接到门端子G1上。
缓冲器44和45其充电电压范围在逻辑“1”和逻辑“0”电平之间可变。缓冲器44具有一个输入端，耦合到控制逻辑电路42的输出端51上；一个输出端，耦合到电荷泵电路41的门端子G4上；第一电源端子，耦合到电荷泵电路41的输出端上，以及第二电源端子。缓冲器44包括一个晶体管46和一个晶体管47。
缓冲器45具有一个输入端，耦合到控制逻辑电路42的输出端52上；一个输出端，耦合到电荷泵电路41的门端子G3上；第一电源端子，耦合到电荷泵电路41的输出端上，以及第二电源端子。缓冲器58包括一个晶体管48和一个晶体管49。晶体管46—48各有一个漏极、栅极和一个源极，分别相应于第一电极、控制电极和第二电极。
缓冲器44的晶体管46是一个P沟道增强的MOSFET，具有一个漏极、一个栅极和一个源极，分别耦合到缓冲器44的输出端、输入端和第一电源端子的晶体管47是一个几沟道增强MOSFET，具有一个漏极、一个栅极和一个源极，分别耦合到缓冲器44的输出端、输入端和第二电源端子。
缓冲器45的晶体管48是一个P沟通增强MOSFET，具有一个漏极、一个栅极和一个源极，分别耦合到缓冲器45的输出端、输入端和第一电源端子上。晶体管49是一个几沟道增强MOSFET，具有一个漏极、一个栅极和一个源极。分别接到缓冲器45的输出端、输入端和第二电源端子上。
可变电压基准电路43改变在缓冲器44与45的输出的逻辑“1”电平与逻辑“0”电平之间的电压范围，以降低电荷泵电路41中传输门的门电压。可变电压基准43包括一个输入端，连接到控制逻辑电路42的输入56和缓冲器44及45的第二电源端子上。
如前面所述的，由于电荷泵电路41的输出电压增加超过电源电压Vdd，构成电荷泵电路41内的传输门的晶体管的门电压可超过器件的技术规范，具有实际电压的例子最能说明该问题。假定电源电压Vdd是5伏而且在可变电压基准43输出的初始电压是地。电荷泵电路41的输出电压预充电到5伏并且达到最大值10伏。如果在门电压大于或等于8伏时构成电荷泵电路41内的传输门的晶体管的可靠性受到影响，则加到该传输门的逻辑电平的电压范围必须在输出电压达到8伏之前减少。另外，由缓冲器44和45提供的逻辑1电平的幅度至少是电荷泵电路41的输出电压以保证其中的传输门被启动用于耦合所增加的电压。
在电荷泵电路41的输出电压达到8伏之前，可变电压基准43降低在缓冲器44及45的输出的逻辑“1”电平和逻辑“0”电平之间的电压范围。起初，可变电压基准43的输出为0伏或地。在缓冲器44和45的任一个输出的电压范围是在电荷泵电路41的输出电压(逻辑1电平)和地(逻辑0电平)之间。在上述的图2的电荷泵电路30的描述中，当任一个门端子G3和G4保持在逻辑“0”电平(地)时，在传输门的一个器件上出现电压问题。在电荷泵电路41的输出电压达到电荷泵电路41内传输门器件的危险电平之前，可变电压基准43从第一逻辑“0”电平(地)改变为第二逻辑“0”电平(3伏)。缓冲器44和45的逻辑“1”电平保持一样。例如，如果电荷泵电路41的输出电压为7伏时可变电压基准43从地转换到三伏，则逻辑“0”电平和逻辑“1”电平之间的电压范围从7伏减少到4伏。在充电序列期间3伏逻辑“0”电平足以禁止电荷泵电路41内的传输门。当电荷泵电路41的输出电压是7伏时和当它为10伏时，电荷泵电路41内的门电压达到最大值7伏。最大值7伏门电压小于该器件的技术规范的8伏极限，因此传输门没有被加压到可能变为可靠性问题的点上。
总之，在电荷泵电路的输出电压超出预定的电压之前，可变电压基准降低了电荷泵电路内传输门的门电压。可变电压基准通过降低接到该传输门的一个缓冲器的逻辑“1”电平和逻辑“0”电平之间的电压范围来降低(传输门的)门电压。形成该传输门器件的门电压小于在预电压的最大可允许的门电压。当该电荷泵电路的输出电压为其最大值时，该降低的门电压也小于最大可允许的门电压。
虽然含有控制逻辑电路42的该电路的实际实施是不严格的，但它将包含在标准逻辑电平(逻辑0电平＝地而逻辑1电平＝Vdd)和由缓冲器57和缓冲器58提供的逻辑电平之间转换的电路。控制逻辑电路42接收电荷泵电路41的输出电压和从可变电压基准43来的电压，用于转换电路(未示出)驱动缓冲器44和45。
图5示出转换器电路60的示意图，它用于变换标准逻辑电平的为转换的逻辑电平，以便降低电荷泵电路内传输门上的门电压。转换器电路60用在控制逻辑电路42(图4)中，以便提供逻辑信号给缓冲器44或缓冲器45(图4)。转换器电路60包括电流源61、晶体管62—71、以及一个反相器72。晶体管62、63、64、65、70和71是几沟道增强MOSFET，而晶体管66—69是P沟道增强MOSFET。转换器电路60包括一个输入端82，用于接收逻辑信号；一个端子79，用于从电荷泵电路接收电压；一个端子80，用于从可变电压基准接收电压；以及一个输出端，位在节点78上，提供转换的逻辑信号。
电流源60提供转换器电路60的第一级的编置电流。该第一级包括电流源61、反相器72和转换器62—67。第一级产生相应于加到输入79的逻辑信号的一个差动电压。电流源61包括第一端，它被连接用于接收电源电压(例如地)，和接到结点74的第二端。
晶体管62和63构成一个差动输入级。晶体管62包括一个漏极、一个栅极和接到节点74的一个源极。晶体管63包括一个漏极，接到输入79的一个栅板和接到节点74的一个源极。反相器72包括接到输入端79的一个输入端和接到晶体管62的栅极的一个输出端。
晶体管64和66是共射共基放大器结构，以降低每个器件上的压降。晶体管64包括接到节点75的一个漏极，被连接用于接收电源电压Vdd的一个栅极和接到晶体管62漏极的一个源极。晶体管66包括一个漏极和接到节点75的一个栅极，以及接到端子79的一个源极。
类似地，晶体管65和67是共射共基放大器结构的，以降低每个器件上的压降。晶体管65包括接到节点76的一个漏极，连接用于接收电源电压Vdd的一个栅极和接到晶体管63的漏极的一个源极。晶体管67包括一个漏极和接到节点76的一个栅极，以及接到端子79的一个源极。
晶体管68—71构成转换器电路60的第二级。晶体管68—71构成一个锁存器。该第二级从第一级接收差动电压并产生相应于加到输入79的逻辑信号的转换逻辑信号。晶体管68包括接到节点78的一个漏极、接到节点76的一个控制极和接到端子79的一个源极。晶体管69包括接到节点81的一个漏极、接到节点75的一个栅极和接到端子79的一个源极。晶体管70包括接到节点78的一个漏极，接到节点81的一个栅极和接到端子80的一个源极。晶体管71包括接到节点81的一个漏极、接到节点78的一个栅极和接到端子80的一个源极。
端子79连接到电荷泵电路上，该电荷泵电路提供大于或等于电源电压Vdd的一个电压。共射共基放大器电路用在第一级以降低由电荷泵电路提供的增加电压在每个器件上的电压，该器件包括转换器电路60的第一级。具有在电源电压Vdd和地之间的电压范围的逻辑信号加到输入端79上。差动输入级接收该逻辑信号和从电源61到任一晶体管66或67的信道电流。晶体管66和67被加载用于产生在结点75与76上的差动电压。该差动电压加上是一个锁存器的转换器电路60的第二级。对该锁存器供电的、提供给端子79和80的电源电压分别是电荷泵电路输出电压和可变电压基准电路的输出电压。然后该逻辑信号由该锁存器转换，具有电荷泵电路的输出电压到可变电压基准电路的输出电压的电压范围。由转换器电路60提供的该逻辑信号相应于由图4的缓冲器57和58提供的逻辑电平，用于降低在电荷泵电路41(图4)的传输门上的门电压。
图6示出一个可变电压基准电路90，用于降低电荷泵电路内传输门的门电压。可变电压基准电路90相应于图4的可变电压基准43。可变电压基准电路90包括一个分压器91、一个比较器92、控制逻辑93和一个缓冲器94。可变电压基准电路90接到缓冲器97和98的电源端子上以便降低由该缓冲器提供的逻辑电平之间的电压范围。
分压器91产生相应于电荷泵电路输出电压的一个电压。分压器91提供的电压的幅度小于电源电压Vdd。分压器91包括接到该电荷泵电路输出端的一个端子和一个输出端。比较器92将电荷泵电路的输出电压与基准电压Vref1比较，用于发信号通知何时缓冲器97和98的逻辑电平之间的电压范围应降低，以防止损坏电荷泵电路内的传输门。比较器92包括接到分压器91输出的一个非反相输入、连接用于接收基准电压Vref1的一个反相输入和一个输出。
控制逻辑93包括接到比较器92输出的一个输入端和一个输出端。在这个例子中，控制逻辑93可以如一个缓冲器那样简单，在其它的应用中，多个控制信号(未示出)可加到要求更复杂的数字逻辑的控制逻辑93以便产生缓冲器94的启动信号。
缓冲器94提供两个电压电平给缓冲器97和98的电源端。缓冲器94包括接到控制逻辑93输出的一个输入端和一个输出端。缓冲器94包括晶体管95和96。晶体管95是一个P沟道增强MOS-FET，具有接到缓冲器94输出的一个漏极、接到缓冲器94输入的一个栅极和连接用于接收基准电压Vref2的一个源极。晶体管96是一个几沟道增强MOSFET，具有一个漏极，接到缓冲器94输出端；一个栅极，接到缓冲器94输入端；和一个源极，连接用于接收基准电压Vref2。晶体管96是一个几沟道增强型MOSFET，具有一个漏板，接到缓冲器94输出端；一个栅极，接到缓冲器输入端；和一个源极，连接用于接收基准电压Vref2。晶体管96是一个几沟道增强型MOSFET，具有一个漏极，连接到缓冲器94的输出端上；一个栅极，连接到缓冲器的输入端；和一个源极，接地。晶体管95和96构成一个反相器。
缓冲器97和98相应于图4的缓冲器44和45，用于提供降低的门电压给电荷泵电路41(图4)内的传输门。缓冲器97包括一个输入端102、一个输出端99和接到缓冲器94输出的一个电源端。缓冲器98包括一个输入端101、一个输出端100和接到缓冲器94输出的一个电源端。如图4所示，缓冲器97和98的电源端接到一个晶体管的源极。缓冲器97和98的输入端101及102接到类似于图4的控制逻辑电路42的一个控制逻辑电路。缓冲器97和98的输出端99和100接到电荷泵电路内传输门的门端子(未示出)。
当电荷泵电路的输出电压低于预定电压时，可变电压基准90提供第一电压，而当该输出电压大于预定电压时提供第二电压。在第一种情况下，由分压器91提供的电压小于Vref1。比较器92提供一个逻辑0电平给控制电路93。控制电路93启动缓冲器94的晶体管96以提供第一电压(0伏或地)到缓冲器97及98的电源端。缓冲器97及98提供一个逻辑信号，它具有在电荷泵电路的输出电压和地(第一电压)之间的电压范围。缓冲器97或98提供的逻辑信号幅度不足以损坏该电荷泵电路内的传输门。
在第二种情况下，由分压器91提供的电压大于基准电压Vr-ef1。这相应于该电荷泵电路的输出电压大于该预定电压。该预定电压指示该电荷泵电路的输出电压接近于可使电荷泵电路内传输门损坏的电平。比较器92提供逻辑1电平给控制逻辑93。控制逻辑93启动缓冲器94的晶体管95提供第二电压(Vref2)给缓冲器97及98的电源端。缓冲器97和98提供一个逻辑信号，它具有电荷泵电路的输出电压和Vref2(第二电压)之间的电压范围。由缓冲器97和98提供的降低的逻辑信号的电压范围防止由于(该电荷泵电路的)输出电压继续增加而损坏该电荷泵电路内的传输门。
图7是根据本发明的可变电压基准电路110的示意图。可变电压基准电路110提供第一和第二电压，用于降低在缓冲器113的输出和缓冲器114的输出的电压范围。缓冲器113和114相应于缓冲器44和45(图4)，它们连接到图4的电荷泵电路41内传输门的门端子。
可变电压基准电路110包括一个定时器电路111和一个缓冲器112，用于提供第一和第二电压。定时器电路111包括一个输出，在预定的时间周期之后提供一个信号。缓冲器112包括接到定时器电路111输出的一个输入、一个输出，连接用于接收基准电压Vref的第一电源端和连接用于接地的第二电源端。缓冲器112提供的第一电压接近地，而由缓冲器113提供的第二电压接近Vref。在这个例子中，缓冲器113被构成一个反相器，虽然也可使用非反相缓冲器。
缓冲器113包括一个输入端115和一个输出端117。缓冲器114包括一个输入端116和一个输出端118。输入端115和116接到相应于图4的控制逻辑电路42的控制逻辑。输出端117和118接到相应于图4的电荷泵电路41的电荷泵电路的门端子。虽然未示出，缓冲器113和114各具有接到电荷泵电路输出的一个电源端。缓冲器113和114提供一个逻辑信号，当电荷泵电路的输出达到预定电压时具有一个降低的电压范围。降低的电压范围防止损坏构成电荷泵电路内传输门的器件，这些器件可被该电荷泵电路的高输出电压损坏。
在开始，定时器电路111提供一个逻辑“1”电平给缓冲器112，在缓冲器112的输出产生一个逻辑0电平。逻辑“0”电平接近于地电平，并允许缓冲器113和114提供在电荷泵电路的输出电压与地之间的逻辑电平。在预定时间之后，定时器电路111提供逻辑“0”电平给缓冲器112，在缓冲器112的输出上产生逻辑“1”电平。由缓冲器112提供的逻辑“1”电平为接近Vref的电压。缓冲器113和114提供电荷泵电路的输出电压与Vref之间的逻辑电平。在预定时间定时器电路111提供相应于电荷泵电路输出的预定电压的一个逻辑“0”电平。在电荷泵电路输出的输出电压将继续增加到其最大电压(由于电荷泵电荷增加)，这增加在缓冲器113和114输出的电压范围。选择Vref以产生一个门电压，当该电荷泵在其最大电压时，该门电压在器件的加工技术规范内。
图8是根据本发明的可变电压基准电路120的示意图。可变电压基准电路120提供一个电压，用于降低在缓冲器122的输出和缓冲器123的输出的一个电压范围。缓冲器122和123相应于缓冲器44和45(图4)，它们接到图4电荷泵电路41内的传输门。
可变电压基准电路120包括一个分压器电路121。分压器电路121包括连接用于接收电荷泵电路输出电压的一个输入和一个输出。分压器电路121在其输出提供正比于电荷泵电路输出的电压。在分压器电路121输出的电压随着电荷泵电路输出电压递增地增加而递增地增加。
缓冲器122包括一个输入端124和一个输出端126。缓冲器123包括一个输入端125和一个输出端127。输入端124和125连接到相应于图4控制逻辑电路42的控制逻辑。输出端126和127连接到相应于图4电荷泵电路41的一个电荷泵电路的门端。虽然未示出，但是缓冲器122和123各有一个电源端子，连接到该电荷泵的输出端上。缓冲器122和123提供具有一个电压范围的逻辑信号，该电压范围随着该电荷泵电路输出电压的增加经过分压器电路121而降低了。降低缓冲器122和123逻辑电平的电压范围防止电荷泵电路内传输门的门电压达到可能损坏或降低构成传输门的器件的可靠性的一个电压。
可变电压基准电路120反馈一部分电荷泵电路的输出电压。反馈部分的电压(在分压器电路121的输出)用于降低由缓冲器122和123提供的逻辑电平的电压范围，以防止电压损坏电荷泵电路内的器件。提供一部分电荷泵电路的输出电压来降低该电压范围也就不需要电压检测电路。
到此可以知道，业已提供了用于降低电荷泵电路内传输门的门电压的一个电路。该传输门连接到电荷泵电路内的一个电容器，用于产生大于电流电压的一个电压。在它提供超过构成传输门器件的工艺技术规范的电压之前，可变电压基准电路降低了启动和禁止该传输门的缓冲器的逻辑1电平与逻辑0电平之间的电压范围。换句话说，在电荷泵电路的输出电压超过预定电压之前，该传输门的门电压被降低了。
现已经示出和叙述了本发明的具体实施例，同时，本领域的技术人员想到了进一步的修改和改进。应该懂得，本发明不限于所示的具体形式，而且预定所附的权利要求书覆盖所有的修改，这些修改都不脱离本发明的精神和范围。

Claims (10)

1.一种操作耦合到电荷泵电路(41)内的一个电容器上的传输门的方法，该电荷泵电路(41)提供具有其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，该方法其特征在于包括：在该电荷泵电路(41)的输出电压超过预定电压之前，降低该传输门的门电压的步骤。
2.根据权利要求1的方法，其特征在于，还包括以下步骤：
检测该电荷泵电路(41)的输出电压；和
在该电荷泵电路(41)输出电压超过该预定电压之前减少用于启动和禁止该传输门的逻辑电平之间的电压范围。
3.根据权利要求1的方法，其特征在于，在该电荷泵电路(41)输出电压超过预定电压之前降低该传输门的门电压的所述步骤还包括以下步骤：
在电荷泵电路(41)输出电压超过该预定电压之前递增地减少加在传输门的控制极上的逻辑电平之间的电压范围。
4.一种启动和禁止耦合到电荷泵电路(41)内的一个电容器上的传输门的电路，该电荷泵电路(41)提供具有其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，其特征在于，该电路包括：
提供逻辑信号给该传输门的一个缓冲器(45、46)，它有一个输入端、一个输出端和一个电源端子；和
一个可变电压基准(43)，它具有接到该缓冲器(45、46)的所述电源端的一个输出端，所述可变电压基准(43)用于降低在该缓冲器(45、46)的所述输出的逻辑电平之间的电压范围。
5.一种操作耦合到电荷泵电路(41)内的一个电容器上的传输门的方法，该电荷泵电路(41)提供其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，该传输门是由一个逻辑信号启动和禁止的，该方法其特征在于包括以下步骤：
检测该电荷泵电路(41)的输出电压；
当该电荷泵电路(41)的输出电压超过预定电压时，降低该逻辑信号的逻辑1电平和逻辑0电平之间的电压范围。
6.一种降低传输门的门电压的电路，该传输门接到电荷泵电路(41)内的一个电容器，该电荷泵电路(41)提供其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，其特征在于，该电路包括：
一个比较器(92)，它具有第一输入端，被连接用于接收正比于该电荷泵电路输出电压的的一个电压；第二输入端，被连接用于接收第一基准电压；和一个输出端；
一个控制逻辑电路(93)，它有一个输入端，连接到所述比较器(92)的所述输出；和一个输出端；
第一晶体管(96)，它有第一电极，一个控制电极，连接到所述控制逻辑电路的所述输出，和第二电极，被连接用于接收第二基准电压；
第二晶体管(95)，它有第一电极，接到所述第一晶体管(96)的所述第一电极，一个控制电极，连接到所述逻辑控制电路(93)的所述输出，和第二电极，被连接用于接收第三基准电压；和
一个缓冲器(97、98)，它有一个输入端，被连接用于接收逻辑信号，一个输出端，连接到传输门的一个控制极，和一个电流端子，接到所述第一晶体管(96)的所述第一电极，所述控制逻辑电路(93)启动所述第一晶体管(96)，当正比于该电荷泵电路(41)的输出电压的所述电压幅度小于所述第一基准电压幅度时将所述第二基准电压接到所述缓冲器(97、98)的所述电源端，所述控制逻辑电路(93)启动所述第二晶体管(95)，当正比于该电荷泵电路(41)的输出电压的所述电压的所述幅度大于所述第一基准电压的所述幅度时将所述第三基准电压接到所述缓冲器(97、98)的所述电源端，所述第三基准电压降低该传输门的门电压。
7.一种操作耦合到电荷泵电路(41)内的一个电容器上的传输门的方法，该电荷泵电路(41)提供其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，该方法其特征在于包括以下步骤：
提供一个逻辑信号给该传输门，用于启动和禁止该传输门，所述逻辑信号或者是第一逻辑电平或者是第二逻辑电平，当该电荷泵电路(41)的输出电压幅度低于预定电压的幅度时，所述第一和第二逻辑电平分别具有第一和第二电压，和
当该电荷泵电路(41)的输出电压幅度大于所述预定电压的幅度时，将所述第二逻辑电平从所述第二电压充电到第三电压，其中所述第一和第二逻辑电平之间的电压范围被降低了。
8.一种降低传输门的门电压的电路，该传输门接到电荷泵电路(41)内的一个电容器，该电荷泵电路(41)提供其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，其特征在于该电路包括：
一个定时电路(111)，它有一个输出端，在一个预定时间周期提供第一逻辑电平和在所述预定时间周期之后提供第二逻辑电平；
第一缓冲器(112)，它有接到所述定时电路(111)所述输出的一个输入端和一个输出端，在所述预定时间周期所述第一缓冲器(112)提供第一电压，而在所述预定时间周期之后提供第二电压；知
第二缓冲器(113，114)，用于启动和禁止该传输门，所述第二缓冲器(113，114)具有用于接收控制信号的一个输入端，接到该传输门的门端子的一个输出端，和接到所述第一缓冲器(112)的所述输出的一个电源端子，所述第二缓冲器(113，114)在所述预定时间周期之后具有在逻辑电平之间的一个降低的电压范围。
9.一种操作耦合到电荷泵电路(41)内的一个电容器上的传输门的方法，该电荷泵电路(41)提供其幅度大于该电荷泵电路(41)的电源电压幅度的一个输出电压，该方法其特征在于包括以下步骤：
在该电荷泵电路的输出电压超过预定电压之前，递增地减少加到传输门的门端子的逻辑电平之间的电压范围。
10.一种减少传输门的门电压的电路，该传输门接到电荷泵电路(41)内的一个电容器，该电荷泵电路(41)提供其幅度大于该电荷泵电路的电源电压幅度的一个输出电压，其特征在于，该电路包括：
一个分压器(121)，它具有第一端子，被连接用于接收该电荷泵电路(41)的输出电压，和第二端子，用于提供正比于该电荷泵电路(41)输出电压的一个电压；和
一个缓冲器(122，123)，它有一个输入端，用于接收控制信号，一个输出端，连接到该传输门的门端子，和一个电源端子，接到所述分压器电路(121)的所述第二端子，所述分压器(121)响应该电荷泵路(41)输出电压的增加而降低由所述缓冲器(122，123)提供的逻辑电平之间的电压范围。
CN95118547A 1994-11-03 1995-10-30 降低电荷泵电路内传输门的栅极电压的电路和方法 Pending CN1129369A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/334,176 US5539351A (en) 1994-11-03 1994-11-03 Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
US334176 1994-11-03

Publications (1)

Publication Number Publication Date
CN1129369A true CN1129369A (zh) 1996-08-21

Family

ID=23305951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118547A Pending CN1129369A (zh) 1994-11-03 1995-10-30 降低电荷泵电路内传输门的栅极电压的电路和方法

Country Status (5)

Country Link
US (1) US5539351A (zh)
EP (1) EP0711026A1 (zh)
JP (1) JPH08228472A (zh)
KR (1) KR960019932A (zh)
CN (1) CN1129369A (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800542A (zh) * 2010-03-11 2010-08-11 复旦大学 一种cmos超宽带预分频器
CN101860366A (zh) * 2004-03-09 2010-10-13 阿尔特拉公司 用于可编程逻辑的高度可配置pll体系结构
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN101924553A (zh) * 2010-09-15 2010-12-22 复旦大学 一种cmos超宽带二分频器结构
CN101986568A (zh) * 2010-10-22 2011-03-16 江苏锦丰电子有限公司 一种稳态锁相误差为零的锁相系统及锁相方法
CN102006064A (zh) * 2010-12-16 2011-04-06 电子科技大学 一种高调谐线性度的vco
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
CN102130682A (zh) * 2011-01-20 2011-07-20 中国计量学院 一种鉴相电路
CN101449451B (zh) * 2006-08-28 2011-07-20 半导体元件工业有限责任公司 电荷泵控制器及其方法
CN102130679A (zh) * 2011-04-12 2011-07-20 广州润芯信息技术有限公司 一种有源rc滤波器带宽校准方法
CN101789785B (zh) * 2010-01-11 2011-12-28 清华大学 全集成锁相环频率综合器
CN101964658B (zh) * 2009-07-23 2012-10-17 财团法人工业技术研究院 数字锁相回路与其数字相位频率侦测器
CN101563845B (zh) * 2006-12-11 2012-10-31 爱特梅尔公司 用于产生多个输出电压电平的电荷泵
CN101873130B (zh) * 2009-04-21 2012-11-21 联发科技股份有限公司 具有环路带宽校准电路的锁相环
CN101931403B (zh) * 2009-06-24 2012-12-12 联发科技股份有限公司 锁相回路电路及增益校准方法
CN101917186B (zh) * 2002-03-06 2013-01-23 高通股份有限公司 用于频率合成器的校准技术
CN102045064B (zh) * 2009-10-20 2013-03-13 群联电子股份有限公司 锁相回路及其压控振荡器
CN101753134B (zh) * 2008-11-28 2013-04-10 卓联半导体有限公司 用于锁相环的软基准切换
CN102045061B (zh) * 2009-10-16 2013-04-24 晨星软件研发(深圳)有限公司 锁相回路的回路频宽控制装置及回路频宽控制方法
CN101849359B (zh) * 2007-09-13 2013-09-18 剑桥硅无线电有限公司 锁相环
CN101576754B (zh) * 2008-05-08 2013-10-30 三星电子株式会社 电荷泵电路以及控制该电路的方法
CN104022641A (zh) * 2014-06-05 2014-09-03 辉芒微电子（深圳）有限公司 防过冲且快启动的电荷泵电路及其防过冲的快启动方法
CN110138211A (zh) * 2018-02-09 2019-08-16 台达电子工业股份有限公司 转换电路
US10498230B1 (en) 2018-07-12 2019-12-03 Richwave Technology Corp. Voltage control device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812230B2 (ja) * 1995-02-15 1998-10-22 日本電気株式会社 バイアス電圧発生回路
KR0145615B1 (ko) * 1995-03-13 1998-12-01 김광호 박막 트랜지스터 액정 표시장치의 구동장치
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
US6166585A (en) * 1998-08-31 2000-12-26 Conexant Systems, Inc. Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region
US6144330A (en) * 1998-09-03 2000-11-07 Intel Corporation Low power ramp generator for use in single slope A/D
FR2783617B1 (fr) * 1998-09-18 2000-12-22 St Microelectronics Sa Systeme de regulation d'une pompe de charge
DE10023524C2 (de) * 2000-05-13 2002-07-11 Micronas Gmbh Zweistufiger Verstärker
US20030016070A1 (en) * 2001-07-17 2003-01-23 Wenhua Yang Bootstrap module for multi-stage circuit
US7002381B1 (en) * 2001-12-11 2006-02-21 Advanced Micro Devices, Inc. Switched-capacitor controller to control the rise times of on-chip generated high voltages
US6731157B2 (en) * 2002-01-15 2004-05-04 Honeywell International Inc. Adaptive threshold voltage control with positive body bias for N and P-channel transistors
JP4639830B2 (ja) * 2005-02-03 2011-02-23 パナソニック株式会社 昇圧装置と流速または流量計測装置
US8035148B2 (en) 2005-05-17 2011-10-11 Analog Devices, Inc. Micromachined transducer integrated with a charge pump
JP5308721B2 (ja) * 2008-06-06 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー レベルシフト回路
JP5469967B2 (ja) * 2009-09-10 2014-04-16 ローム株式会社 オーディオシステム
FR2951320B1 (fr) * 2009-10-08 2011-12-30 Vehicules Electr Soc D Batterie electrique comprenant une pluralite d'elements generateurs d'energie electrique
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) * 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
JP6697957B2 (ja) * 2016-06-07 2020-05-27 ローム株式会社 電力供給装置、電力供給コントローラ、及び電力供給方法
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392205A (en) * 1991-11-07 1995-02-21 Motorola, Inc. Regulated charge pump and method therefor
JP3006320B2 (ja) * 1992-10-21 2000-02-07 モトローラ株式会社 高効率ドライバ−を有する電圧変換回路
JP2806717B2 (ja) * 1992-10-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 チャージポンプ回路
ES2103106T3 (es) * 1993-02-25 1997-08-16 At & T Corp Linea de retardo variable de amplio margen y oscilador en anillo.
JP3165543B2 (ja) * 1993-03-03 2001-05-14 旭化成マイクロシステム株式会社 昇圧回路

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917186B (zh) * 2002-03-06 2013-01-23 高通股份有限公司 用于频率合成器的校准技术
CN101860366A (zh) * 2004-03-09 2010-10-13 阿尔特拉公司 用于可编程逻辑的高度可配置pll体系结构
CN101449451B (zh) * 2006-08-28 2011-07-20 半导体元件工业有限责任公司 电荷泵控制器及其方法
CN101563845B (zh) * 2006-12-11 2012-10-31 爱特梅尔公司 用于产生多个输出电压电平的电荷泵
CN101849359B (zh) * 2007-09-13 2013-09-18 剑桥硅无线电有限公司 锁相环
CN101576754B (zh) * 2008-05-08 2013-10-30 三星电子株式会社 电荷泵电路以及控制该电路的方法
CN101753134B (zh) * 2008-11-28 2013-04-10 卓联半导体有限公司 用于锁相环的软基准切换
CN101873130B (zh) * 2009-04-21 2012-11-21 联发科技股份有限公司 具有环路带宽校准电路的锁相环
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN101931403B (zh) * 2009-06-24 2012-12-12 联发科技股份有限公司 锁相回路电路及增益校准方法
CN101964658B (zh) * 2009-07-23 2012-10-17 财团法人工业技术研究院 数字锁相回路与其数字相位频率侦测器
CN102045061B (zh) * 2009-10-16 2013-04-24 晨星软件研发(深圳)有限公司 锁相回路的回路频宽控制装置及回路频宽控制方法
CN102045064B (zh) * 2009-10-20 2013-03-13 群联电子股份有限公司 锁相回路及其压控振荡器
CN101789785B (zh) * 2010-01-11 2011-12-28 清华大学 全集成锁相环频率综合器
CN101800542A (zh) * 2010-03-11 2010-08-11 复旦大学 一种cmos超宽带预分频器
CN101924553B (zh) * 2010-09-15 2012-06-13 复旦大学 一种cmos超宽带二分频器结构
CN101924553A (zh) * 2010-09-15 2010-12-22 复旦大学 一种cmos超宽带二分频器结构
CN101986568B (zh) * 2010-10-22 2012-11-14 江苏锦丰电子有限公司 一种稳态锁相误差为零的锁相系统及锁相方法
CN101986568A (zh) * 2010-10-22 2011-03-16 江苏锦丰电子有限公司 一种稳态锁相误差为零的锁相系统及锁相方法
CN102006064B (zh) * 2010-12-16 2012-05-30 电子科技大学 一种高调谐线性度的vco
CN102006064A (zh) * 2010-12-16 2011-04-06 电子科技大学 一种高调谐线性度的vco
CN102130682A (zh) * 2011-01-20 2011-07-20 中国计量学院 一种鉴相电路
CN102130682B (zh) * 2011-01-20 2012-07-11 中国计量学院 一种鉴相电路
CN102045062B (zh) * 2011-01-27 2013-02-06 中山大学 一种基于Cordic算法的数字锁相环
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
CN102130679A (zh) * 2011-04-12 2011-07-20 广州润芯信息技术有限公司 一种有源rc滤波器带宽校准方法
CN102130679B (zh) * 2011-04-12 2013-01-30 广州润芯信息技术有限公司 一种有源rc滤波器带宽校准方法
CN104022641A (zh) * 2014-06-05 2014-09-03 辉芒微电子（深圳）有限公司 防过冲且快启动的电荷泵电路及其防过冲的快启动方法
CN104022641B (zh) * 2014-06-05 2016-09-07 辉芒微电子（深圳）有限公司 防过冲且快启动的电荷泵电路及其防过冲的快启动方法
CN110138211A (zh) * 2018-02-09 2019-08-16 台达电子工业股份有限公司 转换电路
US10498230B1 (en) 2018-07-12 2019-12-03 Richwave Technology Corp. Voltage control device
TWI704438B (zh) * 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置

Also Published As

Publication number Publication date
EP0711026A1 (en) 1996-05-08
JPH08228472A (ja) 1996-09-03
US5539351A (en) 1996-07-23
KR960019932A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
CN1129369A (zh) 降低电荷泵电路内传输门的栅极电压的电路和方法
CN1294692C (zh) 降压电路、电源电路及半导体集成电路
CN1187884C (zh) 用来降低集成电路所用电容器上的应力的方法和装置
CN1183587C (zh) 用于把两个集成电路直流上相互隔离的方法和设备
US4321661A (en) Apparatus for charging a capacitor
US5499183A (en) Constant voltage generating circuit having step-up circuit
CN1695100A (zh) 具有表体偏压的负充电泵
CN1855678A (zh) 包括电荷泵电路的电子设备
US7368969B2 (en) Level shift circuit and semiconductor device
CN1295852C (zh) 可编程电荷泵设备
CN1484366A (zh) 电荷泵型升压电路
CN1914787A (zh) 开关式电源和半导体集成电路
CN1197331A (zh) 具有低击穿电压的输出缓冲电路
CN1914574A (zh) 高效率和低成本的电荷泵电路
CN1136730A (zh) 基准电压半导体器件
CN1197332A (zh) 输入/输出电压检测型衬底电压发生电路
CN1681191A (zh) 升压电路以及半导体集成电路
CN102290981A (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
US7595683B1 (en) Low-input-voltage charge pump
CN116742920B (zh) 一种nmos功率开关管驱动电路及其控制方法
US6975161B2 (en) Charge pump and voltage doubler using the same
CN1317827C (zh) 输出电路
CN1812267A (zh) 驱动电路
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US20090072889A1 (en) Charge Pump

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication