CN1280974C - 包括允许低击穿电压的电平移位电路的简单升压装置 - Google Patents

包括允许低击穿电压的电平移位电路的简单升压装置 Download PDF

Info

Publication number
CN1280974C
CN1280974C CNB2003101012559A CN200310101255A CN1280974C CN 1280974 C CN1280974 C CN 1280974C CN B2003101012559 A CNB2003101012559 A CN B2003101012559A CN 200310101255 A CN200310101255 A CN 200310101255A CN 1280974 C CN1280974 C CN 1280974C
Authority
CN
China
Prior art keywords
clock signal
circuit
voltage
charging
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101012559A
Other languages
English (en)
Other versions
CN1497826A (zh
Inventor
野中义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1497826A publication Critical patent/CN1497826A/zh
Application granted granted Critical
Publication of CN1280974C publication Critical patent/CN1280974C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在一种升压装置中，第一电平移位电路(1)接收第一时钟信号(φ0)，以生成两个相位相反的第二时钟信号(φ1，)；第二电平移位电路(2)接收第一时钟信号，以生成两个相位相反的第三时钟信号(φ2，)。充电激励电路(3)使用第二时钟信号对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)；并且极性翻转电路(4)使用第三时钟信号翻转正电压，以生成绝对值与正电压相同的负电压(-K·VDD)。第二时钟信号的高电平不高于该正电压，并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于电源电压，并且第三时钟信号的低电平不低于该负电压。

Description

包括允许低击穿电压的电平移位电路的简单升压装置
技术领域
本发明涉及一种升压装置或DC-DC转换器。
背景技术
通常，升压设备由充电激励电路构成。另一方面，在液晶显示(LCD)设备中，需要正电压和负电压以维持液晶的质量。
用于生成正电压和负电压的第一种现有技术的升压装置由以下电路构成：第一电平移位电路，用于接收第一时钟信号，以生成两个相位相反的第二时钟信号；K(K＝2，3，…)倍充电激励电路，用于使用第二时钟信号生成K·VDD的正电压，其中VDD是电源电压；第二电平移位电路，用于接收第一时钟信号，以生成两个相位相反的第三时钟信号；以及(-K)(K＝2，3，…)倍充电激励电路，用于使用第三时钟信号生成-K·VDD的负电压。后面将对此详细解释。
然而，在上述第一种现有技术的升压装置中，由于(-K)倍充电激励电路复杂，所以升压装置成本高。
用于生成正电压和负电压的第二种现有技术的升压装置由以下电路构成：电平移位电路，用于接收时钟信号，以生成两个相位相反的时钟信号；K(K＝2，3，…)倍充电电路，用于使用两个相位相反的时钟信号生成K·VDD的正电压；以及(-1)倍充电激励电路，用于使用正电压和两个相位相反的时钟信号生成-K·VDD的负电压。后面将对此详细解释。
在上述第二种现有技术的升压装置中，减少了电路元件数目以简化装置。然而，由于电平移位电路内部的晶体管需要具有的击穿电压远高于上述第一种现有技术的升压装置的击穿电压，所以晶体管的栅绝缘层的厚度、晶体管的栅极长度和/或栅极宽度需要较大，这将降低集成度。
发明内容
本发明的一个目的是提供一种包括允许低击穿电压的电平移位电路的升压装置。
根据本发明，在升压装置中，第一电平移位电路接收第一时钟信号，以生成两个相位相反的第二时钟信号，第二电平移位电路接收第一时钟信号，以生成两个相位相反的第三时钟信号。充电激励电路使用第二时钟信号对电源电压端处的电源电压进行升压，以生成正电压，并且极性翻转电路使用第三时钟信号翻转正电压，以生成绝对值与正电压相同的负电压。第二时钟信号的高电平不高于该正电压，并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于电源电压，并且第三时钟信号的低电平不低于该负电压。
而且，在升压装置中，第一电平移位电路接收第一时钟信号，以生成两个相位相反的第二时钟信号，并且第二电平移位电路接收第一时钟信号，以生成第三时钟信号。充电激励电路使用第二时钟信号对电源电压端处的电源电压进行升压，以生成正电压。极性翻转电路使用第三时钟信号翻转该正电压，以生成绝对值与该正电压相同的负电压。第二时钟信号的高电平不高于该正电压，并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于地电压处的电压，并且第三时钟信号的低电平不低于该负电压。
进一步，在升压装置中，电平移位电路接收第一时钟信号，以生成具有一定电压摆动的第二时钟信号、第三时钟信号、……、第K时钟信号(K＝2，3，…)。充电激励电路使用所述第一、第二、……、第K时钟信号对电源电压端处的电源电压进行升压，以生成正电压。
根据本发明的一个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号φ2， φ2；充电激励电路3，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1， φ1对电源电压端处的电源电压VDD进行升压，以生成正电压K·VDD，其是电源电压的K倍，其中K是大于2的整数；和极性翻转电路7A，连接至所述充电激励电路3和所述第二电平移位电路2，用于使用所述第三时钟信号φ2， φ2翻转所述正电压，以生成绝对值与所述正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1的高电平不高于所述正电压K·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ2， φ2的高电平不高于所述电源电压VDD，所述第三时钟信号φ2， φ2的低电平不低于所述负电压-K·VDD。
根据本发明的第二个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2B，用于接收所述第一时钟信号，以生成一第三时钟信号φ4；充电激励电路3，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1，φ1对电源电压端处的电源电压VDD进行升压，以生成正电压K·VDD，其中K是大于2的整数；和极性翻转电路7B，连接至所述充电激励电路3和所述第二电平移位电路(2B)，用于使用所述第三时钟信号φ4翻转所述正电压，以生成绝对值与所述正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1的高电平不高于所述正电压K·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ4的高电平不高于所述地电压处的所述电压，所述第三时钟信号φ4的低电平不低于所述负电压-K·VDD。
根据本发明的第三个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号φ2， φ2；充电激励电路3B，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1， φ1对电源电压端处的电源电压VDD进行升压，以生成第一和第二正电压L·VDD，K·VDD，它们分别是电源电压的L倍和K倍，其中K和L是大于2的整数且L小于K，所述第一正电压小于所述第二正电压；和极性翻转电路7A，连接至所述充电激励电路3B和所述第二电平移位电路2，用于使用所述第三时钟信号φ2， φ2翻转所述第二正电压，以生成绝对值与所述第二正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1  的高电平不高于所述第二正电压K·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ2， φ2的高电平不高于所述电源电压VDD，所述第三时钟信号φ2， φ2的低电平不低于所述负电压-K·VDD。
根据本发明的第四个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2B，用于接收所述第一时钟信号，以生成一第三时钟信号φ4；充电激励电路3B，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1，φ1对电源电压端处的电源电压VDD进行升压，以生成第一和第二正电压L·VDD，K·VDD，它们分别是电源电压的L倍和K倍，其中K和L是大于2的整数并且L小于K，所述第一正电压小于所述第二正电压；和极性翻转电路7B，连接至所述充电激励电路3B和所述第二电平移位电路2B，用于使用所述第三时钟信号φ4翻转所述第二正电压，以生成绝对值与所述第二正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1的高电平不高于所述第二正电压K·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ4的高电平不高于所述地电压处的所述电压，所述第三时钟信号φ4的低电平不低于所述负电压-K·VDD。
根据本发明的第五个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号φ2， φ2；充电激励电路3A，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1， φ1对电源电压端处的电源电压VDD进行升压，以生成第一和第二正电压K·VDD，L·VDD，它们分别是电源电压的K倍和L倍，其中K和L是大于2的整数且K小于L，所述第一正电压小于所述第二正电压；和极性翻转电路7A，连接至所述充电激励电路3A和所述第二电平移位电路2，用于使用所述第三时钟信号φ2， φ2翻转所述第一正电压，以生成绝对值与所述第一正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1的高电平不高于所述第二正电压L·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ2， φ2的高电平不高于所述电源电压VDD，所述第三时钟信号φ2， φ2的低电平不低于所述负电压-K·VDD。
根据本发明的第六个方面，提供了一种升压装置，包含：第一电平移位电路1，用于接收第一时钟信号φ0，以生成具有相反相位的两个第二时钟信号φ1， φ1；第二电平移位电路2B，用于接收所述第一时钟信号，以生成一第三时钟信号φ4；充电激励电路3A，连接至所述第一电平移位电路1，用于使用所述第二时钟信号φ1，φ1对电源电压端处的电源电压VDD进行升压，以生成第一和第二正电压K·VDD，L·VDD，它们分别是电源电压的K倍和L倍，其中K和L是大于2的整数且K小于L，所述第一正电压小于所述第二正电压；和极性翻转电路7B，连接至所述充电激励电路3A和所述第二电平移位电路2B，用于使用所述第三时钟信号φ2， φ2翻转所述第一正电压，以生成绝对值与所述第一正电压相同的负电压-K·VDD，所述第二时钟信号φ1， φ1的高电平不高于所述第二正电压L·VDD，所述第二时钟信号φ1， φ1的低电平不低于接地端处的电压，所述第三时钟信号φ4的高电平不高于所述地电压处的所述电压，所述第三时钟信号φ4的低电平不低于所述负电压-K·VDD。
根据本发明的第七个方面，提供了一种升压装置，包含：第一电平移位电路(1)，用于接收第一时钟信号φ(1)，以生成具有一定电压摆动2·VDD的第二时钟信号φ(2)，φ(3)，……，φ(K)，其中K是大于2的整数；第二电平移位电路2，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号φ2， φ2；充电激励电路3，连接至所述第一电平移位电路1，用于使用具有一定电压摆动2·VDD的所述第二时钟信号对电源电压端处的电源电压VDD进行升压，以生成正电压K·VDD，其是电源电压的K倍；和极性翻转电路7A ，连接至所述充电激励电路3和所述第二电平移位电路2，用于使用所述第三时钟信号φ2， φ2翻转所述正电压，以生成绝对值与所述正电压相同的负电压-K·VDD，所述第三时钟信号φ2， φ2的高电平不高于所述电源电压VDD，所述第三时钟信号φ2， φ2的低电平不低于所述负电压-K·VDD。
根据本发明的第八个方面，提供了一种升压装置，包含：电平移位电路1，用于接收第一时钟信号；φ(1)，以生成具有一定电压摆动2·VDD的第二时钟信号φ(2)，φ(3)，……，φ(K)，其中K是大于2的整数；和充电激励电路3，连接至所述第一电平移位电路1，用于使用具有一定电压摆动2·VDD的所述第二时钟信号对电源电压端处的电源电压VDD进行升压，以生成正电压K·VDD，其是电源电压的K倍。
附图说明
参考附图，与现有技术相比较并结合下面的说明，将更清楚地理解本发明。
图1是说明第一种现有技术的升压装置的电路框图；
图2A、2B、2C、2D和2E是显示图1的升压装置的时钟信号的时序图；
图3是图1的电平移位电路的具体电路图；
图4是图1的电平移位电路的具体电路图；
图5是图1的K倍充电激励电路的具体电路图；
图6是图1的(-K)倍充电激励电路的具体电路图；
图7是说明第二种现有技术的升压装置的电路框图；
图8A、8B和8C是显示图7的升压装置的时钟信号的时序图；
图9是图7的电平移位电路的具体电路图；
图10是图7的(-1)倍充电激励电路的具体电路图；
图11是说明根据本发明的升压装置的第一实施例的电路框图；
图12A和12B是图11的(-1)倍充电激励电路的具体电路图；
图13是用于解释图12A和12B的晶体管的栅极开电压和栅极关电压的表格；
图14是说明根据本发明的升压装置的第二实施例的电路框图；
图15A、15B、15C和15D是显示图14的升压装置的时钟信号的时序图；
图16是图14的电平移位电路的具体电路图；
图17是图14的(-1)倍充电激励电路的具体电路图；
图18是用于解释图17的晶体管的栅极开电压和栅极关电压的表格；
图19是说明图10的升压装置的第一改型的电路图；
图20是图19的L倍充电激励电路的电路图；
图21是说明图10的升压装置的第二改型的电路图；
图22是图21的K倍充电激励电路的电路图；
图23是说明图14的升压装置的第一改型的电路图；
图24是说明图14的升压装置的第二改型的电路图；
图25是说明图11和14的电平移位电路和K倍充电激励电路的改型的电路图；
图26A、26B、26C、26D和26E是显示图25的的时钟信号的时序图；
图27是图25的电平移位电路的具体电路图；
图28是说明根据本发明的升压装置的第三实施例的电路框图；
图29是图28的K倍充电激励电路的具体电路图；
图30是用于解释图29的晶体管的栅极开电压和栅极关电压的表格；以及
图31是应用于LCD设备的图28的升压装置的电路图。
具体实施方式
在说明优选实施例之前，参考图1、2A、2B、2C、2D、2E、3、4、5、6、7、8A、8B、8C、9和10解释现有技术的升压装置。
图1说明了用于生成正电压K·VDD(K＝2，3，…)以及负电压-K·VDD的第一种现有技术的升压装置，在图1中，电平移位电路1由地电压GND以及正电压K·VDD供电，以对具有图2A所示的电压摆动VDD的时钟信号φ0进行电平移位，从而生成具有图2B和2C所示的电压摆动K·VDD的时钟信号φ1和 φ1。另一方面，电平移位电路2由负电压-K·VDD以及正电压VDD供电，以对具有图2A所示的电压摆动VDD的时钟信号φ0进行电平移位，从而生成具有图2D和2E所示的电压摆动(K+1)·VDD的时钟信号φ2和 φ2。
K倍充电激励电路3使用时钟信号φ1和 φ1对正电压VDD进行升压，以生成正电压K·VDD。另一方面，(-K)倍充电激励电路4使用时钟信号φ2和 φ2对正电压VDD进行升压，以生成负电压-K·VDD。
电压K·VDD和-K·VDD分别保持在电容5和6中。
图3是图1的电平移位电路1的具体电路图，在图3中，由交叉耦合的负载P沟道MOS晶体管101和102与驱动N沟道MOS晶体管103和104形成的CMOS电平移位器由地电压GND和正电压K·VDD供电。晶体管103的栅极接收时钟信号φ0，而晶体管104的栅极通过CMOS倒相器105接收时钟信号φ0的翻转信号。结果，CMOS电平移位器通过CMOS倒相器106和107生成具有电压摆动K·VDD的时钟信号φ1和 φ1。在这种情况下，CMOS倒相器105、106和107由地电压GND和正电压K·VDD供电。于是，电平移位电路1内的晶体管必须具有高于K·VDD的击穿电压。
图4是图1的电平移位电路2的具体电路图，在图4中，由交叉耦合的负载N沟道MOS晶体管201和202与驱动P沟道MOS晶体管203和204形成的CMOS电平移位器由负电压-K·VDD和正电压VDD供电。晶体管203的栅极通过CMOS倒相器205接收时钟信号φ0的翻转信号，而晶体管204的栅极接收翻转的信号 φ0。结果，CMOS电平移位器通过CMOS倒相器206和207生成具有电压摆动(K+1)·VDD的时钟信号φ2和 φ2。在这种情况中，倒相器205、206和207由负电压-K·VDD和正电压VDD供电。于是，电平移位电路2内的晶体管必须具有高于(K+1)·VDD的击穿电压。
图5是图1的K倍充电激励电路3的具体电路图，在图5中，K倍充电激励电路3由电路31、32、33、…、3K构成。电路31由升压P沟道MOS晶体管311形成。另一方面，电路32、33、…、3K具有相同的结构。即，电路3i(i＝2，3，…，K)由充电电容3i1、充电N沟道MOS晶体管3i2、充电P沟道MOS晶体管3i3和升压P沟道晶体管3i4形成。
下面解释K倍充电激励电路3的操作。
首先，当令时钟信号φ1为高(＝K·VDD)并且时钟信号 φ1为低(＝0V)时，充电晶体管322、323、332、333、…、3K2和3K3打开，使得电路32、33、3K的节点N2、N3、…、和Nk处的电压为VDD。于是，电容321、331、…、3K1由VDD正向充电。注意，电路31的节点N1处的电压总为VDD。
接下来，当时钟信号φ1为低(＝0V)并且时钟信号 φ1为高(＝K·VDD)时，关闭充电晶体管322、323、332、333、…、3K2和3K3，同时打开升压晶体管311、324、334、…、和3K4。结果，电路31生成正电压VDD。在电路32中，VDD在节点N2处叠加至电压VDD，使得节点N2处的电压变为2·VDD(＝VDD+VDD)。于是，电路32生成电压2·VDD。在电路33中，2·VDD在节点N3处叠加至电压VDD，使得节点N3处的电压变为3·VDD(＝VDD+2·VDD)。于是，在电路33生成电压3·VDD。在电路3K中，(K-1)·VDD在节点NK处叠加至电压VDD，使得节点NK处的电压变为K·VDD(＝VDD+(K-1)·VDD)。于是，电路3K生成电压K·VDD。
图6是图1的(-K)倍充电激励电路4的具体电路图(参见：JP-A-6-165482的图10，其中公开了(-2)倍充电激励电路)，在图6中，(-K)倍充电激励电路4由电路40、41、42、……、4K构成。电路40由升压N沟道MOS晶体管401形成。另一方面，电路41、42、……、4K具有相同的结构。即，电路4i(i＝1，2，……，K)由充电电容4i1、充电P沟道MOS晶体管4i2、充电N沟道MOS晶体管4i3和升压N沟道晶体管4i4形成。
接下来解释(-K)倍充电激励电路4的操作。
首先，当时钟信号φ2为低(＝-K·VDD)并且时钟信号 φ2为高(＝VDD)时，充电晶体管412、413、422、423、…、4K2和4K3打开，使得电路41、42、……、4K的节点N1、N2、…、和Nk处的电压为VDD。于是，电容411、421、…、4K1由VDD反向充电。
接下来，当时钟信号φ2为低(＝-K·VDD)并且时钟信号 φ2为高(＝VDD)时，充电晶体管412、413、422、423、…、4K2和4K3关闭，同时升压晶体管401、414、424、…、和3K4打开。结果，电路40生成地电压0V。在电路41中，-VDD在节点N1处叠加至电压0V，使得节点N1处的电压变为-VDD(＝0-VDD)。于是，电路41生成电压-VDD。在电路42中，(-VDD-VDD)在节点N2处叠加至电压0V，使得节点N2处的电压变为-2·VDD(＝0-VDD-VDD)。于是，电路42生成电压-2·VDD。在电路4K中，-(K-1)·VDD-VDD在节点NK处叠加至电压0V，使得节点NK处的电压变为-K·VDD(＝0V-(K-1)·VDD-VDD)。于是，电路4K生成电压-K·VDD。
然而，在图1的升压装置中，由于(-K)倍充电激励电路4复杂，所以图1的升压装置成本高。
图7说明了第二种现有技术的升压装置，在图7中，删除了图1的电平移位电路1，并且将图1的电平移位电路2修改为电平移位电路2A。而且，提供了(-1)倍充电激励电路(或极性翻转电路)7，代替图1的(-K)倍充电激励电路4(见：JP-A-6-165482的图13，其中K＝2)。
电平移位电路2A由负电压-K·VDD和正电压K·VDD供电，以对具有如图8A所示的电压摆动VDD的时钟信号φ0进行电平移位，以生成具有如图8B和8C所示的电压摆动2K·VDD的时钟信号φ3和 φ3。
图9是图7的电平移位电路2A的具体电路图，在图9中，由交叉耦合的负载P沟道MOS晶体管201a和202a与N沟道驱动MOS晶体管203a和204a形成的第一CMOS电平移位器由负电压-K·VDD和正电压K·VDD供电，由交叉耦合的负载N沟道MOS晶体管205a和206a与驱动P沟道驱动MOS晶体管207a和208a形成的第二CMOS电平移位器由负电压-K·VDD和正电压K·VDD供电。晶体管203a的栅极接收时钟信号φ0，而晶体管204a的栅极通过CMOS倒相器209a接收时钟信号φ0的翻转信号。而且，晶体管207a的栅极接收晶体管201a的漏极处的电压，而晶体管208a的栅极接收晶体管202a的漏极处的电压。结果，第二CMOS电平移位器通过CMOS倒相器210a和211a生成具有电压摆动2K·VDD的时钟信号φ3和和 φ3。在这种情况中，倒相器209a、210a和211a由负电压-K·VDD和正电压K·VDD供电。于是，在电平移位电路2A内的晶体管必须具有高于2K·VDD的击穿电压。
图10是图7的(-1)倍充电激励电路7的具体电路图，在图10中，(-1)倍充电激励电路7由充电电路701、充电P沟道MOS晶体管702、充电N沟道MOS晶体管703、升压N沟道MOS晶体管704和升压N沟道MOS晶体管705构成。
下面解释图10的(-1)倍充电激励电路7的操作。
首先，当时钟信号φ3为低(＝-K·VDD)并且时钟信号 φ3为高(＝K·VDD)时，晶体管702和703打开，使得电容701由2·VDD充电。
接下来，当时钟信号φ3为高(＝K·VDD)并且时钟信号 φ3为低(＝-K·VDD)时，充电晶体管702和703关闭，同时升压晶体管704和705打开。结果，(-1)倍充电激励电路7生成电压-K·VDD，该电压保存在图7的电容6中。
在图7的升压装置中，尽管减少了电路元件的数目，以简化装置，但电平移位电路2A内的晶体管必须具有高于2K·VDD的击穿电压，这增加了晶体管的栅绝缘层厚度、栅极的长度和/宽度，从而降低了装置的集成性。
图11说明了根据本发明的升压装置的第一实施例，在图11中，图1的(-K)倍充电激励电路4被(-1)倍充电激励电路(或极性翻转电路)7A代替，该电路7A接收来自K倍充电激励电路3的正电压K·VDD，以使用时钟信号φ1、φ2和 φ2生成负电压-K·VDD。
在对应于图10的图12A和12B中详细说明了(-1)倍充电激励电路7A。
在图12A中，晶体管702和704的栅极接收时钟信号φ1。另一方面，晶体管705的栅极接收时钟信号φ2，而晶体管703的栅极接收时钟信号 φ2。即，如图13所示，晶体管702可以在K·VDD-|Vtp|的栅极电压和K·VDD的栅极电压之间切换，并且晶体管704可以在0V的栅极电压和Vtn的栅极电压之间切换。注意，Vtp代表P沟道MOS晶体管的阈值电压，Vtn代表N沟道MOS晶体管的阈值电压。于是，晶体管702和704可以在0V的栅极电压和K·VDD的栅极电压之间切换，从而晶体管702和704可以由时钟信号φ1切换。而且，如图13所示，晶体管705可以在-K·VDD的栅极电压和Vtn-K·VDD的栅极电压之间切换。于是晶体管705可以在-K·VDD的栅极电压和VDD的栅极电压之间切换，从而晶体管705可以由时钟信号φ2切换。进一步，如图13所示，晶体管703可以在-K·VDD的栅极电压和Vtn的栅极电压之间切换。于是，晶体管703可以在-K·VDD的栅极电压和VDD的栅极电压之间切换，从而晶体管703可以由时钟信号 φ2切换。
在图12B中，晶体管702的栅极接收时钟信号φ1。另一方面，晶体管704和705的栅极接收时钟信号φ2，而晶体管703的栅极接收时钟信号 φ2。即，如图13所示，晶体管702可以在K·VDD-|Vtp|的栅极电压和K·VDD的栅极电压之间切换。于是，晶体管702可以在0V的栅极电压和K·VDD的栅极电压之间切换，从而晶体管702可以由时钟信号φ1切换。而且，如图13所示，晶体管705可以在-K·VDD的栅极电压和Vtn-K·VDD的栅极电压之间切换，并且晶体管704可以在0V的栅极电压和Vtn的栅极电压之间切换。于是晶体管704和705可以在-K·VDD的栅极电压和VDD的栅极电压之间切换，从而晶体管704和705可以由时钟信号φ2切换。进一步，如图13所示，晶体管703可以在-K·VDD的栅极电压和Vtn的栅极电压之间切换。于是，晶体管703可以在-K·VDD的栅极电压和VDD的栅极电压之间切换，从而晶体管703可以由时钟信号 φ2切换。
在图13中，注意到由于Vtp为负，所以由P沟道MOS晶体管的栅极源极间电压定义P沟道MOS晶体管的栅极开电压等于|Vtp|，并且P沟道MOS晶体管的栅极源极间电压定义栅极关电压等于0V。类似的，由于Vtn为正，所以由N沟道MOS晶体管的栅极源极间电压定义N沟道MOS晶体管的栅极开电压等于Vtn，并且N沟道MOS晶体管的栅极源极间电压定义栅极关电压等于0V。
于是，在图11的升压装置中，尽管需要有两个电平移位电路1和2，但是电平移位电路内的晶体管无需具有很高的击穿电压，并且(-1)倍充电激励电路5A简单，这将减少装置的成本。
图14说明了根据本发明的升压装置的第二实施例，在图14中，图11的电平移位电路2被电平移位电路2B替代，并且图11的(-1)倍充电激励电路7A被(-1)倍充电激励电路7B替代。
电平移位电路2B由负电压-K·VDD和地电压GND供电，以对图15A所示的时钟信号φ1进行电平移位，并且从而生成如图15D所示的时钟信号φ4。
(-1)倍充电电路7B使用如图15B和15D所示的时钟信号φ1和φ4对正电压K·VDD进行升压，从而生成负电压-K·VDD。
图16是图14的电平移位电路2B的具体电路图，在图16中，电容208和二极管209也形成了(-1)倍充电激励电路或极性翻转电路，它们被增加到图4的电平移位电路2的元件中，并且删除了图4的CMOS倒相器207。即，由电容208和二极管209形成的极性翻转电路在-VDD和0V之间生成具有电压摆动VDD的时钟信号φ0’。结果，由晶体管203和204形成的CMOS电平移位器通过CMOS倒相器206生成时钟信号φ4。在这种情况中，晶体管203和204以及CMOS倒相器205和206由负电压-K·VDD和地电压GND供电。于是，电平移位电路2B内的晶体管需要具有高于K·VDD的击穿电压。换言之，电平移位电路2B内的晶体管的击穿电压无需高于图1的电平移位电路2中的击穿电压，这将提高装置的集成性。
图17是图14的(-1)倍充电激励电路7B的具体电路图，在图17中，图10的充电N沟道MOS晶体管703被替代为充电P沟道MOS晶体管703’。
在图17中，晶体管702和704的栅极接收时钟信号φ1。另一方面，晶体管703’和725的栅极接收时钟信号φ4。即，如图18所示，晶体管702可以在K·VDD-|Vtp|的栅极电压和K·VDD的栅极电压之间切换，并且晶体管704可以在0V的栅极电压和Vtn的栅极电压之间切换。于是，晶体管702和704可以在0V的栅极电压和K·VDD的栅极电压之间切换，从而晶体管702和704可以由时钟信号φ1切换。而且，如图18所示，晶体管705可以在-K·VDD的栅极电压和Vtn-K·VDD的栅极电压之间切换，并且晶体管703’可以在-|Vtp|的栅极电压和0V的栅极电压之间切换。于是晶体管703’和705可以在-K·VDD的栅极电压和0V的栅极电压之间切换，从而晶体管703’和705可以由时钟信号φ4切换。
图19说明了图11的升压装置的第一改型，在图19中，该升压装置生成正电压L·VDD(L＝3，4，……)和负电压-K·VDD(K＝2，3，……)，其中L＞K。在这种情况中，图11的K倍充电激励电路3由如图20所示的L倍充电激励电路3A替代。即，图20的电路3K生成正电压K·VDD，并将其传送至(-1)倍充电激励电路7A。另一方面，图20的电路3L生成正电压L·VDD，并将其传送至电平移位电路1和电容5。
图21说明了图11的升压装置的第二改型，在图19中，该升压装置生成正电压L·VDD(L＝2，3，……)和负电压-K·VDD(K＝3，4，……)，其中L＜K。在这种情况中，图11的K倍充电激励电路3由如图22所示的K倍充电激励电路3B替代。即，图22的电路3L生成正电压L·VDD，并将其传送至电容5。另一方面，图22的电路3K生成正电压K·VDD，并将其传送至电平移位电路1和(-1)倍充电激励电路7A。
于是，根据图19和21所示的第一实施例的改型，正电压和负电压的绝对值可以互不相同。
图23说明了图14的升压装置的第一改型，在图23中，该升压装置生成正电压L·VDD(L＝3，4，……)和负电压-K·VDD(K＝2，3，……)，其中L＞K。在这种情况中，图14的K倍充电激励电路3由如图20所示的L倍充电激励电路3A替代。即，图20的电路3K生成正电压K·VDD，并将其传送至(-1)倍充电激励电路7B。另一方面，图20的电路3L生成正电压L·VDD，并将其传送至电平移位电路1和电容5。
图24说明了图14的升压装置的第二改型，在图24中，该升压装置生成正电压L·VDD(L＝2，3，……)和负电压-K·VDD(K＝3，4，……)，其中L＜K。在这种情况中，图14的K倍充电激励电路3由如图22所示的K倍充电激励电路3B替代。即，图22的电路3L生成正电压L·VDD，并将其传送至电容5。另一方面，图22的电路3K生成正电压K·VDD，并将其传送至电平移位电路1和(-1)倍充电激励电路7B。
于是，根据图23和24所示的第二实施例的改型，正电压和负电压的绝对值可以互不相同。
图25说明了图11和14的电平移位电路1和K倍充电激励电路3的改型，图11和14的电平移位电路1由与K倍充电电路3的电路32，33，……，3K对应的电平移位电路12，13，……，1K代替。电平移位电路12接收具有如图26A所示的电压摆动VDD的时钟信号φ(1)(＝φ0)，以生成具有如图26B所示的电压摆动2·VDD的时钟信号φ(2)。电平移位电路13接收时钟信号φ(2)，以生成具有如图26C所示的电压摆动2·VDD的时钟信号φ(3)。通常，电平移位电路li(i＝4，5，……，K)接收如图26D所示的在(i-3)·VDD和(i-1)·VDD之间具有电压摆动2·VDD的时钟信号φ(i-1)，以生成如图26E所示的在(i-2)·VDD和i·VDD之间具有电压摆动2·VDD的时钟信号(i)。
而且，在图25中，图5的P沟道晶体管323，333，……，3K3分别由N沟道MOS晶体管323’，333’，……，3K3’替代。升压晶体管322，332，……，3K2的栅极由图26A所示的时钟信号φ(1)(＝φ0)所控制。充电晶体管323’，333’，……，3K3’由图26B所示的时钟信号φ(2)所控制。升压晶体管324，334，……，3K4分别由时钟信号φ(2)，φ(3)，……，φ(K)所控制。
下面解释图25的K倍充电激励电路3的操作。
首先，当时钟信号φ(1)为高(＝VDD)并且时钟信号φ(2)为高(＝2·VDD)时，充电晶体管322，323’，332，333’，3K2和2K3’打开，使得电路32，33，……，3K的节点N2，N3，……，和Nk处的电压为VDD。于是，电容321，331，……，3K1由VDD正向充电。注意，电路31的节点N1处的电压总是VDD。
在这种情况中，由于时钟信号φ(2)，φ(3)，……，φ(K)为2·VDD，3·VDD，……，K·VDD，所以晶体管324，334，……，3K4必然被关闭。
接下来，当时钟信号φ(1)为低(＝0V)并且时钟信号φ(2)为低(＝0V)时，充电晶体管322，323’，332，333’，……，3K2和3K3’关闭。另一方面，当时钟信号φ(2)，φ(3)，……，φ(K)为0V，VDD，……，(K-2)·VDD时，升压晶体管324，324，……，3K4打开，同时升压晶体管311打开。结果，电路31生成正电压VDD。在电路32中，VDD在节点N2处叠加至电压VDD，使得节点N2处的电压变为2·VDD(＝VDD+VDD)。于是，电路32生成电压2·VDD。在电路32中，2·VDD在节点N2处叠加至电压VDD，使得节点N2处的电压变为3·VDD(＝VDD+2·VDD)。于是，电路32生成电压3·VDD。在电路3K中，(K-1)·VDD在节点N2处叠加至电压VDD，使得节点N2处的电压变为K·VDD(＝VDD+(K-1)·VDD)。于是，电路3K生成电压K·VDD。
于是，在图25中，充电晶体管322，323’，332，333’，……，3K2和3K3’由时钟信号φ(1)和φ(2)控制，而与它们的升压电压2·VDD，3·VDD，……，K·VDD无关。另一方面，升压晶体管311，324，334，……，3K4由时钟信号φ(1)，φ(2)，……，φ(K)控制，各自依赖于它们的升压电压VDD，2·VDD，3·VDD，……，K·VDD。
图27是图25的电平移位电路1i(i＝2，3，……，K)的具体电路图，在图27中，由交叉耦合的负载N沟道MOS晶体管271和272与P沟道驱动MOS晶体管273和274形成的第一CMOS电平移位器由电压(i-2)·VDD和(i-1)·VDD供电，而且，由交叉耦合的负载P沟道MOS晶体管275和276与驱动N沟道驱动MOS晶体管277和278形成的第二CMOS电平移位器由电压(i-2)·VDD和i·VDD供电。晶体管273的栅极通过CMOS倒相器279接收时钟信号φ(i-1)的翻转信号，而晶体管274的栅极接收时钟信号φ(i-1)。而且，晶体管277的栅极接收晶体管273的漏极处的电压，而晶体管278的栅极接收晶体管274的漏极处的电压。结果，第二CMOS电平移位器通过CMOS倒相器280生成具有电压摆动2K·VDD的时钟信号φ(i)。在这种情况中，CMOS倒相器279由电压(i-2)·VDD和电压(i-1)·VDD供电，而CMOS倒相器280由电压(i-2)·VDD和电压i·VDD供电。于是，在电平移位电路2A内的晶体管需要具有高于2·VDD的击穿电压。
于是，在图25中，尽管增加了电平移位电路的数目，但是其中的晶体管无需具有高击穿电压，从而提高了集成性。另外，在图3或4所示的电平移位电路中，能耗与(K·VDD)2(＝K2·VDD 2)成比例。另一方面，在图25所示的电平移位电路中，能耗与(K-1)·(2·VDD)2(＝4(K-1)·VDD 2)成比例。于是，如果K＞3，则可以减少能耗。
图28说明了根据本发明的升压装置的第三实施例，在图28中，从图11的电平移位电路2生成的时钟信号φ2和 φ2也被提供给K倍充电激励电路3。更具体的，如图29所示，图29是图28的K倍充电电路3的具体电路图，时钟信号φ2被提供给P沟道MOS晶体管311的栅极，并且时钟信号 φ2被提供给P沟道MOS晶体管323。
如图30所示，所有晶体管311，322，323和324可以在0V的栅极电压和K·VDD的栅极电压之间切换。另外，晶体管311和323可以在-K·VDD的栅极电压和VDD的栅极电压之间切换。在图28中正是基于该事实而使用的，从而可以增加栅极源极间电压，以减少打开晶体管311和323时的开电阻。
图31说明了图28的上拉装置应用于LCD装置的升压电路的一个例子。
在图31中，电压2·VDD从电路32中生成并保存在电容5’中。电压2·VDD被提供至LCD装置的数据线驱动电路。另一方面，电压3·VDD从电路33中生成并保存在电容5中。电压3·VDD被提供至LCD装置的门线驱动电路。而且，电压2·VDD，而非3·VDD，被提供至(-1)倍充电激励电路(极性翻转电路)7A，以生成电压-2·VDD。电压-2·VDD被提供至LCD装置的门线驱动电路。
如上所述，根据本发明，由于能够降低电平移位电路内的晶体管的击穿电压，所以可以提高集成性。

Claims (46)

1.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2)，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号(φ2， φ2)；
充电激励电路(3)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)，其是电源电压的K倍，其中K是大于2的整数；和
极性翻转电路(7A)，连接至所述充电激励电路(3)和所述第二电平移位电路(2)，用于使用所述第三时钟信号(φ2， φ2)翻转所述正电压，以生成绝对值与所述正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述正电压(K·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ2， φ1)的高电平不高于所述电源电压(VDD)，
所述第三时钟信号(φ2， φ2)的低电平不低于所述负电压(-K·VDD)。
2.如权利要求1的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述正电压(K·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
3.如权利要求1的升压装置，其中所述第二电平移位电路(2)包含：
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述接地端；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述电源电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管的漏极生成所述第三时钟信号(φ2，φ2)。
4.如权利要求1的升压装置，其中所述充电激励电路(3)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数。
5.如权利要求4的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
6.如权利要求1的升压装置，其中所述充电激励电路(3)进一步使用所述第三时钟信号(φ2， φ2)对所述电源电压进行升压，所述激励电路包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数，
所述第一升压切换元件包含由所述第三时钟信号(φ2， φ2)之一控制的P沟道MOS晶体管，
所述第二电路(32)的所述第二充电切换元件包含由另一所述第三时钟信号(φ2， φ2)控制的P沟道MOS晶体管，
所述第i电路(3i)的所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第j电路(3j)的所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管，其中j是范围从3到K的整数，
所述第二升压切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
7.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2B)，用于接收所述第一时钟信号，以生成一第三时钟信号(φ4)；
充电激励电路(3)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)，其中K是大于2的整数；和
极性翻转电路(7B)，连接至所述充电激励电路(3)和所述第二电平移位电路(2B)，用于使用所述第三时钟信号(φ4)翻转所述正电压，以生成绝对值与所述正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述正电压(K·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ4)的高电平不高于所述地电压处的所述电压，
所述第三时钟信号(φ4)的低电平不低于所述负电压(-K·VDD)。
8.如权利要求7的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述正电压(K·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
9.如权利要求7的升压装置，其中所述第二电平移位电路(2B)包含：
极性翻转电路(208，209)，用于翻转所述第一时钟信号(φ0)；
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述负电压(-K·VDD)；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述接地端处的所述电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述极性翻转电路(208，209)的输出信号及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管之一的漏极生成所述第三时钟信号(φ4)。
10.如权利要求9的升压装置，其中所述极性翻转电路(208，209)包含用于接收所述第一时钟信号的电容(208)和在所述电容(208)和所述接地端之间的二极管(209)。
11.如权利要求7的升压装置，其中所述充电激励电路(3)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数。
12.如权利要求11的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
13.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2)，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号(φ2， φ2)；
充电激励电路(3B)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成第一和第二正电压(L·VDD，K·VDD)，它们分别是电源电压的L倍和K倍，其中K和L是大于2的整数且L小于K，所述第一正电压小于所述第二正电压；和
极性翻转电路(7A)，连接至所述充电激励电路(3B)和所述第二电平移位电路(2)，用于使用所述第三时钟信号(φ2， φ2)翻转所述第二正电压，以生成绝对值与所述第二正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述第二正电压(K·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ2， φ2)的高电平不高于所述电源电压(VDD)，
所述第三时钟信号(φ2， φ2)的低电平不低于所述负电压(-K·VDD)。
14.如权利要求13的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述第二正电压(K·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
15.如权利要求13的升压装置，其中所述第二电平移位电路(2)包含：
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述接地端的所述电压；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述电源电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管的漏极生成所述第三时钟信号(φ2， φ2)。
16.如权利要求13的升压装置，其中所述充电激励电路(3B)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数，
所述第L电路生成所述第一正电压(L·VDD)，
所述第K电路生成所述第二正电压(K·VDD)。
17.如权利要求16的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
18.如权利要求13的升压装置，其中所述充电激励电路(3B)进一步使用所述第三时钟信号(φ2， φ2)对所述电源电压进行升压，所述激励电路包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数，
所述第一升压切换元件包含由所述第三时钟信号(φ2， φ2)之一控制的P沟道MOS晶体管，
所述第二电路(32)的所述第二充电切换元件包含由另一所述第三时钟信号(φ2， φ2)控制的P沟道MOS晶体管，
所述第i电路(3i)的所述第一充电切换元件包含由所述第二时钟信号之一(φ1， φ1)控制的N沟道MOS晶体管，
所述第j电路(3j)的所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管，其中j是范围从3到K的整数，
所述第二升压切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管，
所述第L电路生成所述第一正电压(L·VDD)，
所述第K电路生成所述第二正电压(K·VDD)。
19.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2B)，用于接收所述第一时钟信号，以生成一第三时钟信号(φ4)；
充电激励电路(3B)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成第一和第二正电压(L·VDD，K·VDD)，它们分别是电源电压的L倍和K倍，其中K和L是大于2的整数并且L小于K，所述第一正电压小于所述第二正电压；和
极性翻转电路(7B)，连接至所述充电激励电路(3B)和所述第二电平移位电路(2B)，用于使用所述第三时钟信号(φ4)翻转所述第二正电压，以生成绝对值与所述第二正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述第二正电压(K·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ4)的高电平不高于所述地电压处的所述电压，
所述第三时钟信号(φ4)的低电平不低于所述负电压(-K·VDD)。
20.如权利要求19的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述第二正电压(K·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
21.如权利要求19的升压装置，其中所述第二电平移位电路(2B)包含：
极性翻转电路(208，209)，用于翻转所述第一时钟信号；
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述负电压(-K·VDD)；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述接地端处的所述电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述极性翻转电路(208，209)的输出信号及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管之一的漏极生成所述第三时钟信号(φ4)。
22.如权利要求21的升压装置，其中所述极性翻转电路包含用于接收所述第一时钟信号的电容(208)和在所述电容(208)和所述接地端之间的二极管(209)。
23.如权利要求19的升压装置，其中所述充电激励电路(3B)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数，
所述第L电路生成所述第一正电压(L·VDD)，
所述第K电路生成所述第二正电压(K·VDD)。
24.如权利要求23的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
25.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2)，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号(φ2， φ2)；
充电激励电路(3A)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成第一和第二正电压(K·VDD，L·VDD)，它们分别是电源电压的K倍和L倍，其中K和L是大于2的整数且K小于L，所述第一正电压小于所述第二正电压；和
极性翻转电路(7A)，连接至所述充电激励电路(3A)和所述第二电平移位电路(2)，用于使用所述第三时钟信号(φ2， φ2)翻转所述第一正电压，以生成绝对值与所述第一正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述第二正电压(L·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ2， φ2)的高电平不高于所述电源电压(VDD)，
所述第三时钟信号(φ2， φ2)的低电平不低于所述负电压(-K·VDD)。
26.如权利要求25的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述第二正电压(L·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
27.如权利要求25的升压装置，其中所述第二电平移位电路(2)包含：
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述接地端的所述电压；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述电源电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管的漏极生成所述第三时钟信号(φ2， φ2)。
28.如权利要求25的升压装置，其中所述充电激励电路(3A)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到L的整数，
所述第K电路生成所述第一正电压(K·VDD)，
所述第L电路生成所述第二正电压(L·VDD)。
29.如权利要求28的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
30.如权利要求25的升压装置，其中所述充电激励电路(3A)进一步使用所述第三时钟信号(φ2， φ2)对所述电源电压进行升压，所述激励电路包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到L的整数，
所述第一升压切换元件包含由所述第三时钟信号(φ2， φ2)之一控制的P沟道MOS晶体管，
所述第二电路(32)的所述第二充电切换元件包含由另一所述第三时钟信号(φ2， φ2)控制的P沟道MOS晶体管，
所述第i电路(3i)的所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第j电路(3j)的所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管，其中j是范围从3到L的整数，
所述第二升压切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管，
所述第K电路生成所述第一正电压(K·VDD)，
所述第L电路生成所述第二正电压(L·VDD)。
31.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ0)，以生成具有相反相位的两个第二时钟信号(φ1， φ1)；
第二电平移位电路(2B)，用于接收所述第一时钟信号，以生成一第三时钟信号(φ4)；
充电激励电路(3A)，连接至所述第一电平移位电路(1)，用于使用所述第二时钟信号(φ1， φ1)对电源电压端处的电源电压(VDD)进行升压，以生成第一和第二正电压(K·VDD，L·VDD)，它们分别是电源电压的K倍和L倍，其中K和L是大于2的整数且K小于L，所述第一正电压小于所述第二正电压；和
极性翻转电路(7B)，连接至所述充电激励电路(3A)和所述第二电平移位电路(2B)，用于使用所述第三时钟信号(φ2， φ2)翻转所述第一正电压，以生成绝对值与所述第一正电压相同的负电压(-K·VDD)，
所述第二时钟信号(φ1， φ1)的高电平不高于所述第二正电压(L·VDD)，
所述第二时钟信号(φ1， φ1)的低电平不低于接地端处的电压，
所述第三时钟信号(φ4)的高电平不高于所述地电压处的所述电压，
所述第三时钟信号(φ4)的低电平不低于所述负电压(-K·VDD)。
32.如权利要求31的升压装置，其中所述第一电平移位电路(1)包含：
第一和第二交叉耦合的负载P沟道MOS晶体管(101，102)，其源极接收所述第二正电压(L·VDD)；和
第一和第二N沟道驱动MOS晶体管(103，104)，其漏极分别连接至所述第一和第二交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二N沟道驱动MOS晶体管的栅极分别接收所述第一时钟信号(φ0)及其翻转信号，
所述第一和第二N沟道驱动MOS晶体管的漏极生成所述第二时钟信号(φ1， φ1)。
33.如权利要求31的升压装置，其中所述第二电平移位电路(2B)包含：
极性翻转电路(208，209)，用于翻转所述第一时钟信号；
第一和第二交叉耦合的负载N沟道MOS晶体管(201，202)，其源极接收所述负电压(-K·VDD)；和
第一和第二P沟道驱动MOS晶体管(203，204)，其源极接收所述接地端处的所述电压，并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管的栅极分别接收所述极性翻转电路(208，209)的输出信号及其翻转信号，
所述第一和第二P沟道驱动MOS晶体管之一的漏极生成所述第三时钟信号(φ4)。
34.如权利要求33的升压装置，其中所述极性翻转电路包含用于接收所述第一时钟信号的电容(208)和在所述电容(208)和所述接地端之间的二极管(209)。
35.如权利要求31的升压装置，其中所述充电激励电路(3A)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到L的整数，
所述第K电路生成所述第一正电压(K·VDD)，
所述第L电路生成所述第二正电压(L·VDD)。
36.如权利要求35的升压装置，其中每一所述第一和第二升压切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的P沟道MOS晶体管，
所述第一充电切换元件包含由所述第二时钟信号(φ1， φ1)之一控制的N沟道MOS晶体管，
所述第二充电切换元件包含由另一所述第二时钟信号(φ1， φ1)控制的P沟道MOS晶体管。
37.一种升压装置，包含：
第一电平移位电路(1)，用于接收第一时钟信号(φ(1))，以生成具有一定电压摆动(2·VDD)的第二时钟信号(φ(2)，φ(3)，……，φ(K))，其中K是大于2的整数；
第二电平移位电路(2)，用于接收所述第一时钟信号，以生成具有相反相位的两个第三时钟信号(φ2， φ2)；
充电激励电路(3)，连接至所述第一电平移位电路(1)，用于使用具有一定电压摆动(2·VDD)的所述第二时钟信号对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)，其是电源电压的K倍；和
极性翻转电路(7A)，连接至所述充电激励电路(3)和所述第二电平移位电路(2)，用于使用所述第三时钟信号(φ2， φ2)翻转所述正电压，以生成绝对值与所述正电压相同的负电压(-K·VDD)，
所述第三时钟信号(φ2， φ2)的高电平不高于所述电源电压(VDD)，
所述第三时钟信号(φ2， φ2)的低电平不低于所述负电压(-K·VDD)。
38.如权利要求37的升压装置，其中所述充电激励电路(3)包含：
第一电路(31)，其包括第一升压切换元件(311)，根据所述第一时钟信号(φ1)连接至所述电源电压端；
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数。
39.如权利要求38的升压装置，其中所述第一升压切换元件(311)包含由所述第一时钟信号(φ1)控制的P沟道MOS晶体管，
第i电路中的所述第一充电切换元件(3i2)包含由所述第一时钟信号(φ1)控制的N沟道MOS晶体管，
第i电路中的所述第二充电切换元件(3i3)包含由所述信号(φ2)控制的N沟道MOS晶体管，
第i电路中的所述第二升压切换元件(3i4)包含由所述信号(φ(i))控制的P沟道MOS晶体管。
40.如权利要求38的升压装置，其中所述第一电平移位电路(1)包含由(i-2)·VDD、(i-1)·VDD和i·VDD供电的第i电平移位单元(1i)，其中i的范围从2到K，VDD是电源电压。
41.如权利要求40的升压装置，其中所述第i电平移位单元(1i)包含：
第一和第二交叉耦合的负载N沟道MOS晶体管(271，272)，其源极接收所述(i-2)·VDD；
第一和第二P沟道驱动MOS晶体管(273，274)，其源极接收所述(i-1)·VDD并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极；
第三和第四交叉耦合的负载P沟道MOS晶体管(275，276)，其源极接收所述i·VDD；和
第三和第四N沟道驱动MOS晶体管(277，278)，其源极接收所述(i-2)·VDD并且其漏极分别连接至所述第三和第四交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管(273，274)的栅极分别接收所述第(i-1)时钟信号(φ(i-1))及其翻转信号，
所述第三和第四N沟道驱动MOS晶体管(277，278)的栅极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的栅极，
所述第四N沟道驱动MOS晶体管(278)的漏极通过倒相器(280)生成所述第i时钟信号(φ(i))。
42.一种升压装置，包含：
电平移位电路(1)，用于接收第一时钟信号(φ(1))，以生成具有一定电压摆动(2·VDD)的第二时钟信号(φ(2)，φ(3)，……，φ(K))，其中K是大于2的整数；和
充电激励电路(3)，连接至所述第一电平移位电路(1)，用于使用具有一定电压摆动(2·VDD)的所述第二时钟信号对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)，其是电源电压的K倍。
43.如权利要求42的升压装置，其中所述充电激励电路(3)包含：
第一电路(31)，其包括第一升压切换元件(311)，连接至所述电源电压端，用于根据所述第一时钟信号生成所述电源电压；和
第i电路(3i)，其包括充电电容(3i1)，连接在所述接地端和所述充电电容之间的第一充电切换元件(3i2)，连接在所述充电电容和所述电源电压端之间的第二充电切换元件(3i3)，和连接至所述充电电容和所述第二充电切换元件(3i3)的用于生成所述电源电压的“i”倍的第二升压切换元件(3i4)，其中i是范围从2到K的整数。
44.如权利要求43的升压装置，其中所述第一升压切换元件(311)包含由所述第一时钟信号(φ(1))控制的P沟道MOS晶体管，
第i电路中的所述第一充电切换元件(3i2)包含由所述第一时钟信号(φ(1))控制的N沟道MOS晶体管，
第i电路中的所述第二充电切换元件(3i3)包含由所述第二时钟信号(φ(2))控制的N沟道MOS晶体管，
第i电路中的所述第二升压切换元件(3i4)包含由所述第i时钟信号(φ(i))控制的P沟道MOS晶体管。
45.如权利要求43的升压装置，其中所述电平移位电路(1)包含由(i-2)·VDD、(i-1)·VDD和i·VDD供电的第i电平移位单元(1i)，其中i的范围从2到K，VDD是电源电压。
46.如权利要求45的升压装置，其中所述第i电平移位单元(1i)包含：
第一和第二交叉耦合的负载N沟道MOS晶体管(271，272)，其源极接收所述(i-2)·VDD；
第一和第二P沟道驱动MOS晶体管(273，274)，其源极接收所述(i-1)·VDD并且其漏极分别连接至所述第一和第二交叉耦合的负载N沟道MOS晶体管的漏极；
第三和第四交叉耦合的负载P沟道MOS晶体管(275，276)，其源极接收所述i·VDD；和
第三和第四N沟道驱动MOS晶体管(277，278)，其源极接收所述(i-2)·VDD并且其漏极分别连接至所述第三和第四交叉耦合的负载P沟道MOS晶体管的漏极，
所述第一和第二P沟道驱动MOS晶体管(273，274)的栅极分别接收所述第(i-1)时钟信号(φ(i-1))及其翻转信号，
所述第三和第四N沟道驱动MOS晶体管(277，278)的栅极分别连接到所述第一和第二交叉耦合的负载N沟道MOS晶体管的栅极，
所述第四N沟道驱动MOS晶体管(278)的漏极通过倒相器(280)生成所述第i时钟信号(φ(i))。
CNB2003101012559A 2002-10-16 2003-10-16 包括允许低击穿电压的电平移位电路的简单升压装置 Expired - Lifetime CN1280974C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP301186/2002 2002-10-16
JP2002301186A JP4193462B2 (ja) 2002-10-16 2002-10-16 昇圧回路

Publications (2)

Publication Number Publication Date
CN1497826A CN1497826A (zh) 2004-05-19
CN1280974C true CN1280974C (zh) 2006-10-18

Family

ID=32449590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101012559A Expired - Lifetime CN1280974C (zh) 2002-10-16 2003-10-16 包括允许低击穿电压的电平移位电路的简单升压装置

Country Status (3)

Country Link
US (1) US7005912B2 (zh)
JP (1) JP4193462B2 (zh)
CN (1) CN1280974C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11376585B2 (en) 2019-04-04 2022-07-05 Shanghai Avic Opto Electronics Co., Ltd. Drive circuit and drive method thereof, and panel and drive method thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003292487A1 (en) * 2003-01-17 2004-08-13 Koninklijke Philips Electronics N.V. A charge pump circuit
JP4405216B2 (ja) * 2003-09-16 2010-01-27 株式会社ルネサステクノロジ 半導体装置
KR100618821B1 (ko) * 2004-02-16 2006-08-31 삼성전자주식회사 칩 면적이 작고 전류소모도 작은 평면 패널 소오스드라이버의 멀티 레벨 쉬프터 회로
KR100569603B1 (ko) * 2004-08-04 2006-04-10 신코엠 주식회사 멀티 레벨 전압 발생 회로
KR100607349B1 (ko) * 2004-08-26 2006-07-28 주식회사 하이닉스반도체 반도체 장치의 고전압 스위치 회로
JP4965069B2 (ja) * 2004-10-21 2012-07-04 ラピスセミコンダクタ株式会社 半導体集積回路
JP2006203747A (ja) * 2005-01-24 2006-08-03 Sanyo Electric Co Ltd チャージポンプ回路
JP2007221890A (ja) * 2006-02-15 2007-08-30 Renesas Technology Corp 半導体集積回路
JP2007259519A (ja) * 2006-03-20 2007-10-04 Rohm Co Ltd チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置
KR100871829B1 (ko) * 2007-06-22 2008-12-03 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법
TW200919959A (en) * 2007-10-31 2009-05-01 Au Optronics Corp Charge pump system and method of operating the same
JP5300001B2 (ja) * 2008-10-07 2013-09-25 ルネサスエレクトロニクス株式会社 昇圧回路及び半導体集積回路装置
KR101204569B1 (ko) * 2010-12-03 2012-11-23 에스케이하이닉스 주식회사 고전압 발생기 및 고전압 발생 방법
KR20120061564A (ko) * 2010-12-03 2012-06-13 에스케이하이닉스 주식회사 전압 공급 회로 및 방법
US8476963B2 (en) * 2011-01-04 2013-07-02 Freescale Semiconductor, Inc. Exponential charge pump
US9111601B2 (en) * 2012-06-08 2015-08-18 Qualcomm Incorporated Negative voltage generators
KR102087111B1 (ko) * 2013-08-30 2020-03-10 에스케이하이닉스 주식회사 반도체 장치
US9584011B1 (en) * 2016-01-06 2017-02-28 Semiconductor Components Industries, Llc Capacitive coupled input transfer gates
CN106067805B (zh) * 2016-08-04 2023-04-11 成都博思微科技有限公司 一种时钟信号电平位移电路
US10050524B1 (en) * 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier
KR102079346B1 (ko) 2018-05-25 2020-04-08 고려대학교 산학협력단 에쓰오티 엠램 및 그 데이터 쓰기방법
KR102282619B1 (ko) * 2020-11-27 2021-07-28 주식회사 스카이칩스 빠른 스타트 업 및 복귀 시간을 가지는 스위치 커패시터 회로 기반의 네거티브 차지 펌프 및 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828965B2 (ja) 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
US6525949B1 (en) * 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
KR100407100B1 (ko) * 2001-02-01 2003-11-28 산요덴키가부시키가이샤 차지 펌프 회로
TW550589B (en) * 2002-02-18 2003-09-01 Winbond Electronics Corp Charge pump circuit having clock voltage doubling and the method
JP2004064963A (ja) * 2002-07-31 2004-02-26 Renesas Technology Corp 昇圧回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11376585B2 (en) 2019-04-04 2022-07-05 Shanghai Avic Opto Electronics Co., Ltd. Drive circuit and drive method thereof, and panel and drive method thereof

Also Published As

Publication number Publication date
JP2004140892A (ja) 2004-05-13
US7005912B2 (en) 2006-02-28
JP4193462B2 (ja) 2008-12-10
CN1497826A (zh) 2004-05-19
US20040169548A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
CN1280974C (zh) 包括允许低击穿电压的电平移位电路的简单升压装置
CN1288828C (zh) 电荷泵型升压电路
CN1270431C (zh) 电源产生电路、显示装置和便携终端器件
CN1274084C (zh) 电荷泵电路
CN1269097C (zh) 液晶显示装置
CN1240178C (zh) 双极电源电压发生器及其半导体器件
CN1866706A (zh) 电子电路
CN1893245A (zh) 包括具不同放电时间常数的电荷泵型升压电路的电源设备
CN1658270A (zh) 脉冲补偿器、显示装置及驱动该显示装置的方法
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN101051787A (zh) 电荷泵式开关电源装置
CN101036281A (zh) 开关电源装置和使用它的电子设备
CN101075409A (zh) 有机发光显示器的像素电路
CN1161790C (zh) 升压电路
CN1855678A (zh) 包括电荷泵电路的电子设备
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1855210A (zh) 液晶显示器及其驱动电路
CN1233093C (zh) 驱动电路
CN1118928C (zh) 电致发光显示装置和显示装置的驱动电路
CN1720662A (zh) 数据锁存电路和电子装置
CN1469548A (zh) 变换信号逻辑电平的电平变换电路
CN1202764A (zh) 电平转换器电路
CN1773842A (zh) Cr振荡电路
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
CN101043180A (zh) 充电泵电路、lcd驱动ic、液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC LCD TECHNOLOGY CO.,LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20100604

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100604

Address after: Kanagawa, Japan

Patentee after: NEC LCD Technologies, Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: NEC LCD TECHNOLOGIES LTD.

Free format text: FORMER NAME: NEC LCD TECH CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: NLT TECHNOLOGIES, Ltd.

Address before: Kanagawa, Japan

Patentee before: NEC LCD Technologies, Ltd.

CX01 Expiry of patent term

Granted publication date: 20061018

CX01 Expiry of patent term