JP2007259519A - チャージポンプ回路、lcdドライバic、液晶表示装置 - Google Patents

チャージポンプ回路、lcdドライバic、液晶表示装置 Download PDF

Info

Publication number
JP2007259519A
JP2007259519A JP2006077148A JP2006077148A JP2007259519A JP 2007259519 A JP2007259519 A JP 2007259519A JP 2006077148 A JP2006077148 A JP 2006077148A JP 2006077148 A JP2006077148 A JP 2006077148A JP 2007259519 A JP2007259519 A JP 2007259519A
Authority
JP
Japan
Prior art keywords
boosting
voltage
charge transfer
charge pump
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006077148A
Other languages
English (en)
Inventor
Takashi Nagai
崇 長井
Haruhito Ito
陽人 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006077148A priority Critical patent/JP2007259519A/ja
Priority to US11/725,626 priority patent/US20070216620A1/en
Priority to CNA2007100878228A priority patent/CN101043180A/zh
Priority to TW096109517A priority patent/TW200742234A/zh
Publication of JP2007259519A publication Critical patent/JP2007259519A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】本発明は、昇圧段数を不要に増大することなく、昇圧倍率を詳細かつ広範囲に可変制御することが可能なチャージポンプ回路、並びに、これを備えたLCDドライバIC及び液晶表示装置を提供することを目的とする。
【解決手段】本発明に係るチャージポンプ回路31は、指示された昇圧倍率に応じて昇圧ユニットの段数を増減する手段(スイッチSW1a〜SW4b、電荷転送用トランジスタP2b〜P4b)と、指示された昇圧倍率に応じて一の昇圧ユニットにおける昇圧用入力電圧を可変制御する手段(インバータINV4)と、を有して成る構成とされている。
【選択図】図3

Description

本発明は、入力電圧を昇圧して所望の出力電圧を生成するチャージポンプ回路、並びにこれを備えたLCDドライバIC及び液晶表示装置に関するものである。
従来より、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて、入力電圧を正昇圧或いは負昇圧することにより、所望の出力電圧を生成するチャージポンプ回路が知られている。
また、上記従来のチャージポンプ回路には、昇圧ユニットの段数を増減することで、その昇圧倍率を任意に可変することが可能な機種もある。
なお、本願発明に関連する従来技術の一例として、特許文献1には、電位が最も高くなるノードを出力端子として正の高電圧を出力するか、または電位が最も低くなるノードを出力端子として負の高電圧を出力するか、を選択的に切り替える手段を備えた高電圧発生回路が開示・提案されている。
特開平9−198887号公報
確かに、上記従来のチャージポンプ回路であれば、負荷の状態や入力電圧の変動などに応じて、昇圧ユニットの段数(延いては昇圧倍率)を可変させることにより、所望の出力電圧を生成することが可能である。
しかしながら、上記従来のチャージポンプ回路では、昇圧ユニット各段の昇圧用入力電圧(各電荷転送用キャパシタに対して、電荷転送用トランジスタと接続されない方の一端に印加されるパルス電圧の振幅値)を一律とした構成が採用されていた。そのため、上記従来のチャージポンプ回路では、上記の昇圧用入力電圧を公差として等差数列を成す昇圧倍率(例えば、2倍、4倍、6倍、8倍、…)しか選択することができなかった。
液晶セルを開閉駆動するアクティブ素子として薄膜ダイオードを用いたTFD[Thin Film Diode]型の液晶表示パネル(以下LCD[Liquid Crystal Display]パネルと呼ぶ)では、薄膜ダイオードの最適駆動電圧が周囲温度に対して変動することに鑑み、その駆動電圧に最適な温度補償を施す必要がある。そのため、TFD型LCDパネルの駆動電圧生成手段として用いられるチャージポンプ回路では、その出力電圧を詳細かつ広範囲に変化させる必要があるが、上記文献の回路では、この要求を満足することができかった。
もちろん、上記従来のチャージポンプ回路でも、昇圧用入力電圧を小さく設定しておけば、2倍、3倍、4倍、5倍、…、相当の出力電圧を出力電圧を出力するようにして、昇圧電圧を詳細に可変制御することは可能である。しかしながら、単に昇圧用入力電圧を小さく設定してしまうと、昇圧ユニット(延いては、これを構成する外付けの電荷転送用キャパシタ)が多数必要となるため、回路規模の拡大やコストの上昇を招くことになるので昇圧用入力電圧を小さく設定することができなかった。
なお、特許文献1の従来技術は、あくまで、単一の回路で正の高電圧と負の高電圧とを選択自在に利用可能とするものであり、同様に上記課題を解決し得るものではなかった。
本発明は、上記の問題点に鑑み、昇圧段数を不要に増大することなく、昇圧倍率を詳細かつ広範囲に可変制御することが可能なチャージポンプ回路、並びに、これを備えたLCDドライバIC及び液晶表示装置を提供することを目的とする。
上記の目的を達成すべく、本発明に係るチャージポンプ回路は、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、指示された昇圧倍率に応じて前記昇圧ユニットの段数を増減する手段と、指示された昇圧倍率に応じて少なくとも一の昇圧ユニットにおける昇圧用入力電圧を可変制御する手段と、を有して成る構成(第1の構成)とされている。
なお、上記した第1の構成から成るチャージポンプ回路において、前記複数段の昇圧ユニットのうち、前記一の昇圧ユニットは、その電荷転送用キャパシタに対して、電荷転送用トランジスタに接続されない方の一端に、入力電圧レベルと接地電圧レベルとの間、或いは、前記入力電圧を2倍に昇圧した昇圧電圧レベルと接地電圧レベルとの間のいずれか一でパルス駆動される端子電圧が印加されるものであり、その余の昇圧ユニットは、各電荷転送用キャパシタに対して、電荷転送用トランジスタに接続されない方の一端に、前記昇圧電圧レベルと接地電圧レベルとの間でパルス駆動される端子電圧が印加されるものである構成(第2の構成)にするとよい。
また、上記した第2の構成から成るチャージポンプ回路において、前記一の昇圧ユニットは、最終段の昇圧ユニットであり、かつ、段数増減対象から除外されている構成(第3の構成)にするとよい。
また、本発明に係るチャージポンプ回路は、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、指示された昇圧倍率に応じて前記昇圧ユニットの段数を増減する手段を有して成り、かつ、前記複数段の昇圧ユニットとして、昇圧用入力電圧の異なる昇圧ユニットを混在して有して成る構成(第4の構成)としてもよい。
また、本発明に係るLCDドライバICは、液晶表示パネルの駆動制御を行うLCDドライバICであって、前記液晶表示パネルの駆動電圧を生成する手段として、上記した第1〜第4いずれかの構成から成るチャージポンプ回路を備えて成る構成(第5の構成)とされている。
また、本発明に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルの駆動制御を行うLCDドライバICと、を有して成る液晶表示装置であって、前記LCDドライバICとして、上記した第5の構成から成るLCDドライバICを備えて成る構成(第6の構成)とされている。
本発明によれば、昇圧段数を不要に増大することなく、昇圧倍率を詳細かつ広範囲に可変制御することが可能なチャージポンプ回路を提供することが可能となり、延いては、これを備えたLCDドライバIC及び液晶表示装置を提供することが可能となる。
以下では、携帯電話端末に搭載される液晶表示装置の電源回路部(DC/DCコンバータ)に本発明を適用した場合を例に挙げて説明を行う。
図1は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。本図に示すように、本実施形態の携帯電話端末は、端末電源である直流電源10と、端末の表示手段である液晶表示パネル20(以下では、LCD[Liquid Crystal Display]パネル20と呼ぶ)と、LCDパネル20の駆動制御を行うLCDドライバIC30と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほかに、その本質機能(通信機能など)を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
直流電源10は、端末各部への電力供給手段であり、リチウムイオンバッテリなどの2次電池であってもよいし、商用交流電圧から直流電圧を生成するAC/DCコンバータであってもよい。
LCDパネル20は、水平方向と垂直方向に各々走査線X1〜Xmとデータ線Y1〜Ynを張り巡らし、両信号線の交点毎に設けられた画素21の液晶セル22を各々に対応したアクティブ素子(本実施形態では薄膜ダイオード23)のオン/オフに応じて駆動する構成(TFD[Thin Film Diode]型アクティブマトリクス方式)とされている。
なお、本実施形態では、図面の説明を簡単とするために、1つの画素21が液晶セル22と薄膜ダイオード23を1つずつ有して成る構成(すなわち単色構成)である場合を例に挙げたが、本発明の構成はこれに限定されるものではなく、RGB3色のカラー表示を行う場合であれば、1つの画素をRGB各色毎に3つの液晶セルと3つの薄膜ダイオードで構成すればよい。
また、本実施形態では、画素21の液晶セル22と薄膜ダイオード23とを直列接続するに際して、液晶セル22をデータ線Y1〜Ynの側に接続し、薄膜ダイオード23を走査線X1〜Xmの側に接続した構成を例に挙げたが、本発明の構成はこれに限定されるものではなく、両者の接続関係を逆にしても構わない。
また、本実施形態では、アクティブ素子として薄膜ダイオードを用いたTFD型アクティブマトリクス方式を例に挙げたが、本発明の構成はこれに限定されるものではなく、アクティブ素子として薄膜トランジスタを用いたTFT[Thin Film Transistor]型アクティブマトリクス方式としても構わない。
LCDドライバIC30は、電源回路部31と、走査線駆動部(コモンドライバ;COMドライバ)32と、データ線駆動部(セグメントドライバ;SEGドライバ)33と、を有して成る。
電源回路部31は、直流電源10から入力電圧Vinの供給を受けて動作し、基準電圧VSSのほか、入力電圧Vinから様々な内部電圧(VH、VL、VD)を生成して、IC各部(走査線駆動部32やデータ線駆動部33など)へ供給する手段である。
なお、内部電圧VH、VLは、周囲温度に応じて変動する可変電圧(例えば、内部電圧VHは+5[V]〜+22.5[V]、内部電圧VLは−18.5[V]〜−1[V])とされている。一方、内部電圧VDは、周囲温度に依らないバンドギャップ補償電圧に基づいて生成される一定電圧(例えば+4[V])とされている。また、基準電圧VSSは接地電圧(0[V])とされている。
走査線駆動部32及びデータ線駆動部33は、IC外部からの映像信号やタイミング制御信号(いずれも不図示)に基づいて、LCDパネル20の走査信号及びデータ信号を各々生成し、走査線X1〜Xmとデータ線Y1〜Ynを介して、各信号をLCDパネル20に供給する手段である。
なお、走査線X1〜Xmを介してLCDパネル20に供給される走査信号は、図2に示すように、1フレーム期間中に割り当てられた各走査線の選択期間には、正極性の第1選択電圧(内部電圧VH)と負極性の第2選択電圧(内部電圧VL)のいずれか一がフレーム毎に交互に印加され、それ以外の非選択期間には、第1非選択電圧(内部電圧VD)と第2非選択電圧(基準電圧VSS)のいずれか一がフレーム毎に交互に印加される駆動方式(いわゆる、4値レベル駆動方式)とされている。このような駆動方式を採用することにより、いずれのフレーム期間にも常に同極性の選択電圧を加えた場合に比べて、画質の劣化を低減することが可能となる。
一方、データ線Y1〜Ynを介してLCDパネル20に供給されるデータ信号は、図2に示すように、内部電圧VDと基準電圧VSSのいずれか一が印加される2値信号とされており、各走査線の選択期間中に占めるオンデューティを制御することによって、各画素の階調制御が行われる駆動方式とされている。
このように、走査線駆動部32は、走査信号の生成に際して、基準電圧VSSのほかに3値の内部電圧(VH、VL、VD)を必要とし、データ線駆動部33は、データ信号の生成に際して、基準電圧VSSと内部電圧VDとを必要とする。
そこで、本実施形態の電源回路部31は、内部電圧VLの生成に必要な負極性電圧を生成する手段として、入力電圧Vinを負昇圧することで所望の出力電圧Voutを生成する負昇圧チャージポンプ回路を有して成る。
まず、電源回路部31を構成する負昇圧チャージポンプ回路の第1実施形態について、図3を参照しながら詳細に説明する。
図3は、電源回路部31(特に負昇圧チャージポンプ回路)の第1実施形態を示す回路ブロック図である。
本図に示すように、本実施形態の負昇圧チャージポンプ回路は、電荷転送用トランジスタ(P1、P2a、P2b、P3a、P3b、P4a、P4b、N5)と、出力用トランジスタNoと、電荷転送用キャパシタC1〜C5と、出力用キャパシタCoと、バッファBUF1〜BUF4と、インバータINV1〜INV4と、スイッチ(SW1a、SW1c、SW2a、SW2b、SW2c、SW3a、SW3b、SW3c、SW4a、SW4b)と、を有して成る。なお、本実施形態の電源回路部31は、上記した負昇圧チャージポンプ回路のほか、入力電圧Vinから2倍の正昇圧電圧2Vinを生成する正昇圧回路(不図示)も有して成る。
電荷転送用トランジスタ(P1、P2a、P3a、P4a、N5)は、接地端に対して図示の順序で直列接続されている。また、出力用トランジスタNoは、電荷転送用トランジスタN5と出力電圧引出端T1との間に接続されている。
一方、電荷転送用トランジスタP2bは、接地端とノードb1(P2aとP3aとの接続点)との間に接続されている。電荷転送用トランジスタP3bは、接地端とノードc1(P3aとP4aとの接続点)との間に接続されている。電荷転送用トランジスタP4bは、接地端とノードd1(P4aとN5との接続点)との間に接続されている。
なお、上記した複数のトランジスタのうち、電荷転送用トランジスタ(P1、P2a、P2b、P3a、P3b、P4a、P4b)は、Pチャネル型電界効果トランジスタとされており、電荷転送用トランジスタN5及び出力用トランジスタNoは、Nチャネル型電界効果トランジスタとされている。
また、電荷転送用トランジスタN5及び出力用トランジスタNoは、製造プロセスの簡略化を鑑み、いずれもP型半導体基板上にシングルウェルのみのプロセスで形成されている。そのため、各々のバックゲートは、いずれも系の最低電位点である出力電圧引出端T1に接続されている。一方、電荷転送用トランジスタ(P1、P2a、P2b、P3a、P3b、P4a、P4b)については、そのオン抵抗を最小限に抑えるべく、各々のバックゲートが自身のソースに接続されている。
電荷転送用キャパシタC1は、一端がノードa1(P1とP2aとの接続点)に接続されている。同様に、電荷転送用キャパシタC2〜C5は、各々の一端がノードb1〜e1に接続されている。一方、出力用キャパシタCoは、一端が出力電圧引出端T1に接続され、他端が接地されている。
バッファBUF1〜BUF3及びインバータINV1は、クロック信号印加端T2に印加されるクロック信号CLKに同期して、入力電圧Vinを2倍に正昇圧した昇圧電圧レベル(2Vin)と出力電圧レベル(Vout)との間でパルス駆動されるゲート信号G1a、並びに、その論理を反転させた反転ゲート信号G1bを生成するゲート信号生成手段を構成する。特に、バッファBUF1〜BUF3は、クロック信号CLKの振幅レベルを所望の振幅レベルまでシフトさせてゲート信号G1aを生成する手段として機能するものであり、インバータINV1は、ゲート信号G1aの論理を反転させて反転ゲート信号G1bを生成する手段として機能するものである。
バッファBUF4及びインバータINV2は、先述のクロック信号CLKに同期して、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間でパルス駆動される端子電圧S1a、並びに、その論理を反転させた反転端子電圧S1bを生成する第1端子電圧生成手段を構成する。特に、バッファBUF4は、クロック信号CLKの振幅レベルを所望の振幅レベルまでシフトさせて端子電圧S1aを生成する手段として機能するものであり、インバータINV2は、端子電圧S1aの論理を反転させて反転端子電圧S1bを生成する手段として機能するものである。
インバータINV3〜INV4は、先述のクロック信号CLKに同期して、入力電圧レベル(Vin)と接地電圧レベル(GND)との間、若しくは、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間のいずれか一でパルス駆動される可変端子電圧S2を生成する第2端子電圧生成手段を構成する。特に、インバータINV3は、クロック信号CLKの論理を反転させて反転クロック信号CLKBを生成する手段として機能するものであり、インバータINV4は、反転クロック信号CLKBの論理を再反転させるとともに、昇圧倍率切替信号SLT(すなわち、指示された昇圧倍率)に応じて、反転クロック信号CLKBの振幅レベルを所望の振幅レベルまでシフトさせて可変端子電圧S2を生成する手段として機能するものである。
本実施形態について具体的に述べると、昇圧倍率として、3倍、5倍、7倍、或いは、9倍が指示された場合、可変端子電圧S2は、入力電圧レベル(Vin)と接地電圧レベル(GND)との間でパルス駆動される形となる。一方、昇圧倍率として、4倍、6倍、8倍、或いは、10倍が指示された場合、可変端子電圧S2は、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間でパルス駆動される形となる。
なお、本図中において、バッファBUF1〜BUF4及びインバータINV1〜INV4の正電極端に付された白抜き三角印(上向)は、昇圧電圧2Vinが印加されていることを示しており、白抜き三角印(下向)は、入力電圧Vinが印加されていることを示している。また、黒抜き三角印は、出力電圧Voutが印加されていることを示している。
スイッチSW1aは、昇圧倍率切替信号SLTに応じて、電荷転送用トランジスタP1のゲートに対し、反転ゲート信号G1bと正昇圧電圧2Vinのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、9倍或いは10倍が指示された場合、スイッチSW1aは、電荷転送用トランジスタP1のゲートに対して反転ゲート信号G1bを選択出力する形となる。これにより、電荷転送用トランジスタP1の駆動が許可される。一方、昇圧倍率として、3倍、4倍、5倍、6倍、7倍、或いは、8倍が選択された場合、スイッチSW1aは、電荷転送用トランジスタP1のゲートに対して正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP1の駆動が禁止される。
スイッチSW2a、SW2bは、昇圧倍率切替信号SLTに応じて、電荷転送用トランジスタP2a、P2bのゲートに対し、それぞれ、ゲート信号G1aと正昇圧電圧2Vinのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、9倍或いは10倍が指示された場合、スイッチSW2a、SW2bは、電荷転送用トランジスタP2aのゲートに対してゲート信号G1aを選択出力し、電荷転送用トランジスタP2bのゲートに対して正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP2aの駆動が許可され、電荷転送用トランジスタP2bの駆動が禁止される。一方、昇圧倍率として、7倍或いは8倍が指示された場合、スイッチSW2a、SW2bは、電荷転送用トランジスタP2aのゲートに対して正昇圧電圧2Vinを選択出力し、電荷転送用トランジスタP2bのゲートに対してゲート信号G1aを選択出力する形となる。これにより、電荷転送用トランジスタP2aの駆動が禁止され、電荷転送用トランジスタP2bの駆動が許可される。また、昇圧倍率として、3倍、4倍、5倍、或いは、6倍が指示された場合、スイッチSW2a、SW2bは、電荷転送用トランジスタP2a、P2bのゲートに対して、いずれも正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP2a、P2bの駆動はいずれも禁止される。
スイッチSW3a、SW3bは、昇圧倍率切替信号SLTに応じて、電荷転送用トランジスタP3a、P3bのゲートに対し、それぞれ、反転ゲート信号G1bと正昇圧電圧2Vinのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、7倍、8倍、9倍、或いは、10倍が指示された場合、スイッチSW3a、SW3bは、電荷転送用トランジスタP3aのゲートに対して反転ゲート信号G1bを選択出力し、電荷転送用トランジスタP3bのゲートに対して正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP3aの駆動が許可され、電荷転送用トランジスタP3bの駆動が禁止される。一方、昇圧倍率として、5倍或いは6倍が指示された場合、スイッチSW3a、SW3bは、電荷転送用トランジスタP3aのゲートに対して正昇圧電圧2Vinを選択出力し、電荷転送用トランジスタP3bのゲートに対して反転ゲート信号G1bを選択出力する形となる。これにより、電荷転送用トランジスタP3aの駆動が禁止され、電荷転送用トランジスタP3bの駆動が許可される。また、昇圧倍率として、3倍或いは4倍が指示された場合、スイッチSW3a、SW3bは、電荷転送用トランジスタP3a、P3bのゲートに対して、いずれも正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP3a、P3bの駆動はいずれも禁止される。
スイッチSW4a、SW4bは、昇圧倍率切替信号SLTに応じて、電荷転送用トランジスタP4a、P4bのゲートに対し、それぞれ、ゲート信号G1aと正昇圧電圧2Vinのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、5倍、6倍、7倍、8倍、9倍、又は、10倍が指示された場合、スイッチSW4a、SW4bは、電荷転送用トランジスタP4aのゲートに対してゲート信号G1aを選択出力し、電荷転送用トランジスタP4bのゲートに対して正昇圧電圧2Vinを選択出力する形となる。これにより、電荷転送用トランジスタP4aの駆動が許可され、電荷転送用トランジスタP4bの駆動が禁止される。一方、昇圧倍率として、3倍或いは4倍が指示された場合、スイッチSW4a、SW4bは、電荷転送用トランジスタP4aのゲートに対して正昇圧電圧2Vinを選択出力し、電荷転送用トランジスタP4bのゲートに対してゲート信号G1aを選択出力する形となる。これにより、電荷転送用トランジスタP4aの駆動が禁止され、電荷転送用トランジスタP4bの駆動が許可される。
なお、電荷転送用トランジスタN5及び出力用トランジスタNoのゲートには、それぞれ、スイッチを介することなく、ゲート信号G1a及び反転ゲート信号G1bが直接入力されている。
スイッチSW1cは、昇圧倍率切替信号SLTに応じて、電荷転送用キャパシタC1の他端(a2)に対し、端子電圧S1aと接地電圧GNDのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、9倍或いは10倍が指示された場合、スイッチSW1cは、電荷転送用キャパシタC1の他端(a2)に対して端子電圧S1aを選択出力する形となる。一方、昇圧倍率として、3倍、4倍、5倍、6倍、7倍、或いは、8倍が指示された場合、スイッチSW1cは、電荷転送用キャパシタC1の他端(a2)に対して接地電圧GNDを選択出力する形となる。
スイッチSW2cは、昇圧倍率切替信号SLTに応じて、電荷転送用キャパシタC2の他端(b2)に対し、反転端子電圧S1bと接地電圧GNDのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として7倍、8倍、9倍、或いは、10倍が指示された場合、スイッチSW2cは、電荷転送用キャパシタC2の他端(b2)に対して反転端子電圧S1bを選択出力する形となる。一方、昇圧倍率として3倍、4倍、5倍、或いは、6倍が指示された場合、スイッチSW2cは、電荷転送用キャパシタC2の他端(b2)に対して接地電圧GNDを選択出力する形となる。
スイッチSW3cは、昇圧倍率切替信号SLTに応じて、電荷転送用キャパシタC3の他端(c2)に対し、端子電圧S1aと接地電圧GNDのいずれか一を選択出力する手段である。本実施形態について具体的に述べると、昇圧倍率として、5倍、6倍、7倍、8倍、9倍、或いは、10倍が指示された場合、スイッチSW3cは、電荷転送用キャパシタC3の他端(c2)に対して端子電圧S1aを選択出力する形となる。一方、昇圧倍率として、3倍或いは4倍が指示された場合、スイッチSW3cは、電荷転送用キャパシタC3の他端(c2)に対して接地電圧GNDを選択出力する形となる。
なお、上記からも分かるように、電荷転送用トランジスタP1、P2a(P2b)、P3a(P3b)、P4a(P4b)、N5、及び、出力用トランジスタNoに対しては、各々隣り合うもの同士が互いに異なる開閉状態となるように、ゲート信号G1a及び反転ゲート信号G1bの供給が行われている。また、電荷転送用キャパシタC1〜C5の各他端に対しては、各々隣り合うもの同士が互いに異なる電圧レベルとなるように、端子電圧S1a及び反転端子電圧S1b、並びに、可変端子電圧S2の供給が行われている。
以上で説明した通り、本実施形態の負昇圧チャージポンプ回路は、上記の電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧Vinを負昇圧することにより、所望の出力電圧Voutを生成するチャージポンプ回路であって、指示された昇圧倍率に応じて昇圧ユニットの段数を増減する手段(スイッチSW1a〜SW4b、電荷転送用トランジスタP2b〜P4b)と、指示された昇圧倍率に応じて一の昇圧ユニットにおける昇圧用入力電圧を可変制御する手段(インバータINV4)と、を有して成る構成とされている。
なお、本明細書中において、昇圧ユニットにおける昇圧用入力電圧とは、各電荷転送用キャパシタに対して、電荷転送用トランジスタと接続されない方の一端に印加されるパルス電圧の振幅値のことを言う。
本実施形態に即してより具体的に述べると、本実施形態の負昇圧チャージポンプ回路において、5段の昇圧ユニットのうち、段数増減対象から除外された最終段の昇圧ユニットは、その電荷転送用キャパシタC5に対して、入力電圧レベル(Vin)と接地電圧レベル(GND)との間、或いは、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間のいずれか一でパルス駆動される可変端子電圧S2が印加されるものであり、その余の昇圧ユニットは、各電荷転送用キャパシタC1〜C4に対して、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間でパルス駆動される端子電圧S1a或いは反転端子電圧S1bが印加されるものとされている。
上記の構成から成る負昇圧チャージポンプ回路において、10倍昇圧(最大昇圧倍率)が指示された場合には、全段の昇圧ユニットが駆動され、かつ、最終段の昇圧ユニットにおける昇圧用入力電圧を2Vinとすべく、その電荷転送用キャパシタC5に対して、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間でパルス駆動される可変端子電圧S2が印加される。一方、3倍昇圧(最低昇圧倍率)が指示された場合には、第4段及び最終段の昇圧ユニットのみが駆動され、かつ、最終段の昇圧ユニットにおける昇圧用入力電圧をVinとすべく、その電荷転送用キャパシタC5に対して、入力電圧レベル(Vin)と接地電圧レベル(GND)との間でパルス駆動される可変端子電圧S2が印加される。4倍昇圧、5倍昇圧、6倍昇圧、7倍昇圧、8倍昇圧、及び、9倍昇圧が指示された場合も、上記と同様の考え方で、昇圧ユニットの段数増減制御、並びに、最終段の昇圧ユニットにおける昇圧用入力電圧の可変制御が行われる。
このように、昇圧ユニットの段数増減制御と、一の昇圧ユニットにおける昇圧用入力電圧の可変制御とを組み合わせた構成であれば、昇圧ユニット各段の昇圧用入力電圧を一律としていた従来構成に比べて、昇圧段数を不要に増大することなく、昇圧倍率を詳細かつ広範囲に可変制御することが可能となる。
なお、ゲート信号生成手段や第1、第2端子電圧生成手段、或いは、スイッチSW1a〜SW4bについては、上記と同様のスイッチング制御並びに充放電制御を行い得るのであれば、上記実施形態以外にも種々の構成を採用することが可能である。
続いて、先述したインバータINV4の回路構成について、図4を参照しながら具体的に説明する。
図4は、インバータINV4の一構成例を示す回路ブロック図である。
本図に示すように、本実施形態のインバータINV4は、Pチャネル型電界効果トランジスタQH1〜QH2と、Nチャネル型電界効果トランジスタQLと、スイッチSWと、を有して成る。
スイッチSWの共通入力端は、反転クロック信号CLKBの印加端に接続されている。スイッチSWの一出力端は、トランジスタQH1のゲートに接続されている。スイッチSWの他出力端は、トランジスタQH2のゲートに接続されている。スイッチSWの切替制御端は、昇圧倍率切替信号SLTの印加端に接続されている。
トランジスタQH1のソースは、入力電圧Vinの印加端に接続されている。トランジスタQH1のドレインは、可変端子電圧S2の引出端に接続されている。トランジスタQH1のバックゲートは、昇圧電圧2Vinの印加端に接続されている。
トランジスタQH2のソースは、昇圧電圧2Vinの印加端に接続されている。トランジスタQH2のドレインは、可変端子電圧S2の引出端に接続されている。トランジスタQH2のバックゲートは、昇圧電圧2Vinの印加端に接続されている。
トランジスタQLのドレインは、可変端子電圧S2の引出端に接続されている。トランジスタQLのソースは、接地端に接続されている。トランジスタQLのゲートは、反転クロック信号CLKBの印加端に接続されている。
上記構成から成るインバータINV4において、昇圧倍率切替信号SLTによって指示された昇圧倍率が3倍、5倍、7倍、或いは、9倍である場合、スイッチSWは、反転クロック信号CLKBをトランジスタQH1のゲートに選択出力するように、その信号経路を切り替える。このような切替制御により、可変端子電圧S2は、入力電圧レベル(Vin)と接地電圧レベル(GND)との間でパルス駆動される形となる。
一方、昇圧倍率切替信号SLTによって指示された昇圧倍率が4倍、6倍、8倍、或いは、10倍である場合、スイッチSWは、反転クロック信号CLKBをトランジスタQH2のゲートに選択出力するように、その信号経路を切り替える。このような切替制御により、可変端子電圧S2は、昇圧電圧レベル(2Vin)と接地電圧レベル(GND)との間でパルス駆動される形となる。
このように、本実施形態のインバータINV4であれば、極めて簡易な構成により、指示された昇圧倍率に応じて一の昇圧ユニットにおける昇圧用入力電圧を可変制御することが可能となる。
続いて、上記構成から成る負昇圧チャージポンプ回路の基本動作(ここでは10倍昇圧動作)について説明する。
まず、初段の昇圧ユニットについて見ると、クロック信号CLKがハイレベルとされると、ゲート信号G1aがハイレベルとなり、反転ゲート信号G1bがローレベルとなるので、トランジスタP1がオンとされ、トランジスタP2aがオフとされる。また、このとき、端子電圧S1aはハイレベルとなり、反転端子電圧S1bはローレベルとなる。その結果、電荷転送用キャパシタC1の一端(a1)には接地電圧が印加され、他端(a2)にはハイレベルの端子電圧S1(2Vin)が印加される形となる。従って、キャパシタC1は、ノードa1を低電位点とし、ノードa2を高電位点とした形で、両端電位差が昇圧電圧2Vinになるまで充電される。
電荷転送用キャパシタC1の充電が完了された後、クロック信号CLKがローレベルに遷移されると、今度は、ゲート信号G1aがローレベルとなり、反転ゲート信号G1bがハイレベルとなるので、トランジスタP1がオフとされ、トランジスタP2aがオンとされる。また、このとき、端子電圧S1aはローレベルとなり、反転端子電圧S1bはハイレベルとなる。その結果、ノードa2は昇圧電圧2Vinから接地電圧GNDに引き下げられる。ここで、電荷転送用キャパシタC1の両端間には、先の充電によって昇圧電圧2Vinにほぼ等しい電位差が与えられているため、ノードa2の電位が接地電圧GNDまで引き下げられると、それに伴って、ノードa1の電位も−2Vin(接地電圧GND−充電電圧2Vin)まで引き下げられる。
一方、次段の昇圧ユニットについて見ると、電荷転送用キャパシタC2の一端(b1)には、トランジスタP2aを介して、ノードa1の電位(−2Vin)が印加され、他端(b2)にはハイレベルの反転端子電圧S1b(2Vin)が印加される形となる。従って、電荷転送用キャパシタC2は、ノードb1を低電位点とし、ノードb2を高電位点とした形で、その両端電位差がほぼ入力電圧Vinの4倍になるまで充電される。
以降の昇圧ユニットについても、上記と同様のスイッチング制御並びに充放電制御が繰り返され、最終的に、最終段の電荷転送用キャパシタC5に蓄えられた電荷が出力用キャパシタCoへと移動される。その結果、出力電圧Voutとしては、入力電圧Vinを10倍に負昇圧した負昇圧電圧(−10Vin)が引き出されることになる。
なお、本実施形態の負昇圧チャージポンプ回路では、最終段の電荷転送用トランジスタN5と出力用トランジスタNoとして、そのゲート電圧がハイレベルとされたときにオン状態となるNチャネル型電界効果トランジスタを採用しているので、全段を通じてPチャネル型としていた従来構成と異なり、後段側のトランジスタサイズを何ら拡大することなく、そのオン時にも十分なゲート・ソース間電圧を得ることができ、延いては、その電流駆動能力を維持することが可能となる。
また、本実施形態の負昇圧チャージポンプ回路では、最終段の電荷転送用トランジスタN5と出力用トランジスタNoのみ、Nチャネル型電界効果トランジスタに置き換えているので、これらのNチャネル型電界効果トランジスタをシングルウェルのみのプロセスで形成する場合でも、そのソース電位とバックゲート電位はさほど乖離せず、全段を通じてNチャネル型としていた従来構成と異なり、バックゲート効果に起因するチャージポンプ回路の起動不良を低減することが可能となる。
このように、本実施形態の負昇圧チャージポンプ回路であれば、プロセスの複雑化やチップサイズの増大を招くことなく、昇圧ユニットの増段に伴う起動不良や電流駆動能力の低減を未然に回避することが可能となる。
次に、電源回路部31を構成する負昇圧チャージポンプ回路の第2実施形態について、図5を参照しながら説明する。
図5は、電源回路部31(特に負昇圧チャージポンプ回路)の第2実施形態を示す回路ブロック図である。
本実施形態の負昇圧チャージポンプ回路は、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧Vinを昇圧することにより、所望の出力電圧Voutを生成するチャージポンプ回路である点、並びに、指示された昇圧倍率に応じて前記昇圧ユニットの段数を増減する手段(先出の第1実施形態と同様であるため、詳細は不図示)を有して成る点は、先出の第1実施形態と同様であるが、複数段の昇圧ユニットとして、その昇圧用入力電圧が第1の昇圧用入力電圧(入力電圧Vin)である昇圧ユニット(本図の例では、第2段目及び第5段目の昇圧ユニット)と、その昇圧用入力電圧が第2の昇圧用入力電圧(昇圧電圧2Vin)である昇圧ユニット(本図の例では、第1段目、第3段目、第4段目、及び、第6段目の昇圧ユニット)と、を少なくとも1つずつ混在して備えた点に特徴を有している。
このような構成であれば、昇圧ユニット各段の昇圧用入力電圧を一律としていた従来構成に比べて、昇圧段数を不要に増大することなく、規則性のない昇圧倍率(本実施形態では3倍昇圧、5倍昇圧、7倍昇圧、8倍昇圧、10倍昇圧)についても任意に可変制御することが可能となる。
なお、上記実施形態では、携帯電話端末に搭載される液晶表示装置の電源回路部(特にその負昇圧チャージポンプ回路)に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧を昇圧して所望の出力電圧を生成するチャージポンプ回路全般に広く適用することが可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上記の第1実施形態では、電荷転送用トランジスタP2b、P3b、P4bのいずれかにゲート信号が印加されている間、これと並列接続された電荷転送用トランジスタP2a、P3a、P4aは、ゲートに印加される昇圧電圧2Vinによってオフ状態とされていたが、本発明の構成はこれに限定されるものではなく、昇圧電圧2Vinに代えて出力電圧Voutをゲートに印加することで、これをオン状態としておく構成としても構わない。このような構成とすることにより、オン状態とされた電荷転送用トランジスタに接続される前段の電荷転送用キャパシタを介して、接地端から電流を供給することが可能となるので、チャージポンプ回路の効率向上を図ることが可能となる。
本発明は、チャージポンプ回路の昇圧段数を不要に増大することなく、その昇圧倍率を詳細かつ広範囲に可変制御する上で有用な技術である。
は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。 は、走査信号及びデータ信号の一例を示すタイミングチャートである。 は、電源回路部31の第1実施形態を示す回路ブロック図である。 は、インバータINV4の一構成例を示す回路ブロック図である。 は、電源回路部31の第2実施形態を示す回路ブロック図である。
符号の説明
10 直流電源
20 液晶表示パネル(LCDパネル)
21 画素
22 液晶セル
23 薄膜ダイオード(TFD)
30 LCDドライバIC
31 電源回路部
32 走査線駆動部
33 データ線駆動部
X1〜Xm 走査線
Y1〜Yn データ線
P1 Pチャネル型電界効果トランジスタ(電荷転送用)
P2a、P2b Pチャネル型電界効果トランジスタ(電荷転送用)
P3a、P3b Pチャネル型電界効果トランジスタ(電荷転送用)
P4a、P4b Pチャネル型電界効果トランジスタ(電荷転送用)
N5 Nチャネル型電界効果トランジスタ(電荷転送用)
No Nチャネル型電界効果トランジスタ(出力用)
C1〜C5 キャパシタ(電荷転送用)
Co キャパシタ(出力用)
BUF1〜BUF4 バッファ
INV1〜INV4 インバータ
SW1a、SW1c スイッチ
SW2a、SW2b、SW2c スイッチ
SW3a、SW3b、SW3c スイッチ
SW4a、SW4b スイッチ
T1 出力電圧引出端
T2 クロック信号印加端
QH1、QH2 Pチャネル型電界効果トランジスタ
QL Nチャネル型電界効果トランジスタ
SW スイッチ

Claims (6)

  1. 電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、指示された昇圧倍率に応じて前記昇圧ユニットの段数を増減する手段と、指示された昇圧倍率に応じて少なくとも一の昇圧ユニットにおける昇圧用入力電圧を可変制御する手段と、を有して成ることを特徴とするチャージポンプ回路。
  2. 前記複数段の昇圧ユニットのうち、前記一の昇圧ユニットは、その電荷転送用キャパシタに対して、電荷転送用トランジスタに接続されない方の一端に、入力電圧レベルと接地電圧レベルとの間、或いは、前記入力電圧を2倍に昇圧した昇圧電圧レベルと接地電圧レベルとの間のいずれか一でパルス駆動される端子電圧が印加されるものであり、その余の昇圧ユニットは、各電荷転送用キャパシタに対して、電荷転送用トランジスタに接続されない方の一端に、前記昇圧電圧レベルと接地電圧レベルとの間でパルス駆動される端子電圧が印加されるものであることを特徴とする請求項1に記載のチャージポンプ回路。
  3. 前記一の昇圧ユニットは、最終段の昇圧ユニットであり、かつ、段数増減対象から除外されていることを特徴とする請求項2に記載のチャージポンプ回路。
  4. 電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、指示された昇圧倍率に応じて前記昇圧ユニットの段数を増減する手段を有して成り、かつ、前記複数段の昇圧ユニットとして、昇圧用入力電圧の異なる昇圧ユニットを混在して有して成ることを特徴とするチャージポンプ回路。
  5. 液晶表示パネルの駆動制御を行うLCDドライバICであって、前記液晶表示パネルの駆動電圧を生成する手段として、請求項1〜請求項4のいずれかに記載のチャージポンプ回路を備えて成ることを特徴とするLCDドライバIC。
  6. 液晶表示パネルと、前記液晶表示パネルの駆動制御を行うLCDドライバICと、を有して成る液晶表示装置であって、前記LCDドライバICとして、請求項5に記載のLCDドライバICを備えて成ることを特徴とする液晶表示装置。
JP2006077148A 2006-03-20 2006-03-20 チャージポンプ回路、lcdドライバic、液晶表示装置 Pending JP2007259519A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006077148A JP2007259519A (ja) 2006-03-20 2006-03-20 チャージポンプ回路、lcdドライバic、液晶表示装置
US11/725,626 US20070216620A1 (en) 2006-03-20 2007-03-19 Charge pump circuit, LCD driver IC, and liquid crystal display device
CNA2007100878228A CN101043180A (zh) 2006-03-20 2007-03-19 充电泵电路、lcd驱动ic、液晶显示装置
TW096109517A TW200742234A (en) 2006-03-20 2007-03-20 Charge pump circuit, LCD driver IC, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077148A JP2007259519A (ja) 2006-03-20 2006-03-20 チャージポンプ回路、lcdドライバic、液晶表示装置

Publications (1)

Publication Number Publication Date
JP2007259519A true JP2007259519A (ja) 2007-10-04

Family

ID=38517246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077148A Pending JP2007259519A (ja) 2006-03-20 2006-03-20 チャージポンプ回路、lcdドライバic、液晶表示装置

Country Status (4)

Country Link
US (1) US20070216620A1 (ja)
JP (1) JP2007259519A (ja)
CN (1) CN101043180A (ja)
TW (1) TW200742234A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256403A (ja) * 2009-04-21 2010-11-11 Renesas Electronics Corp 表示装置用電源回路、表示装置、及び表示装置用電源電圧の昇圧倍率変更方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901252B2 (ja) * 2006-03-20 2012-03-21 ローム株式会社 負昇圧チャージポンプ回路、lcdドライバic、液晶表示装置
US9007092B2 (en) * 2013-03-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI512714B (zh) * 2013-08-19 2015-12-11 Sitronix Technology Corp A power supply circuit of a display device
TWI500247B (zh) * 2013-12-31 2015-09-11 Egalax Empia Technology Inc Adjustable output voltage of the charge pump
CN107181476A (zh) * 2017-06-12 2017-09-19 苏州贝艾尔净化科技有限公司 静电式新风净化机脉冲升压电路
TWI621327B (zh) * 2017-07-12 2018-04-11 友達光電股份有限公司 電源供應電路
EP3557741A1 (en) * 2018-04-16 2019-10-23 ams International AG Charge pump circuit and method for voltage conversion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2003111386A (ja) * 2001-09-26 2003-04-11 Sanyo Electric Co Ltd Dc−dcコンバータの制御方法
JP2005102375A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd チャージポンプ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
JP3580693B2 (ja) * 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
JP3316468B2 (ja) * 1999-03-11 2002-08-19 セイコーエプソン株式会社 昇圧回路、昇圧方法および電子機器
DE10017920A1 (de) * 2000-04-11 2001-10-25 Infineon Technologies Ag Ladungspumpenanordnung
JP4193462B2 (ja) * 2002-10-16 2008-12-10 日本電気株式会社 昇圧回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2003111386A (ja) * 2001-09-26 2003-04-11 Sanyo Electric Co Ltd Dc−dcコンバータの制御方法
JP2005102375A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd チャージポンプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256403A (ja) * 2009-04-21 2010-11-11 Renesas Electronics Corp 表示装置用電源回路、表示装置、及び表示装置用電源電圧の昇圧倍率変更方法

Also Published As

Publication number Publication date
TW200742234A (en) 2007-11-01
TWI351160B (ja) 2011-10-21
CN101043180A (zh) 2007-09-26
US20070216620A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
CN100437417C (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN100458906C (zh) 脉冲补偿器、显示装置及驱动该显示装置的方法
US7633477B2 (en) Gate driver using a multiple power supplies voltages and having a shift resister
JP4584131B2 (ja) 液晶表示装置及びその駆動回路
JP5072489B2 (ja) 表示装置およびその駆動方法、電子機器
US7463234B2 (en) Liquid crystal display and data latch circuit
JP3428380B2 (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP2007259519A (ja) チャージポンプ回路、lcdドライバic、液晶表示装置
US20060221033A1 (en) Display device
KR101764452B1 (ko) 시프트 레지스터
JP3368819B2 (ja) 液晶駆動回路
CN100437733C (zh) 显示面板驱动电路
JP2007328358A (ja) 表示装置及び携帯端末装置
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
US20100026679A1 (en) Booster circuit, display panel driver, and display device
JP2008043162A (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US7215308B2 (en) Display drive method, display element, and display
US20090009452A1 (en) Display control device and method of controlling same
JP4901252B2 (ja) 負昇圧チャージポンプ回路、lcdドライバic、液晶表示装置
US20120200549A1 (en) Display Device And Drive Method For Display Device
JP4456190B2 (ja) 液晶パネルの駆動回路及び液晶表示装置
US20130100105A1 (en) Signal generator circuit, liquid crystal display device
EP1643483B1 (en) Constant current circuit and flat display device
US9621035B2 (en) Control circuit for switching regulator, integrated circuit device, switching regulator, and electronic device
JP7470797B2 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220