TWI500247B - Adjustable output voltage of the charge pump - Google Patents

Adjustable output voltage of the charge pump Download PDF

Info

Publication number
TWI500247B
TWI500247B TW102149341A TW102149341A TWI500247B TW I500247 B TWI500247 B TW I500247B TW 102149341 A TW102149341 A TW 102149341A TW 102149341 A TW102149341 A TW 102149341A TW I500247 B TWI500247 B TW I500247B
Authority
TW
Taiwan
Prior art keywords
capacitor
clock
electrically connected
voltage
transistor
Prior art date
Application number
TW102149341A
Other languages
English (en)
Other versions
TW201526496A (zh
Inventor
Po Chuan Lin
Original Assignee
Egalax Empia Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Egalax Empia Technology Inc filed Critical Egalax Empia Technology Inc
Priority to TW102149341A priority Critical patent/TWI500247B/zh
Priority to CN201410819532.8A priority patent/CN104753340B/zh
Priority to US14/585,772 priority patent/US9312757B2/en
Publication of TW201526496A publication Critical patent/TW201526496A/zh
Application granted granted Critical
Publication of TWI500247B publication Critical patent/TWI500247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Description

可調整輸出電壓之電荷幫浦
本發明係提供一種電荷幫浦，特別是有關於可調整輸出電壓之電荷幫浦，其應用於放大輸入電壓，以供產生預定之輸出電壓。
按，在筆記型電腦、平板電腦或智慧型手機之任意電子裝置中，往往因內部各工作電路而需要不同準位之電壓，故多半配置有具電荷幫浦(charge pump)電路之積體電路，用以放大輸入電壓，以供產生高準位之輸出電壓。
請參閱第四圖所示，係為習用電荷幫浦之電路示意圖(一)，由圖中所示可清楚看出，該電荷幫浦包括有晶片A1及包覆於晶片A1外部之封裝基板A2，且於晶片A1內部設有時脈產生器A11及九個電晶體(M1~M9)，又時脈產生器A11可分別產生第一時脈CK1及與第一時脈CK1反相之第二時脈CK2，而第一時脈CK1及第二時脈CK2於高電壓準位時為VDD伏特，於低電壓準位時為零伏特，又電晶體M1~M9內具有臨界電壓Vt(threshold voltage)。該電荷幫浦係可應用於電路板A3上，電路板A3包括有VDD伏特之輸入電壓Vin、八個電容(C1~C8)及穩壓電容Cext。
第一電容C1於充電期間時，時脈產生器A11產生之第 一時脈CK1與第二時脈CK2分別為低電壓準位及高電壓準位，使得電晶體M2、M4、M6及M8呈截止狀態，而電晶體M1、M3、M5、M7及M9呈導通狀態，此時VDD伏特之輸入電壓Vin經過第一電晶體M1產生一臨界電壓Vt之電壓降，並於第一電容C1一端形成(VDD-Vt)伏特之電壓，而第一電容C1於另端為接收到零伏特之第一時脈CK1，藉此對第一電容C1充電至(VDD-Vt)伏特；而於第一電容C1之升壓期間時，第一時脈CK1與第二時脈CK2分別為高電壓準位及低電壓準位，而使得電晶體M1、M3、M5、M7及M9呈截止狀態，而電晶體M2、M4、M6及M8呈導通狀態，此時第一電容C1於一端接收到VDD伏特之第一時脈CK1，且因第一電容C1已儲存有(VDD-Vt)伏特之電壓，使得第一電容C1另端為(2VDD-Vt)伏特之電壓，以供第一電容C1另端(2VDD-Vt)之電壓經過電晶體M2產生一臨界電壓Vt之電壓降，並於第二電容C2一端形成2×(VDD-Vt)伏特之電壓，而第二電容C2於另端為接收到零伏特之第二時脈CK2，藉此對第二電容C2充電至2×(VDD-Vt)伏特；則可依據上述方式得到電容C3~C8之電壓變化，並於第九電晶體M9之源極產生有9×(VDD-Vt)伏特之輸出電壓Vout，再經由穩壓電容Cext之穩壓後，輸出至電子裝置內部之工作電路A4。
然而，如第五圖所示，係為習用電荷幫浦之電路示意圖(二)，由圖中所示可清楚看出，當該電子裝置內部工作電路A4所需之工作電壓為5×(VDD-Vt)伏特，則需在晶片A1內部設置五個電晶體M1~M5，並配合電路板A3上四個電容C1~C4以產生5×(VDD-Vt )伏特之輸出電壓Vout，亦即不同規格之晶片A1係用以配合電路板A3產生不同之工作電壓，例如利用晶片A1內之九個電晶體M1~M9配合電路板A3上八個電容C1~C8產生9×(VDD-Vt)伏特之輸出電壓Vout，或利用晶片A1內之五個電晶體M1~M5配合電路板A3上四個電容C1~C4產生5×(VDD-Vt)伏特之輸出電壓Vout，故單一規格之電荷幫浦僅可提供一種輸出電壓Vout給電子裝置內部之工作電路A4使用，若欲將該電荷幫浦設置於需要不同工作電壓之各種電子裝置使用時，則需改變晶片A1內部之電路配置，並且封裝基板A2內之配線亦須隨其改變才能應用於各種電子裝置使用，但因各種規格之晶片A1在銷售前均須經過積體電路認證，其認證範圍包括晶片A1及包覆於晶片A1外部之封裝基板A2，若晶片A1本身之電路設計，或與封裝基板A2間之配線設計不同，皆須重新認證該積體電路，並使得需經過多次認證程序及作業時間，進而增加費用之支出及製造成本。
是以，如何解決習用之問題與缺失，即為從事此行業之相關廠商所亟欲研究改善之方向所在者。
故，發明人有鑑於上述缺失，乃蒐集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始設計出此種可調整輸出電壓之電荷幫浦的發明專利者。
本發明之主要目的乃在於透過晶片內之控制單元來調整切換開關組之中各電源開關及各電容升壓開關之開啟或關閉，以使得輸入電壓經由預定數量電晶體之導通及截止，而於預定之複數電容達到升壓放大 之效果，以提供工作電路所需之工作電壓，故晶片及封裝基板不需要改變其線路配置，即可產生預定大小之輸出電壓，藉此應用於提供各式預設電子裝置內部工作電路所需之工作電壓，且晶片及晶片外部之封裝基板也僅需進行單一次之認證，進而減少該晶片於販賣前之認證程序及作業時間，並降低製造成本。
1‧‧‧晶片
11‧‧‧時脈產生器
12‧‧‧第一時脈端
13‧‧‧第二時脈端
14‧‧‧電晶體組
15‧‧‧切換開關組
16‧‧‧控制單元
17‧‧‧輸入端組
18‧‧‧輸出端
2‧‧‧封裝基板
21‧‧‧第一時脈接腳
22‧‧‧第二時脈接腳
23‧‧‧外接腳組
24‧‧‧輸出電源接腳
3‧‧‧電路板
31‧‧‧電容組
4‧‧‧工作電路
CK1‧‧‧第一時脈
CK2‧‧‧第二時脈
C1~CN-1‧‧‧電容
Cext‧‧‧穩壓電容
I1~IN‧‧‧輸入端
M1~MN‧‧‧電晶體
O1~ON‧‧‧外接腳
S1~SN-1‧‧‧電源開關
U1~UN-2‧‧‧電容升壓開關
A1‧‧‧晶片
A11‧‧‧時脈產生單元
A2‧‧‧封裝基板
A3‧‧‧電路板
第一圖 係為本發明晶片之電路示意圖。
第二圖 係為本發明較佳實施例之使用狀態圖。
第三圖 係為本發明較佳實施例之電路示意圖。
第四圖 係為習用電荷幫浦之電路示意圖(一)。
第五圖 係為習用電荷幫浦之電路示意圖(二)。
以下述及之「第一」、「第二」、「第(X-1)」、「第X」、「第(Y-1)」及「第Y」等術語，其係用以區別所指之元件，例如電晶組14中之第一電晶體M1、第二電晶體M2、第(X-1)電晶體MX-1、第X電晶體MX及電容組31中之第(Y-1)電容CY-1、第Y電容CY等，而非用以限制本發明之範圍。
為達成上述目的及功效，本發明所採用之技術手段及其構造，茲繪圖就本發明之較佳實施例詳加說明其特徵與功能如下，俾利完全瞭解。
請參閱第一、二圖所示，係為本發明晶片之電路示意圖及 較佳實施例之使用狀態圖，由圖中所示可清楚看出，本發明係包括晶片1及封裝基板2，其中：
該晶片1設有時脈產生器11、第一時脈端12、第二時脈端13、電晶體組14、切換開關組15、控制單元16、輸入端組17及一輸出端18。
前述晶片1之時脈產生器11為電性連接至第一時脈端12及第二時脈端13，並透過該時脈產生器11分別產生第一時脈CK1及至第一時脈端12，以及與第一時脈CK1反相之第二時脈CK2至第二時脈端13，又第一時脈CK1及第二時脈CK2於高電壓準位時為VDD伏特，於低電壓準位時為零伏特。
前述電晶體組14包括有第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8及第九電晶體M9。
前述切換開關組15包括有第一電源開關S1、第二電源開關S2、第三電源開關S3、第四電源開關S4、第五電源開關S5、第六電源開關S6、第七電源開關S7、第八電源開關S8，以及第一電容升壓開關U1、第二電容升壓開關U2、第三電容升壓開關U3、第四電容升壓開關U4、第五電容升壓開關U5、第六電容升壓開關U6、第七電容升壓開關U7。
前述輸入端組17分別為第一輸入端I1、第二輸入端I2、第三輸入端I3、第四輸入端I4、第五輸入端I5、第六輸入端I6、第七輸入端I7、第八輸入端I8及第九輸入端I9。
前述晶片1於電晶體組14之複數電晶體M1~M9之汲極各別電性連接至閘極，而第一電晶體M1至第八電晶體M8之源極為分別依序電性連接於第二電晶體M2至第九電晶體M9之汲極與閘極的連接處，並於第一電晶體M1至第八電晶體M8之汲極與閘極的連接處分別依序電性連接至切換開關組15之第一電源開關S1至第八電源開關S8一端，且控制單元16亦電性連接至第一電源開關S1至第八電源開關S8一端，而第一電源開關S1至第八電源開關S8另端皆電性連接至第一輸入端I1，又第二電晶體M2至第八電晶體M8之汲極與閘極的連接處再分別依序電性連接至第一電容升壓開關U1至第七電容升壓開關U7一端，且控制單元16亦電性連接至第一電容升壓開關U1至第七電容升壓開關U7一端，而第一電容升壓開關U1至第七電容升壓開關U7另端分別依序電性連接至第二輸入端I2至第八輸入端I8，另於第九電晶體M9之汲極與閘極的連接處電性連接於第九輸入端I9，及第九電晶體M9之源極為電性連接至輸出端18，且各電晶體M1~M9分別具有一臨界電壓Vt(threshold voltage)。
該封裝基板2設有第一時脈接腳21、第二時脈接腳22、外接腳組23及一輸出電源接腳24，其外接腳組23包括有第一外接腳O1、第二外接腳O2、第三外接腳O3、第四外接腳O4、第五外接腳O5、第六外接腳O6、第七外接腳O7、第八外接腳O8及第九外接腳O9。
請參閱第二圖所示，係為本發明較佳實施例之使用狀態圖，由圖中所示可清楚看出，晶片1外部包覆有封裝基板2，而再將封裝基板2設置於預設電路板3，且預設電路板3設置於預設電子裝置內部(如 平板電腦、筆記型電腦等)，其中，預設電路板3包括有VDD伏特之輸入電壓Vin(即與高電壓準位時之第一時脈及第二時脈為相同之電壓準位)、電容組31及一穩壓電容Cext，且電容組31包括有第一電容C1、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7及第八電容C8。
本發明可調整輸出電壓之電荷幫浦於實際應用時，晶片1之第一時脈端12及第二時脈端13分別電性連接至封裝基板2之第一時脈外接腳21及第二時脈外接腳22，又晶片1之複數輸入端I1~I9分別依序電性連接至封裝基板2之複數外接腳O1~O9，並於第一外接腳O1電性連接至預設電路板3之輸入電壓Vin；第二外接腳O2至第九外接腳O9分別依序電性連接至預設電路板3之第一電容C1至第八電容C8一端，且第一電容C1至第八電容C8另端分別依序交錯電性連接至第一時脈外接腳21及第二時脈外接腳22，即奇數序列之複數電容C1、C3、C5、C7及C9電性連接於第一時脈接腳21，而偶數序列之複數電容C2、C4、C6及C8電性連接於第二時脈接腳22，再於封裝基板2之輸出電源接腳24分別電性連接至工作電路4及預設電路板3之穩壓電容Cext一端，並於穩壓電容Cext之另端接地。
又，晶片1內部之控制單元16係依據預設電子裝置內部工作電路4所需之工作電壓來調整切換開關組17之狀態，舉例來說，若工作電路4所需之工作電壓為5×(VDD-Vt)伏特，則控制單元16即會導通第五電源開關S5以及第五電容升壓開關U5至第七電容升壓開關U7，以供輸入電壓Vin可經由第五電晶體M5至第九電晶體M9的導通及截 止，並於第五電容C5至第八電容C8呈倍數升壓放大，來產生5×(VDD-Vt)伏特之輸出電壓Vout，而其餘電源開關S1~S4、S6~S8以及第一電容升壓開關U1至第四電容升壓開關U4皆呈開路狀態，故輸入電壓Vin進行升壓放大時，並不會使用到第一電晶體M1至第四電晶體M4以及第一電容C1至第四電容C4。下方即以第五電源開關S5導通及第五電容升壓開關U5至第七電容升壓開關U7導通，以供產生5×(VDD-Vt)伏特之輸出電壓Vout為例進行說明：詳細來說，第五電容C5於充電期間時，第一時脈CK1與第二時脈CK2分別為低電壓準位及高電壓準位，使得第六電晶體M6及第八電晶體M8呈截止狀態，而第五電晶體M5、第七電晶體M7及第九電晶體M9呈導通狀態，此時VDD伏特之輸入電壓Vin經由第五電源開關S5導通而往第五電晶體M5產生一臨界電壓Vt之電壓降，並於第五電容C5一端導通之第五電容升壓開關U5形成(VDD-Vt)伏特之電壓，而第五電容C5於另端為接收到零伏特之第一時脈CK1，藉此對第五電容C5充電至(VDD-Vt)伏特；在第五電容C5充電至(VDD-Vt)伏特後，於第五電容C5之升壓期間時，第一時脈CK1與第二時脈CK2分別為高電壓準位及低電壓準位，而使得第五電晶體M5、第七電晶體M7及第九電晶體M9呈截止狀態，而第六電晶體M6及第八電晶體M8呈導通狀態，此時第五電容C5於一端接收到VDD伏特之第一時脈CK1，且因第五電容C5已儲存有(VDD-Vt)伏特之電壓，使得第五電容C5另端為(2VDD-Vt)伏特之電壓，故第五電容C5另端(2VDD-Vt)伏特之電壓經由第五電 容升壓開關U5導通而往第六電晶體M6產生一臨界電壓Vt之電壓降，並於第六電容C6一端導通之第六電容升壓開關U6形成2×(VDD-Vt)伏特之電壓，而第六電容C6於另端為接收到零伏特之第二時脈CK2，藉此對第六電容C6充電至2×(VDD-Vt)伏特；則可依據上述方式得到第七電容C7及第八電容C8之電壓變化，即於第五電容C5、第六電容C6、第七電容C7及第八電容C8呈倍數上升之儲存電壓(VDD-Vt)伏特、2×(VDD-Vt)伏特、3×(VDD-Vt)伏特及4×(VDD-Vt)伏特，並於封裝基板2之輸出電源接腳24產生有5×(VDD-Vt)伏特之輸出電壓Vout，再經由穩壓電容Cext之穩壓後，輸出至工作電路4，以供工作電路4作動。
在前述實施例中，係透過控制單元16導通第五電源開關S5以及第五電容升壓開關U5至第七電容升壓開關U7，以供輸入電壓Vin可經由第五電晶體M5至第九電晶體M9的導通及截止，並於第五電容C5至第八電容C8呈倍數升壓放大，來產生5×(VDD-Vt)伏特之輸出電壓Vout，故可進一步得知，控制單元16亦可透過調整切換開關組15各開關之狀態，例如僅導通第八電源開關S8，以供得輸入電壓Vin最低透過第八電容C8之升壓而得到有2×(VDD-Vt)伏特之輸出電壓Vout；或藉由導通第一電源開關S1及第一電容升壓開關U1至第七電容升壓開關U7，以供最高透過第一電容C1至第八電容C8之升壓而得到有9×(VDD-Vt)伏特之輸出電壓Vout。因此，可進一步得知該晶片1所支援之輸出電壓Vout範圍為2×(VDD-Vt)伏特至9×(VDD-Vt)伏特。
請參閱第三圖，其係為本發明較佳實施例之電路示意圖， 由圖中所示可清楚看出，在實際應用時，電晶體的數量可依需求而加以改變，並不以九個電晶體為限，晶片1之電晶體組14及輸入端組17亦可分別設有N個電晶體及N個輸入端，N為大於或等於四，另於切換開關組15設有(N-1)個電源開關及(N-2)個電容升壓開關，並於複數電晶體M1~MN之汲極各別電性連接至閘極，而第一電晶體M1至第(N-1)電晶體MN-1之源極為分別依序電性連接於第二電晶體M2至第N電晶體MN之汲極與閘極的連接處，且第一電晶體M1至第(N-1)電晶體MN-1之汲極與閘極的連接處再分別依序電性連接至第一電源開關S1至第(N-1)電源開關SN-1一端，又控制單元16亦電性連接至第一電源開關S1至第(N-1)電源開關SN-1一端，而第一電源開關S1至第(N-1)電源開關SN-1另端皆電性連接至第一輸入端I1，並於第二電晶體M2至第(N-1)電晶體MN-1之汲極與閘極的連接處再分別依序電性連接至第一電容升壓開關U1至第(N-2)電容升壓開關UN-2一端，且控制單元16亦電性連接至第一電容升壓開關U1至第(N-2)電容升壓開關UN-2一端，而第一電容升壓開關U1至第(N-2)電容升壓開關UN-2另端分別依序電性連接至第二輸入端I2至第(N-1)輸入端IN-1，另於第N電晶體MN之汲極與閘極的連接處電性連接於第N輸入端IN，及第N電晶體MN之源極為電性連接至輸出端18。
本發明可調整輸出電壓之電荷幫浦於實際應用時，晶片1之輸入端組17的第一輸入端I1至第N輸入端IN分別依序電性連接至封裝基板2之外接腳組23的第一外接腳O1至第N外接腳ON，並於第一外接腳O1電性連接至預設電路板3之輸入電壓Vin，又封裝基板2之第二 外接腳O2至第N外接腳ON分別依序電性連接至預設電路板3之第一電容C1至第(N-1)電容CN-1一端，且於第一電容C1至第(N-1)電容CN-1另端分別依序交錯電性連接至第一時脈外接腳21及第二時脈外接腳22，即奇數序列之複數電容C1、C3等電性連接於第一時脈接腳21，而偶數序列之複數電容C2及C4等電性連接於第二時脈接腳22。
依據本發明之較佳實施例可得知，若工作電路4所需之工作電壓為2×(VDD-Vt)伏特，則控制單元16使第(N-1)電源開關SN-1導通，以供VDD伏特之輸入電壓Vin經由第(N-1)電容CN-1之升壓，而產生2×(VDD-Vt)伏特之輸出電壓Vout；若工作電路4所需之工作電壓為5×(VDD-Vt)伏特，則控制單元16使第(N-4)電源開關SN-4導通，及第(N-4)電容升壓開關UN-4至第(N-2)電容升壓開關UN-2導通，以供VDD伏特之輸入電壓Vin經由第(N-4)電容CN-4至第(N-1)電容CN-1之升壓，而產生5×(VDD-Vt)伏特之輸出電壓Vout；若工作電路4所需之工作電壓為N×(VDD-Vt)伏特，則控制單元16使第一電源開關S1導通，及第一電容升壓開關U1至第(N-2)電容升壓開關UN-2導通，以供VDD伏特之輸入電壓Vin經由第一電容C1至第(N-1)電容CN-1之升壓，而產生N×(VDD-Vt)伏特之輸出電壓Vout，故可藉由控制單元16調整切換開關組17之狀態，來產生預定大小之輸出電壓Vout，以符合工作電路4所需之工作電壓。
綜上所述，本發明為可調整輸出電壓之電荷幫浦，其係透過晶片1內之控制單元16來調整切換開關組15內各電源開關S1~SN -1及各電容升壓開關U1~UN-2之開啟或關閉狀態，使得輸入電壓Vin經由預定數量電晶體之導通及截止，並於預定之複數電容而達到升壓效果。故晶片1及封裝基板2不需改變其線路配置，即可產生預定大小之輸出電壓Vout，藉此應用於提供各式預設電子裝置內部工作電路4所需之工作電壓，且晶片1及晶片1外部之封裝基板2也僅需進行單一次之認證，進而減少該晶片1於販賣前之認證程序及作業時間，藉此降低製造成本。
是以，以上所述僅為本發明之較佳實施例而已，非因此侷限本發明之專利範圍，本發明為主要針對可調整輸出電壓之電荷幫浦，其包括有晶片1及晶片1外部包覆之封裝基板2，並於實際應用時係透過晶片1內之控制單元16來調整切換開關組15內各電源開關S1~SN-1及各電容升壓開關U1~UN-2之開啟或關閉狀態，使得輸入電壓Vin經由預定數量電晶體之導通及截止，而於預定之複數電容達到升壓放大效果，藉此產生預定之輸出電壓Vout，以提供工作電路4所需之工作電壓，故舉凡可達成前述效果之結構、裝置皆應受本發明所涵蓋，此種簡易修飾及等效結構變化，均應同理包括於本發明之專利範圍內，合予陳明。
綜上所述，本發明上述可調整輸出電壓之電荷幫浦於使用時，為確實能達到其功效及目的，故本發明誠為一實用性優異之創作，為符合發明專利之申請要件，爰依法提出申請，盼 審委早日賜准本案，以保障發明人之辛苦創作，倘若 鈞局審委有任何稽疑，請不吝來函指示，發明人定當竭力配合，實感德便。
1‧‧‧晶片
11‧‧‧時脈產生器
12‧‧‧第一時脈端
13‧‧‧第二時脈端
14‧‧‧電晶體組
15‧‧‧切換開關組
16‧‧‧控制單元
17‧‧‧輸入端組
18‧‧‧輸出端
2‧‧‧封裝基板
21‧‧‧第一時脈接腳
22‧‧‧第二時脈接腳
23‧‧‧外接腳組
24‧‧‧輸出電源接腳
3‧‧‧電路板
31‧‧‧電容組
4‧‧‧工作電路
CK1‧‧‧第一時脈
CK2‧‧‧第二時脈
C1~CN-1‧‧‧電容
Cext‧‧‧穩壓電容
I1~IN‧‧‧輸入端
M1~MN‧‧‧電晶體
O1~ON‧‧‧外接腳
S1~SN-1‧‧‧電源開關
U1~UN-2‧‧‧電容升壓開關

Claims (4)

  1. 一種可調整輸出電壓之電荷幫浦，係包括晶片及晶片外部之封裝基板，且封裝基板為設置於預設電路板上，該電路板包括輸入電壓、(N-1)個電容及一穩壓電容，使得預設電路板內之(N-1)個電容儲存電壓呈持續上升之電壓變化，藉此放大輸入電壓，以供產生輸出電壓，其中：該晶片係包括：一時脈產生器，用以產生第一時脈，以及與第一時脈反相之第二時脈；一第一時脈端，電性連接至時脈產生器，用以接收第一時脈；一第二時脈端，電性連接至時脈產生器，用以接收第二時脈；電晶體組，設有N個電晶體，N為大於或等於四，且各別於各電晶體之汲極電性連接至閘極，又第一電晶體至第(N-1)電晶體之源極分別依序電性連接於第二電晶體至第N電晶體之汲極與閘極的連接處；切換開關組，設有(N-1)個電源開關及(N-2)個電容升壓開關，並於第一電源開關至第(N-1)電源開關一端分別依序電性連接至第一電晶體至第(N-1)之汲極與閘極的連接處，而第一電容升壓開關至第(N-2)電容升壓開關一端分別依序電性連接至第二電晶體至第(N-1)之汲極與閘極的連接處；控制單元，電性連接於第一電源開關至第(N-1)電源開關一端，及第一電容升壓開關至第(N-2)電容升壓開關一端； 輸入端組，設有N個輸入端，並於第一輸入端電性連接於第一電源開關至第(N-1)電源開關另端，而第二輸入端至第(N-1)輸入端分別依序電性連接於第一電容升壓開關至第(N-2)電容升壓開關另端，再於N輸入端電性連接至第N電晶體之汲極與閘極的連接處；一輸出端，電性連接至第N電晶體之源極；該封裝基板係包括：一第一時脈接腳，電性連接至第一時脈端，且第一時脈接腳分別電性連接至奇數序列之複數電容一端；一第二時脈接腳，電性連接至第二時脈端，且第二時脈接腳分別電性連接至偶數序列之複數電容一端；外接腳組，設有N個外接腳，且於第一外接腳電性連接至第一輸入端及輸入電壓，而第二外接腳至第N外接腳分別依序電性連接至第二輸入端至第N輸入端，及第一電容至第(N-1)電容另端；一輸出電源接腳，電性連接至輸出端。
  2. 如申請專利範圍第1項所述之可調整輸出電壓之電荷幫浦，其中該封裝基板之輸出電源接腳為電性連接至預設電路板之穩壓電容一端，而穩壓電容另端接地。
  3. 如申請專利範圍第1項所述之可調整輸出電壓之電荷幫浦，其中該時脈產生器所產生之第一時脈及第二時脈於高電壓準位係與輸入電壓為相同之電壓準位。
  4. 如申請專利範圍第1項所述之可調整輸出電壓之電荷幫浦，其中該第 一時脈及第二時脈於低電壓準位時為零伏特。
TW102149341A 2013-12-31 2013-12-31 Adjustable output voltage of the charge pump TWI500247B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102149341A TWI500247B (zh) 2013-12-31 2013-12-31 Adjustable output voltage of the charge pump
CN201410819532.8A CN104753340B (zh) 2013-12-31 2014-12-25 可调整输出电压的电荷泵
US14/585,772 US9312757B2 (en) 2013-12-31 2014-12-30 Output voltage adjustable charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102149341A TWI500247B (zh) 2013-12-31 2013-12-31 Adjustable output voltage of the charge pump

Publications (2)

Publication Number Publication Date
TW201526496A TW201526496A (zh) 2015-07-01
TWI500247B true TWI500247B (zh) 2015-09-11

Family

ID=53483016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149341A TWI500247B (zh) 2013-12-31 2013-12-31 Adjustable output voltage of the charge pump

Country Status (3)

Country Link
US (1) US9312757B2 (zh)
CN (1) CN104753340B (zh)
TW (1) TWI500247B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414705B1 (ko) * 2015-10-16 2022-06-30 삼성디스플레이 주식회사 터치 스크린 패널
US10348191B2 (en) 2015-11-25 2019-07-09 Psemi Corporation Switched-capacitor network packaged with load
TWI559116B (zh) * 2015-12-09 2016-11-21 Egalax Empia Technology Inc 晶片內整合時脈產生器之充電泵
US10461742B2 (en) * 2016-09-01 2019-10-29 Novatek Microelectronics Corp. Chip, selectable mode buffer circuit and mode selecting method thereof
US10516284B2 (en) * 2016-09-15 2019-12-24 Qualcomm Incorporated Voltage controlled charge pump and battery charger
US10236766B2 (en) * 2016-11-01 2019-03-19 Lion Semiconductor Inc. Charge recycling switched capacitor regulators
CN108233702B (zh) * 2016-12-14 2020-10-30 矽统科技股份有限公司 电荷泵电路
CN111490675A (zh) * 2019-01-29 2020-08-04 合肥格易集成电路有限公司 电荷泵电路、非易失存储器及控制电荷泵输出电压的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191963B1 (en) * 2000-01-19 2001-02-20 Lucent Technologies Inc. Charge pump with no diode drop at output stage
US7663427B2 (en) * 2006-12-27 2010-02-16 Nec Electronics Corporation Booster circuit
TWI352489B (en) * 2007-01-23 2011-11-11 Etron Technology Inc A new charge pump circuit for high voltage generat
US8120413B2 (en) * 2008-08-18 2012-02-21 Semiconductor Manufacturing International (Beijing) Corporation Charge pump circuit
US8213237B2 (en) * 2009-06-24 2012-07-03 Samsung Electronics Co., Ltd. Charge pump and semiconductor device having the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
JP2007259519A (ja) * 2006-03-20 2007-10-04 Rohm Co Ltd チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置
EP2471165B1 (en) * 2009-08-25 2019-12-25 SES-imagotag High efficiency regulated charge pump
US8339185B2 (en) * 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
TWI512714B (zh) * 2013-08-19 2015-12-11 Sitronix Technology Corp A power supply circuit of a display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191963B1 (en) * 2000-01-19 2001-02-20 Lucent Technologies Inc. Charge pump with no diode drop at output stage
US7663427B2 (en) * 2006-12-27 2010-02-16 Nec Electronics Corporation Booster circuit
TWI352489B (en) * 2007-01-23 2011-11-11 Etron Technology Inc A new charge pump circuit for high voltage generat
US8120413B2 (en) * 2008-08-18 2012-02-21 Semiconductor Manufacturing International (Beijing) Corporation Charge pump circuit
US8213237B2 (en) * 2009-06-24 2012-07-03 Samsung Electronics Co., Ltd. Charge pump and semiconductor device having the same

Also Published As

Publication number Publication date
CN104753340B (zh) 2017-06-20
TW201526496A (zh) 2015-07-01
CN104753340A (zh) 2015-07-01
US20150188420A1 (en) 2015-07-02
US9312757B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
TWI500247B (zh) Adjustable output voltage of the charge pump
EP3038099B1 (en) Shift register unit and driving method therefor, shift register circuit and display device
JP2017192124A5 (zh)
JP2018207486A5 (zh)
JP2016006862A5 (zh)
JP2014064453A5 (ja) 半導体装置及び電子機器
JP2016116220A5 (zh)
US20100253418A1 (en) Charge pump circuits, systems, and operational methods thereof
US8255728B2 (en) System comprising a plurality of power supply circuits each with a different turn-on delay for providing a plurality of voltages to a respective peripheral device interface
WO2019015309A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置
JP2012256412A5 (zh)
JP2017228751A5 (zh)
US20160036434A1 (en) Semiconductor integrated circuit device
KR101594550B1 (ko) 주사신호발생회로
US9065324B2 (en) Electronic device with PVT delay compensation and related method
US9467135B2 (en) System-on-chip including body bias voltage generator
TWI496398B (zh) Use the wiring to change the output voltage of the charge pump
TWI661294B (zh) 電源開關、記憶體裝置和提供電源開關電壓輸出的方法
JP2012257208A5 (zh)
JP2007059043A5 (zh)
JP2017041877A5 (zh)
JP2015041388A5 (zh)
KR102035346B1 (ko) 기준 전위 생성 회로
CN109427370A (zh) 一种电荷泵稳压电路以及存储器
TWI559116B (zh) 晶片內整合時脈產生器之充電泵