CN1202764A - 电平转换器电路 - Google Patents

电平转换器电路 Download PDF

Info

Publication number
CN1202764A
CN1202764A CN98101926A CN98101926A CN1202764A CN 1202764 A CN1202764 A CN 1202764A CN 98101926 A CN98101926 A CN 98101926A CN 98101926 A CN98101926 A CN 98101926A CN 1202764 A CN1202764 A CN 1202764A
Authority
CN
China
Prior art keywords
voltage level
voltage
transistor
level
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98101926A
Other languages
English (en)
Other versions
CN1114994C (zh
Inventor
俣野达哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1202764A publication Critical patent/CN1202764A/zh
Application granted granted Critical
Publication of CN1114994C publication Critical patent/CN1114994C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本发明提供一种带有输入部分和驱动器部分的电平转换器电路,其中位于驱动器部分且被连接到输出端的一个驱动器场效应管的栅极直接被位于输入部分且其栅极连接到输入端上的输入部分场效应管所驱动,这样可以使得这种新型的电平转换器电路能以高速度进行逻辑电平转换操作。

Description

电平转换器电路
本发明涉及一种逻辑电平转换器电路，特别是一种用于把高和低的逻辑电压电平转换为与原电平不同的高和低的逻辑电平。
现在已有一种字线驱动电路被用作为把高和低的电压电平转换为与原电平不同的高和低的逻辑电平的电平转换器电路。这种字线驱动电路已在《ISSCC’95技术论文文摘》的《用于低电压操作和/或千兆规模的动态随机存储器的电路设计》中公开。图1为说明这种用于把高和低的逻辑电压电平转换为与原来电平不同的高和低的逻辑电平的传统字线驱动器的电路图，其中对应于内部电源电压VINT的高电平被转换为对应于辅助电源电压VPP的另一不同的高电压电平，而对应于地电平GND的低电平被转换为对应于浅电压电平VBB的另一不同的低电压电平。
为了减小阈值漏电流，可以在备用状态时把字线电压控制在一个负电压电平上，而在有效状态时把字线电压控制于一个高于内部操作电压电平的增高电压电平上。
在上述字线驱动电路中，节点A3被作为逻辑门的ROM解码器的输出所驱动。在这里考虑到节点A3可以间接地为来自另一设备中的驱动器的一个路由选择所驱动。图2为说明另一种用于把高和低的逻辑电压电平转换为与原电平不同的高和低的逻辑电平的传统字线驱动器电路的电路图，其中节点A3由来自另一设备中的驱动器的一个路由选择所驱动。既然一个来自反相器D3的输入信号通过线路H1的负载传输到输入部分VIN，则来自另一设备中的反相器D3的输入波形具有大的上升沿及全时。因此，该逻辑电压电平在输入部分VIN的转换时间较大，则在反相器D3输出的电压电平的下降沿时有一个较大的击穿电流I1从电源VPP经线路H1和晶体管Q2和Q5流到地GND。另外，在反相器D3输出的电压电平的上升沿时有一个较大的击穿电流I2从电源VINT经线路H1和晶体管Q6和Q4流到电源VBB。为了避免这一大击穿电流的问题，最好使节点A3直接由该逻辑门的输出所驱动。
下面主要针对图1所示的传统电平转换电器电路的构造及其操作进行说明，其中节点A3直接由反相器D2所驱动。图4为说明图1所示的传统电平转换器电路的波形的时序图。该传统电平转换器具有一个输入部分和一驱动器部分。该传统电平转换电路的驱动器部分中有两个衬底电压为VPP的P沟道MOS场效应管Q1和Q2，有两个衬底电压为VBB的N沟道MOS场效应管Q3和Q4。该传统电平转换器电路的输入部分中有一个衬底电压为地电平而栅极电压为VINT的N沟道MOS场效应管Q5，及一个衬底电压为VINT且栅极电压为地电平的P沟道MOS场效应管。该传统电平转换器电路的输入部分中还有一个反相器D2，该反相器由分别与N沟道MOS场效应管Q5和P沟道MOS场效应管Q6相同尺寸的一个N沟道MOS场效应管和一个P沟道MOS场效应管组成。
在该输入部分，反相器D2上有一个与该传统电平转换器电路的输入端VIN相连的输入端及一个与节点A3相连的输出端。N沟道MOS场效应管Q5串接在节点A3与节点A1之间，而P沟道MOS场效应晶体管Q6串接在节点A3与节点A2之间。
首先考虑输出电压VOUT升高时的操作情况，当输入电压VIN处于地电位GND，则在反相器D2输出端的节点A3的电压电平为VINT，节点A2的电压电平为VINT，输出端VOUT的电压电平为VBB。晶体管Q5、Q1和Q4都处于截止状态(或关状态)，而其余晶体管Q6、Q2和Q3处于导通状态(或开状态)，因此各个节点都连接到电源电压上。
当输入电压VIN从地电平GND上升到电压电平VINT时，节点A3的电势则从电压电平VINT下降到地电平GND。既然此时的晶体管Q6处于开状态，则节点A2的电势下降到接近于P沟道晶体管的负阈值电压VIP的绝对值|VTP|，因此晶体管Q6的源极和漏极电压(或节点A2和A3的电压)下降。结果，晶体管Q6的驱动能力下降且节点A2的电势渐渐下降。
另一方面，由于节点A3的电势下降到由VINT-VTN(其中VTN为N沟道MOS场效应管的正阈值电压)的差值所限定的，则晶体管Q5处于导通状态或开状态，因此节点A1的电热上升。当节点A1的电势不高于电压电平VPP-|VTP|时，晶体管Q1导通，又由于晶体管Q3保持为导通状态或开状态，则输出VOUT的电压电平逐步上升。此后，当输出端VOUT的电压电平上升到不低于电压电平VBB+VTN时，晶体管Q4导通，因此，节点A2的电势下降到电压电平VBB，结果，晶体管Q3和Q6截止。此时，输出电压VOUT上升到电压电平VPP且晶体管Q1和Q5导通。
下面考虑输出电压VOUT下降时的操作情况。当输入电压VIN处于电压电平VINT时，则节点A3处于地电平GND，节点A2处于电压电平VBB，输出电压VOUT处于电压电平VPP。晶体管Q6、Q2和Q3截止，而其他晶体管Q5、Q1和Q4导通，这样各个节点被连接到电源压上。
当输入电压VIN从电压电平VINT下降到地电平GND时，则节点A3的电压从地电平上升到电压电平VINT。由于这时的晶体管Q5处于导通状态，则节点A1的电压电平上升到接近于电压电平VINT-VIN。
由于晶体管Q5的源极和漏极上的电压(或节点A1和A3的电压)下降了，则晶体管Q5的驱动能力也下降，且节点A1的电势逐步下降。
另一方面，由于节点A3的电势上升到电压电平|VTN|，则晶体管Q6导通，因此节点A2的电势上升。当节点A2的电势变得不高于电压电平VBB+VTN时，则晶体管Q3导通，因此输出VOUT的电压电平逐步下降。此后，当输出端VOUT的电压电平下降到不高于电压电平VPP+|VTN|时，则晶体管Q2导通，因此节点A1的电势上升到电压电平VPP。结果，晶体管Q1和Q5导通。这时，输出电压VOUT下降到电压电平VBB且晶体管Q4处于截止状态，晶体管Q3和Q6处于导通状态。
在上述方式中，该电平转换器电路把逻辑电平(例如：高电平：对应于内部电源电压的VINT和低电平：对应于地电平的GND)转换为与原电平不同的逻辑电平(例如，高电平：对应于辅助电源电压的VPP，和低电平：负的低电压VBB)。
在上述的传统电平转换器电路中，反相器D2在输入部分被作为一个输入逻辑门使用，而晶体管Q5和Q6被作为传输门晶体管使用，用于防止节点A3的逻辑电平被传输到电压电平VPP或VBB。在上述传统电平转换器电路的输入部分，来自输入逻辑门或节点A3的电压电平的输出被通过传输门晶体管Q5和Q6传输到节点A1和A2，这样来自传输门晶体管Q5和Q6或节点A1和A2的电压电平的输出被输入到驱动器部分。
在上述传统电平转换器电路中有如下问题。
在输出电压VOUT的上升操作中，位于驱动器部分的P沟道MOS场效应管Q1被多个晶体管所驱动，例如，包括位于输入部分作为输入逻辑门的反相器D2中的N沟道MOS场效应晶体管和位于输入部分的N沟道传输门MOS场效应管Q5。
另外，在输出电压VOUT的下降操作中，位于驱动器部分的N沟道MOS场效应晶体管Q3被多个晶体管所驱动，例如，包括位于输入部分作为输入逻辑门的反相器D2中的P沟通MOS场效应管和位于输入部分的P沟道传输门MOS场效应管Q6。
由于位于驱动器部分的每个驱动器晶体管被位于输入部分的多个晶体管所驱动，则上述的传统电平转换器电路不能够以高速度进行逻辑电平转换操作。
在上述情况中，要求开发一种能避免上述问题的新的电平转换器电路。
本发明的目的之一是提供一种能够避免上述问题的新的电平转换器电路。
本发明的目的之二是提供一种能够高速度进行电平转换操作的新的电平转换器电路。
本发明的目的之三是提供一种新的电平转换器电路，使得其中的位于驱动器部分且连接到输出端的驱动器场效应管的栅极直接由一个其栅极连接到输入端的位于输入部分的场效应管所驱动。
本发明的上述目的以及其他未明述的目的、特点及优点在下面的说明中将变得显而易见。
根据本发明，在此提供一种新型的具有输入部分和驱动器部分的电平转换器电路，其中一个位于驱动器部分且连接到输出端的驱动器场效应管的栅极由一个位于输入部分且栅极连接到输入端的输入部分场效应管所直接驱动，这样可使得该新型的电平转换器电路能以高速度进行电平转换操作。
下面将根据附图说明本发明的最佳实施例。
图1为说明这种用于把高和低的逻辑电压电平转换为与原电平不同的高和低的逻辑电平的传统字线驱动器电路的电路图。
图2为说明另一种用于把高和低的逻辑电压电平转换为与原电平不同的高和低的逻辑电平的传统字线驱动器电路的电路图，其中节点A3间接地由来自另一设备中的驱动器的路由选择所驱动。
图3为说明另一种用于把高和低的逻辑电压电平转换为与原电平不同的高和低的逻辑电平的传统字线驱动器电路的电路图，其中节点A3间接地由来自另一设备中的驱动器的路由选择所驱动。
图4为说明图1所示的传统电平转换器电路的波形的时序图。
图5为说明根据本发明第一实施例的一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。
图6为说明根据本发明第二实施例的一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。
图7为说明根据本发明第三实施例的一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。
图8为说明根据本发明第四实施例的一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。
图9为说明图5所示的新型电平转换器电路的波形的时序图。
首先，本发明提供一种用于把一组原逻辑电压电平转换为另一组不同于原电平的另一组转换后的电压电平的电压电平转换器电路。该电压电平转换器电路中包括一个驱动器部分及一个连接到该驱动器部分的输入部分。该驱动器部分具有一个输出输出信号的输出端。该输入端部分具有一个输入输入信号的输入端。该驱动器部分有选择地向输出端输出一个转换后的电压电平。该输入部分根据输入信号有选择地向输出端提供一个转换后的电压电平。位于驱动器部分且直接连接到输出端的驱动器部分晶体管的栅极连接到位于输入部分且栅极直接连接到输入端的输入部分晶体管上，这样使得驱动器部分晶体管的栅极可以被输入部分晶体管所直接驱动。
最好是转换后的电压电平的高电平比原电压电平的高电平高，且转换后的电压电平的低电平比原电压电平的低电平低。
其中输入部分可以是包括：一个带有连接到输入端的输入端的反相器；以及串联于分别具有高电压电平和原来的低电压电平的高和低电压线路之间的晶体管，且该晶体管的栅极分别连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的驱动器晶体管的栅极。
该输入部分也可以包括：一个带有连接到输入端的输入端的反相器；第一组串联于分别具有转换后的高电压电平和原来的低电压电平的高压线路和低压线路之间的晶体管，且该晶体管的栅极连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的一个驱动器晶体管的栅极；第二组串联于分别具有转换后的高电压电平和原来的低电压电平的高压线路和低压线路之间的晶体管，且该晶体管的栅极连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的另一个驱动器晶体管的栅极；
该输入部分还可以是包括：一个带有连接到输入端的输入端的反相器；第一组串联于具有原来低电压电平的低电压线路与转换器的输出端之间的晶体管，该晶体管的栅极连接到输入端及具有原来的高电压电平的高压线路上，并且该晶体管驱动位于驱动器部分的一个驱动器晶体管的栅极；第二组串联于具有原来高电压电平的低电压线路与转换器的输出端之间的晶体管，该晶体管的栅极连接到输入端及具有原来的低电压电平的低压线路上，并且该晶体管驱动位于驱动器部分的另一个驱动器晶体管的栅极。
该输入部分还可以包括：一个连接于一条具有原来的低电压电平的低压线路与一个连接到具有原来的高电压电平的高压线路的晶体管之间第一CMOS反相器，且该第一CMOS反相器的栅极连接到输入端，并且该第一CMOS反相器驱动位于驱动器部分的一个驱动器晶体管的栅极；一个连接于一条具有原来的高电压电平的高压线路与一个连接到具有原来的低电压电平的低压线路的晶体管之间第二CMOS反相器，且该第二CMOS反相器的栅极连接到输入端，并且该第二CMOS反相器驱动位于驱动器部分的一个驱动器晶体管的栅极；
第二，本发明提供一个输入部分的电路系统，该输入部分位于一个用于把一组原来的逻辑电压电平转换为另一组转换后的不同于原来电平的电压电平的电压电平转换器电路中，并连接到该电压电平转换器电路的驱动器部分。该驱动器部分具有一个输出输出信号的输出端。该输入部分具有一个输入输入信号的输入端。驱动器部分有选择地向输出端提供一个转换后的电压电平。输入部分根据输入信号控制驱动器部分有选择地向输出端提供一个转换后的电压电平。位于驱动器部分且被直接连接到输出端的驱动器部分晶体管的栅极连接到位于输入部分且其栅极直接连接到输入端的输入部分晶体管上，这样驱动器部分晶体管的栅极可以直接被输入部分晶体管所驱动。
最好是转换后的电压电平的高电平比原电压电平的高电平高，且转换后的电压电平的低电平比原电压电平的低电平低。
其中输入部分可以是包括：一个带有连接到输入端的输入端的反相器；具有串联于分别具有高电压电平和原来的低电压电平的高和低电压线路之间的晶体管，且该晶体管的栅极分别连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的驱动器晶体管的栅极。
该输入部分也可以是包括：一个带有连接到输入端的输入端的反相器；第一组串联于分别具有转换后的高电压电平和原来的低电压电平的高压线路和低压线路之间的晶体管，且该晶体管的栅极连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的一个驱动器晶体管的栅极；第二组串联于分别具有转换后的高电压电平和原来的低电压电平的高压线路和低压线路之间的晶体管，且该晶体管的栅极连接到输入端和反相器的输出端，并且该晶体管驱动位于驱动器部分的另一个驱动器晶体管的栅极；
该输入部分还可以是包括：一个带有连接到输入端的输入端的反相器；第一组串联于具有原来低电压电平的低电压线路与转换器的输出端之间的晶体管，该晶体管的栅极连接到输入端及具有原来的高电压电平的高压线路上，并且该晶体管驱动位于驱动器部分的一个驱动器晶体管的栅极；第二组串联于具有原来低电压电平的低电压线路与转换器的输出端之间的晶体管，该晶体管的栅极连接到输入端及具有原来的低电压电平的低压线路上，并且该晶体管驱动位于驱动器部分的另一个驱动器晶体管的栅极。
该输入部分还可以包括：一个连接于一条具有原来的低电压电平的低压线路与一个连接到具有原来的高电压电平的高压线路的晶体管之间第一CMOS反相器，且该第一CMOS反相器的栅极连接到输入端，并且该第一CMOS反相器驱动位于驱动器部分的一个驱动器晶体管的栅极；一个连接于一条具有原来的高电压电平的高压线路与一个连接到具有原来的低电压电平的低压线路的晶体管之间第二CMOS反相器，且该第二CMOS反相器的栅极连接到输入端，并且该第二CMOS反相器驱动位于驱动器部分的一个驱动器晶体管的栅极。
第一实施例
下面参照图5和图9详细说明本发明的第一实施例。图5为说明一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。图9为说明图所示的新型电平转换器电路的波形的时序图。下面介绍这种新型电平转换器电路的电路结构。
这种新型电平转换器包括一个输入部分和一个驱动器部分。在输入部分有一个输入输入电压VIN的输入端，而在驱动器部分有一个输出输出电压VOUT的输出端。输入部分与驱动器部分之间通过第一、第二节点B1和B2相连接。在输入部分有一个偏置于内部电源电压VINT与地电平GND之间的输入逻辑门。在驱动器部分有一个偏置于一个高于内部电源电压VINT的高电源电压VPP与一个低于地电平GND的低电源电压之间的驱动器电路。这种新型的电平转换器电路把内部逻辑电平，例如，高电平：内部电源电压VINT，及低电平：地电平GND转换为高电源电压VPP和低电源电压VBB。
这种新型电平转换器电路中的驱动器部分的电路结构与上述的传统电平转换器电路的驱动器部分相同。即该新型电平转换器电路的驱动器部分中包括第一第二P沟道MOS场效应管Q1和Q2及第三和第四N沟道MOS场效应管Q3和Q4。第一P沟道MOS场效应管Q1串联于一条带有高电源电压VPP的高电源电压线路VPP与输出端VOUT之间。第一P沟道MOS场效应管Q1的衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第一P沟道MOS场效应管Q1的栅极连接到第一节点B1。第三N沟道MOS场效应管Q3串联于一条带有低电源电压VBB的低电源电压线路VBB与输出端VOUT之间。该第三N沟道MOS场效应管Q3的一个衬底电连接到该低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第三N沟道MOS场效应管Q3的一个栅极连接到第二节点B2上。第二P沟道MOS场效应管Q2串联于带有高电源电压VPP的高电源电压线路VPP与第一节点B1之间。第二P沟道MOS场效应管Q2的一个衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第二P沟道MOS场效应管Q2的栅极连接到输出端VOUT。第四N沟道MOS场效应管Q4串联于带有低电源电压VBB的低电源电压线路VBB与第二节点B2之间。第四N沟道MOS场效应管Q4的衬底电连接到低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第四N沟道MOS场效应管Q4的栅极连接到输出端VOUT。
该新型电平转换器电路的输入部分中包括：一个反相器D1，第五和第七N沟道MOS场效应管Q5和Q7，以及第六和第八P沟道MOS场效应管Q6和Q8。反相器D1具有一个连接到输入端VIN的输入端和一个连接到第三节点B3的输出端。第五N沟道MOS场效应管Q5串联于第一节点B1与带有地电压GND的地线DND上之间。第五N沟道MOS场效应管Q5的衬底连接到地线GND上，这样该衬底上带有地电压GND。第五N沟道MOS场效应管Q5的栅极连接到输入端VIN。第六P沟道MOS场效应管Q6串联于第二节点B2与带有内部电源电压VINT的一个内部电源电压线VINT之间。第六P沟道MOS场效应管Q6的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第六P沟道MOS场效应管Q6的栅极连接到输入端VIN。第七N沟道MOS场效应管Q7串联于第一节点B1与带有内部电源电压VINT的一个内部电源电压线VINT之间。第七N沟道MOS场效应管Q7的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第七N沟道MOS场效应管Q7的栅极连接到第三节点B3。第八P沟道MOS场效应管Q8串联于第二节点B2与带有地电压GND的地线DND上之间。第八P沟道MOS场效应管Q8的衬底连接到地线GND上，这样该衬底上带有地电压GND。第八P沟道MOS场效应管Q8的栅极连接到第三节点B3。第五和第七N沟道MOS场效应管Q5和Q7串联于内部电源电压线VINT与地线GND之间。第六和第八P沟道MOS场效应管也串联于内部电源电压线VINT与地线GND之间。
与传统电平转换电路相比较，该新型电平转换器电路的晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸分别与传统电平转换器电路中的晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸相同。其余晶体管Q7和Q8的尺寸分别与晶体管Q5和Q6的尺寸相同或比它们小。反相器D1具有能够驱动晶体管Q7和Q8的尺寸。
下面首先说明输出电压VOUT的上升操作。
当输入电压VIN处于地电平GND，则位于反相器D1输出端的第三节点B3的电压电平为VINT，而第一节点B1的电压电平为VPP，第二节点B2的电压电平为VINT，输出端VOUT的电压电平为VBB。晶体管Q1、Q5、Q7、Q4和Q8截止，而其余晶体管Q6、Q2和Q3导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从地电平GND上升到电压电平VINT时，第三节点B3的电势从电压电平VINT下降到地电平GND。
当输入电压VIN变得不低于对应于N沟道MOS场效应管阈值电压的电压电平VTN时，则带有接收输入电压VIN的栅极的第五晶体管Q5导通，另外如果作为反相器D1输出端的第三节点B3的电势下降，则带有连接到第三节点B3的栅极的第七晶体管Q7截止，因此，第一节点B1的电势下降到地电平GND。
当输入电压VIN变得不低于电压电平VINT-|VTP|时(其中VTP为P沟道MOS场效应管的阈值电压)，则带有接收输入电压VIN的栅极的第六晶体管Q6截止，另外如果作为反相器D1输出端的第三节点B3的电势下降到地电平GND，则栅极连接到第三节点B3的第八晶体管Q8导通，因此第二节点B2的电势下降到接近电压电平|VTP|。由于此时第八晶体管Q8的源极与栅极之间的电压差(或者第二节点B2与地电线GND之间的电压差)下降了，则第八晶体管Q8的驱动能力随之下降，因此第二节点B2的电压电平逐步下降。
当第一节点B1的电压电平(或电势)不高于电压电平VINT-VTP时，则第一晶体管Q1导通，而第三晶体管Q3保持为导通状态，因此输出电压VOUT逐步上升。
当输出电压VOUT不低于电压电平VBB+VTN时，第四晶体管Q4导通，因此第二节点B2的电压电平下降到电压电平VBB。结果，第三和第八晶体管Q3和Q8截止。这时，输出电压VOUT上升到电压电平VPP且第二晶体管Q2截止，而第一和第五晶体管Q1和Q5保持为导通状态。
接着下面说明输出电压VOUT的下降操作。
当输入电压VIN处于电压电平VINT，则位于反相器D1输出端的第三节点B3的电压电平为地电平GND，而第一节点B1的电压电平为地电平GND，第二节点B2的电压电平为VBB，输出端VOUT的电压电平为VPP。晶体管Q2、Q3、Q6、Q7和Q8截止，而其余晶体管Q1、Q4和Q5导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从电压电平VINT下降到地电平GND时，第三节点B3的电势从地电平GND上升到电压电平VINT。
当输入电压VIN变得不高于电压电平VINT-|VTP|时，则带有接收输入电压VIN的栅极的第六晶体管Q6导通，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则带有连接到第三节点B3的栅极的第八晶体管Q8截止，因此，第二节点B2的电势上升电压电平VINT。
当输入电压VIN变得不高于电压电平VTN时，则带有接收输入VIN的栅极的第五晶体管Q5截止，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则栅极连接到第三节点B3的第七晶体管Q7导通，因此第一节点B1的电势上升到接近电压电平VINT-VTN。
由于此时第七晶体管Q7的源极和漏极的电压(或者第一节点B1与内部电源电压线VINT的电压)下降了，则第七晶体管Q7的驱动能力随之下降，因此第一节点B1的电压电平逐步上升。
当第二节点B2的电压电平(或电势)不低于电压电平VBB-VTN时，则第三晶体管Q3导通。
当输出电压VOUT不高于电压电平VPP-|VTP|时，第二晶体管Q2导通，因此第一节点B1的电压电平上升到电压电平VPP。结果，第一和第七晶体管Q1和Q7截止。这时，输出电压VOUT下降到电压电平VBB且第四晶体管Q4截止，而第三和第六晶体管Q3和Q6保持为导通状态。
在上述图5所示的新型电平转换器电路中，位于驱动器部分的第一晶体管Q1的栅极由位于输入部分且带有接收输入电压VIN的栅极的单个晶体管Q5所驱动，而位于驱动器部分的第三晶体管Q3的栅极由位于输入部分且带有接收输入电压VIN的栅极的单个晶体管Q6所驱动，因此，位于输入部分用于驱动位于驱动器部分的晶体管的栅极的晶体管的驱动能力得到提高，这使得该电平转换器电路可以以高速度进行输出电压电平转换操作。第二实施例
下面参照图6详细说明本发明的第二实施例。图6为说明一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。这种第二实施例的新型电平转换器与第一实施例的电路在电路结构上的不同点在于第七晶体管Q7连接到较高的电源电压VPP上，而第八晶体管Q8连接到较低的电源电压VBB上。第二实施例的新型电平转换器电路的时序波形与图5所示的第一实施例中的波形相同。这种新型电平转换器电路把内部逻辑电平，例如，高电平：内部电源电压VINT，及低电平：地电平GND，转换为高电源电压VPP和低电源电压VBB。
这种新型电平转换器包括一个输入部分和一个驱动器部分。在输入部分有一个输入输入电压VIN的输入端，而在驱动器部分有一个输出输出电压VOUT的输出端。输入部分与驱动器部分之间通过第一、第二节点B1和B2相连接。
这种新型电平转换器电路中的驱动器部分的电路结构与上述的传统电平转换器电路的驱动器部分相同。即该新型电平转换器电路的驱动器部分中包括第一第二P沟道MOS场效应管Q1和Q2及第三和第四N沟道MOS场效应管Q3和Q4。第一P沟道MOS场效应管Q1串联于一条带有高电源电压VPP的高电源电压线路VPP与输出端VOUT之间。第一P沟道MOS场效应管Q1的衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第一P沟道MOS场效应管Q1的栅极连接到第一节点B1。第三N沟道MOS场效应管Q3串联于一条带有低电源电压VBB的低电源电压线路VBB与输出端VOUT之间。该第三N沟道MOS场效应管Q3的一个衬底电连接到该低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第三N沟道MOS场效应管Q3的一个栅极连接到第二节点B2上。第二P沟道MOS场效应管Q2串联于带有高电源电压VPP的高电源电压线路VPP与第一节点B1之间。第二P沟道MOS场效应管Q2的一个衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第二P沟道MOS场效应管Q2的栅极连接到输出端VOUT。第四N沟道MOS场效应管Q4串联于带有低电源电压VBB的低电源电压线路VBB与第二节点B2之间。第四N沟道MOS场效应管Q4的衬底电连接到低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第四N沟道MOS场效应管Q4的栅极连接到输出端VOUT。
该新型电平转换器电路的输入部分中包括：一个反相器D1，第五和第七N沟道MOS场效应管Q5和Q7，以及第六和第八P沟道MOS场效应管Q6和Q8。反相器D1具有一个连接到输入端VIN的输入端和一个连接到第三节点B3的输出端。第五N沟道MOS场效应管Q5串联于第一节点B1与带有地电压GND的地线DND上之间。第五N沟道MOS场效应管Q5的衬底连接到地线GND上，这样该衬底上带有地电压GND。第五N沟道MOS场效应管Q5的栅极连接到输入端VIN。第六P沟道MOS场效应管Q6串联于第二节点B2与带有内部电源电压VINT的一个内部电源电压线VINT之间。第六P沟道MOS场效应管Q6的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第六P沟道MOS场效应管Q6的栅极连接到输入端VIN。第七N沟道MOS场效应管Q7串联于第一节点B1与高电源电线VPP之间。第七N沟道MOS场效应管Q7的衬底连接到高电源电压线VPP上，这样该衬底上带有高电源电压VPP。第七N沟道MOS场效应管Q7连接到节点B3上。第八P沟道MOS场效应管Q8串联于第二节点B2与低电源电压线VBB之间。第八P沟道MOS场效应管Q8的衬底连接到低电源电压线VBB。第八P沟道MOS场效应管Q8的栅极连接到第三节点B3。第五和第七N沟道MOS场效应管Q5和Q7串联于高电源电压线VPP与地线GND之间。第六和第八P沟道MOS场效应管也串联于内部电源电压线VINT与低电源电压线VBB之间。
与传统电平转换电路相比较，该新型电平转换器电路的晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸分别与传统电平转换器电路中的晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸相同。其余晶体管Q7和Q8的尺寸分别与晶体管Q5和Q6的尺寸相同或比其小。反相器D1具有能够驱动晶体管Q7和Q8的尺寸。
下面首先说明输出电压VOUT的上升操作。
当输入电压VIN处于地电平GND，则位于反相器D1输出端的第三节点B3的电压电平为VINT，而第一节点B1的电压电平为VPP，第二节点B2的电压电平为VINT，输出端VOUT的电压电平为VBB。晶体管Q1、Q5、Q7、Q4和Q8截止，而其余晶体管Q6、Q2和Q3导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从地电平GND上升到电压电平VINT时，第三节点B3的电势从电压电平VINT下降到地电平GND。
当输入电压VIN变得不低于对应于N沟道MOS场效应管阈值电压的电压电平VTN时，则带有接收输入电压VIN的栅极的第五晶体管Q5导通，另外如果作为反相器D1输出端的第三节点B3的电势下降，则带有连接到第三节点B3的栅极的第七晶体管Q7截止，因此，第一节点B1的电势下降到地电平GND。
当输入电压VIN变得不低于电压电平VINT-|VTP|时(其中VTP为P沟道MOS场效应管的阈值电压)，则带有接收输入电压VIN的栅极的第六晶体管Q6截止，另外如果作为反相器D1输出端的第三节点B3的电势下降到地电平GND，则栅极连接到第三节点B3的第八晶体管Q8导通，因此第二节点B2的电势下降到接近电压电平|VTP|。由于第二节点B2(或第三晶体管Q3的栅极)与带有比地电平GND低的低电源电压电平VBB的低电源电压线VBB相导通，则用于下拉第二节点B2(或第三晶体管Q3的栅极)的电势的第八晶体管Q8的驱动能力比第一实施例中的强。第三晶体管Q3变到截止状态的转移时间变短，从而输出电压VOUT上升的时间缩短了。
当第一节点B1的电压电平(或电势)不高于电压电平VINT-VTP时，则第一晶体管Q1导通，而第三晶体管Q3保持为导通状态，因此输出电压VOUT逐步上升。
当输出电压VOUT不低于电压电平VBB+VTN时，第四晶体管Q4导通，因此第二节点B2的电压电平下降到电压电平VBB。结果，第三和第八晶体管Q3和Q8截止。这时，输出电压VOUT上升到电压电平VPP且第二晶体管Q2截止，而第一和第五晶体管Q1和Q5保持为导通状态。
接着下面说明输出电压VOUT的下降操作。
当输入电压VIN处于电压电平VINT，则位于反相器D1输出端的第三节点B3的电压电平为地电平GND，而第一节点B1的电压电平为地电平GND，第二节点B2的电压电平为VBB，输出端VOUT的电压电平为VPP。晶体管Q2、Q3、Q6、Q7和Q8截止，而其余晶体管Q1、Q4和Q5导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从电压电平VINT下降到地电平GND时，第三节点B3的电势从地电平GND上升到电压电平VINT。
当输入电压VIN变得不高于电压电平VINT-|VTP|时，则带有接收输入电压VIN的栅极的第六晶体管Q6导通，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则带有连接到第三节点B3的栅极的第八晶体管Q8截止，因此，第二节点B2的电势上升电压电平VINT。
当输入电压VIN变得不高于电压电平VTN时，则带有接收输入VIN的栅极的第五晶体管Q5截止，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则栅极连接到第三节点B3的第七晶体管Q7导通，因此第一节点B1的电势上升到接近电压电平VINT-VTN。由于第一节点B1(或第一晶体管Q1的栅极)导通到带有比内部电源电压电平VINT高的高电源电压VPP的高电源电压线VPP上，则用于提升第一节点B1(或第一晶体管Q1的栅极)的电势的第七晶体管Q7的驱动能力比第一实施例中的强。第一晶体管Q1变为导通状态的转移时间缩短了，因此输出电压VOUT下降的时间也缩短了。
当第二节点B2的电压电平(或电势)不低于电压电平VBB+VTN时，则第三晶体管Q3导通。
当输出电压VOUT不高于电压电平VPP-|VTP|时，第二晶体管Q2导通，因此第一节点B1的电压电平上升到电压电平VPP。结果，第一和第七晶体管Q1和Q7截止。这时，输出电压VOUT下降到电压电平VBB且第四晶体管Q4截止，而第三和第六晶体管Q3和Q6保持为导通状态。
在上述图6所示的新型电平转换器电路中，位于驱动器部分的第一晶体管Q1的栅极由位于输入部分且带有接收输入电压VIN的栅极的单个晶体管Q5所驱动，而位于驱动器部分的第三晶体管Q3的栅极由位于输入部分且带有接收输入电压VIN的栅极的单个晶体管Q6所驱动，因此，位于输入部分用于驱动位于驱动器部分的晶体管的栅极的晶体管的驱动能力得到提高，这使得该电平转换器电路可以以高速度进行输出电压电平转换操作。第三实施例
下面参照图7说明本发明的第三实施例。图7为说明一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。
这种新型电平转换器包括一个输入部分和一个驱动器部分。在输入部分有一个输入输入电压VIN的输入端，而在驱动器部分有一个输出输出电压VOUT的输出端。输入部分与驱动器部分之间通过第一、第二节点B1和B2相连接。在输入部分有一个偏置于内部电源电压VINT与地电平GND之间的输入逻辑门。在驱动器部分有一个偏置于一个高于内部电源电压VINT的高电源电压VPP与一个低于地电平GND的低电源电压之间的驱动器电路。这种新型的电平转换器电路把内部逻辑电平，例如，高电平：内部电源电压VINT，及低电平：地电平GND转换为高电源电压VPP和低电源电压VBB。
这种新型电平转换器电路中的驱动器部分的电路结构与上述的传统电平转换器电路的驱动器部分相同。即该新型电平转换器电路的驱动器部分中包括第一第二P沟道MOS场效应管Q1和Q2及第三和第四N沟道MOS场效应管Q3和Q4。第一P沟道MOS场效应管Q1串联于一条带有高电源电压VPP的高电源电压线路VPP与输出端VOUT之间。第一P沟道MOS场效应管Q1的衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第一P沟道MOS场效应管Q1的栅极连接到第一节点B1。第三N沟道MOS场效应管Q3串联于一条带有低电源电压VBB的低电源电压线路VBB与输出端VOUT之间。该第三N沟道MOS场效应管Q3的一个衬底电连接到该低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第三N沟道MOS场效应管Q3的一个栅极连接到第二节点B2上。第二P沟道MOS场效应管Q2串联于带有高电源电压VPP的高电源电压线路VPP与第一节点B1之间。第二P沟道MOS场效应管Q2的一个衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第二P沟道MOS场效应管Q2的栅极连接到输出端VOUT。第四N沟道MOS场效应管Q4串联于带有低电源电压VBB的低电源电压线路VBB与第二节点B2之间。第四N沟道MOS场效应管Q4的衬底电连接到低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第四N沟道MOS场效应管Q4的栅极连接到输出端VOUT。
该新型电平转换器电路的输入部分中包括：一个反相器D1，第五和第七N沟道MOS场效应管Q5和Q7，以及第六和第八P沟道MOS场效应管Q6和Q8。反相器D1具有一个连接到输入端VIN的输入端和一个连接到第三节点B3的输出端。第五N沟道MOS场效应管Q5串联于第一节点B1与带有地电压GND的地线GND之间。第五N沟道MOS场效应管Q5的衬底连接到地线GND上，这样该衬底上带有地电压GND。第五N沟道MOS场效应管Q5的栅极连接到输入端VIN。第六P沟道MOS场效应管Q6串联于第二节点B2与带有内部电源电压VINT的一个内部电源电压线VINT之间。第六P沟道MOS场效应管Q6的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第六P沟道MOS场效应管Q6的栅极连接到输入端VIN。第七N沟道MOS场效应管Q7串联于第一节点B1第三节点B3之间。第七N沟道MOS场效应管Q7的衬底连接到地线GND上，这样该衬底上带有地电压GND。第七N沟道MOS场效应管Q7的栅极连接到内部电源电压线VINT上。第八P沟道MOS场效应管Q8串联于第二节点B2与第三节点B3之间。第八P沟道MOS场效应管Q8的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第八P沟道MOS场效应管Q8的栅极连接到地线GND上。第五和第七N沟道MOS场效应管Q5和Q7串联于第三节点B3与地线GND之间。第六和第八P沟道MOS场效应管也串联于内部电源电压线VINT与第三节点B3之间。
与传统电平转换电路相比较，该新型电平转换器电路和晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸分别与传统电平转换器电路中的晶体管Q1、Q2、Q3、Q4、Q5和Q6的尺寸相同。其余晶体管Q7和Q8的尺寸分别与晶体管Q5和Q6的尺寸相同或比其小。反相器D1具有能够驱动晶体管Q7和Q8的尺寸。
上述图7所示的新型电平转换器电路的时序波形与图5所示电路的波形无本质的改变。
下面首先说明输出电压VOUT的上升操作。
当输入电压VIN处于地电平GND，则位于反相器D1输出端的第三节点B3的电压电平为VINT，而第一节点B1的电压电平为VPP，第二节点B2的电压电平为VINT，输出端VOUT的电压电平为VBB。晶体管Q1、Q5、Q7、和Q4截止，而其余晶体管Q6、Q2、Q8和Q3导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从地电平GND上升到电压电平VINT时，第三节点B3的电势从电压电平VINT下降到地电平GND。
当输入电压VIN变得不低于对应于N沟道MOS场效应管阈值电压的电压电平VTN时，则带有接收输入电压VIN的栅极的第五晶体管Q5导通，另外如果作为反相器D1输出端的第三节点B3的电势下降到地电平GND，则带有连接到第三节点B3的栅极的第七晶体管Q7导通，因此，第一节点B1的电势下降到地电平GND。
当输入电压VIN变得不低于电压电平VINT-|VTP|时(其中VTP为P沟道MOS场效应管的阈值电压)，则带有接收输入电压VIN的栅极的第六晶体管Q6截止，另外如果作为反相器D1输出端的第三节点B3的电势下降到地电平GND，则栅极连接到第三节点B3的第八晶体管Q8导通，因此第二节点B2的电势下降到接近电压电平|VTP|。由于此时第八晶体管Q8的源极与漏极的电压(或者第二节点B2与地电线GND的电压)下降了，则第八晶体管Q8的驱动能力随之下降，因此第二节点B2的电压电平逐步下降。
当第一节点B1的电压电平(或电势)不高于电压电平VINT-VTP时，则第一晶体管Q1导通，而第三晶体管Q3保持为导通状态，因此输出电压VOUT逐步上升。
当输出电压VOUT不低于电压电平VBB+VTN时，第四晶体管Q4导通，因此第二节点B2的电压电平下降到电压电平VBB。结果，第三和第八晶体管Q3和Q8截止。这时，输出电压VOUT上升到电压电平VPP且第二晶体管Q2截止，而第一和第五晶体管Q1和Q5保持为导通状态。
接着下面说明输出电压VOUT的下降操作。
当输入电压VIN处于电压电平VINT，则位于反相器D1输出端的第三节点B3的电压电平为地电平GND，而第一节点B1的电压电平为地电平GND，第二节点B2的电压电平为VBB，输出端VOUT的电压电平为VPP。晶体管Q2、Q3、Q6和Q8截止，而其余晶体管Q1、Q4、Q5和Q7导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN从电压电平VINT下降到地电平GND时，第三节点B3的电势从地电平GND上升到电压电平VINT。
当输入电压VIN变得不高于电压电平VINT-|VTP|时，则带有接收输入电压VIN的栅极的第六晶体管Q6导通，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则连接到第三节点B3的第八晶体管Q8导通，因此，第二节点B2的电势上升电压电平VINT。
当输入电压VIN变得不高于电压电平VTN时，则带有接收输入VIN的栅极的第五晶体管Q5截止，另外如果作为反相器D1输出端的第三节点B3的电势上升到电压电平VINT，则连接到第三节点B3的第七晶体管Q7导通，因此第一节点B1的电势下降到接近电压电平VINT-VTN。由于此时第七晶体管Q7的源极与漏极的电压(或者第一节点B1与第三节点B3的电压)下降了，则第七晶体管Q7的驱动能力随之下降，因此第一节点B1的电压电平逐步上升。
当第二节点B2的电压电平(或电势)不低于电压电平VBB+VTN时，则第三晶体管Q3导通。
当输出电压VOUT不高于电压电平VPP-|VTP|时，第二晶体管Q2导通，因此第一节点B1的电压电平上升到电压电平VPP。结果，第一和第七晶体管Q1和Q7截止。这时，输出电压VOUT下降到电压电平VBB且第四晶体管Q4截止，而第三和第六晶体管Q3和Q6保持为导通状态。
在上述图7所示的新型电平转换器电路的电压上升操作中，第一节点B1的电势或电压电平由平行操作第五第七晶体管Q5和Q7来升高。结果，第一节点B1变到地电平GND的转移时间缩短了，且第一晶体管Q1的电流驱动能力提高了，因此相对于第一实施例来说输出电压VOUT的上升时间缩短了。
在上述图7所示的新型电平转换器电路的电压下降操作中，第二节点B2的电势或电压电平被第六和第八晶体管Q6和Q8并行操作来上升。因此，第二节点B2变到内部电源电压电平VINT的转移时间缩短了，而且第三晶体管Q3的电流驱动能力提高了，因此对于第一实施例来说，输出电压VOUT的下降时间缩短了。第四实施例
下面参照图8说明本发明的第四实施例。图8为说明一种能以高速度进行逻辑电压电平转换操作的新型电平转换器电路的电路图。下面将详细说明这种新电平转换器电路的电路结构。
这种新型电平转换器包括一个输入部分和一个驱动器部分。在输入部分有一个输入输入电压VIN的输入端，而在驱动器部分有一个输出输出电压VOUT的输出端。输入部分与驱动器部分之间通过第一、第二节点B1和B2相连接。在输入部分有一个偏置于内部电源电压VINT与地电平GND之间的输入逻辑门。在驱动器部分有一个偏置于一个高于内部电源电压VINT的高电源电压VPP与一个低于地电平GND的低电源电压之间的驱动器电路。这种新型的电平转换器电路把内部逻辑电平，例如，高电平：内部电源电压VINT，及低电平：地电平GND转换为高电源电压VPP和低电源电压VBB。
这种新型电平转换器电路中的驱动器部分的电路结构与上述的传统电平转换器电路的驱动器部分相同。即该新型电平转换器电路的驱动器部分中包括第一第二P沟道MOS效应管Q1和Q2及第三和第四N沟道MOS场效应管Q3和Q4。第一P沟道MOS场效应管Q1串联于一条带有高电源电压VPP的高电源电压线路VPP与输出端VOUT之间。第一P沟道MOS场效应管Q1的衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第一P沟道MOS场效应管Q1的栅极连接到第一节点B1。第三N沟道MOS场效应管Q3串联于一条带有低电源电压VBB的低电源电压线路VBB与输出端VOUT之间。该第三N沟道MOS场效应管Q3的一个衬底电连接到该低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第三N沟道MOS场效应管Q3的一个栅极连接到第二节点B2上。第二P沟道MOS场效应管Q2串联于带有高电源电压VPP的高电源电压线路VPP与第一节点B1之间。第二P沟道MOS场效应管Q2的一个衬底电连接到高电源电压线路VPP上，这样该衬底上就带有高电源电压VPP。第二P沟道MOS场效应管Q2的栅极连接到输出端VOUT。第四N沟道MOS场效应管Q4串联于带有低电源电压VBB的低电源电压线路VBB与第二节点B2之间。第四N沟道MOS场效应管Q4的衬底电连接到低电源电压线路VBB上，这样该衬底上就带有低电源电压VBB。第四N沟道MOS场效应管Q4的栅极连接到输出端VOUT。
该新型电平转换器电路的输入部分中包括：第五、第十一、第十二N沟道MOS场效应管Q5、Q11及Q12，以及第六、第九和第十P沟道MOS场效应管Q6、Q9和Q10。第五N沟道MOS场效应管Q5串联于第一节点B1与带有地电压GND的地线GND上之间。第五N沟道MOS场效应管Q5的衬底连接到地线GND上，这样该衬底上带有地电压GND。第五N沟道MOS场效应管Q5的栅极连接到输入端VIN。第六P沟道MOS场效应管Q6串联于第二节点B2与带有内部电源电压VINT的一个内部电源电压线VINT之间。第六P沟道MOS场效应管Q6的衬底连接到内部电源电压线VINT上，这样该衬底上带有内部电源电压VINT。第六P沟道MOS场效应管Q6的栅极连接到输入端VIN。第九和第十P沟道MOS场效应管Q9和Q10串联于第一节点B1与内部电源电压线VINT之间，使得第九P沟道MOS场效应管Q9连接到内部电源电压线VINT，而第十P沟道MOS场效应管Q10连接到第一节点B1。第九P沟道MOS场效应管Q9的衬底连接到内部电源电压线VINT，使得该衬底上带有内部电源电压VINT。第十P沟道MOS场效应管Q10也连接到内部电源电压线VINT上，使得该衬底上带有内部电源电压VINT。第九P沟道MOS场效应管Q9的栅极连接到第十P沟道MOS场效应管Q10上。第十P沟道MOS场效应管Q10的栅极连接到输入端VIN上。第十一和第十二N沟道MOS场效应管Q11和Q12串联于第二节点B2与地线GND之间，使得第十一N沟道MOS场效应管Q11连接到地线GND而第十二N沟道MOS场效应管Q12连接到第二节点B2。第十一N沟道MOS场效应管Q11的衬底连接到地线GND，使得该衬底上带有地电压GND。第十二N沟道MOS场效应管Q12的衬底连接到地线GND上，使得该衬底上带有地电压GND。第十一N沟道MOS场效应管Q11的栅极连接到第十二N沟道MOS场效应管Q12上。第十二N沟道MOS场效应管Q12的栅极连接到输入端VIN上。
第九和第十晶体管Q9和Q10的尺寸与第六晶体管Q6的尺寸相同。第十一和第十二晶体管Q11和Q12的尺寸与第五晶体管Q5的尺寸相同。
下面首先说明输出电压VOUT的上升操作。
当输入电压VIN处于地电平GND，则第一节点B1的电压电平为VPP，而第二节点B2的电压电平为VINT，输出端VOUT的电压电平为VBB。晶体管Q1、Q5、Q4和Q12截止，而其余晶体管Q6、Q10、Q2和Q3导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN变得不低于N沟道MOS场效应管阈值电压的电压电平时，则带有接收输入电压VIN的栅极的第五晶体管Q5导通，因此第一节点B1的电势下降到地电平GND，当输入电压VIN变成内部电源电压时，则第一节点B1的电势变得不高于电压电平VINT+|VTP|(其中VTP为P沟道MOS场效应管的阈值电压，因此带有接收输入电压VIN的栅极的第十晶体管Q10截止。
当输入电压VIN变得不高于电压电平VINT-|VTP|(其中VTP为P沟道MOS场效应管的阈值电压)，则带有接收输入电压VIN的栅极的第六晶体管Q6截止。如果输入电压VIN变为电压电平VINT，则带有连接到输入端VIN的栅极的第十二晶体管Q12导通，因此第二节点B2的电势下降到接近于电压电平|VTN|。由于这时第十二晶体管Q12的源极与漏极的电压下降，则第十二晶体管的驱动能力下降，因此第二节点B2的电势或电压电平逐步下降。
当第一节点B1的电压电平(或电势)不高于电压电平VINT-|VTP|时，则第一晶体管Q1导通，而第三晶体管Q3保持为导通状态，因此输出电压VOUT逐步上升。
当输出电压VOUT不低于电压电平VBB+VTN时，第四晶体管Q4导通，因此第二节点B2的电压电平下降到电压电平VBB。结果，第三晶体管Q3截止。这时，输出电压VOUT上升到电压电平VPP且第二和第十晶体管Q2和Q10截止，而第一和第五晶体管Q1和Q5保持为导通状态。
接着下面说明输出电压VOUT的下降操作。
当输入电压VIN处于电压电平VINT，而第一节点B1的电压电平为地电平GND，第二节点B2的电压电平为VBB，输出端VOUT的电压电平为VPP。晶体管Q2、Q3、Q6和Q10截止，而其余晶体管Q1、Q4、Q5和Q12导通，因此各个节点就被连接到各电源电压上。
当输入电压VIN变得不高于电压电平VINT-|VTP|时，则带有接收输入电压VIN的栅极的第六晶体管Q6导通，因此第二节点B2的电势上升到电压电平VINT。当输入电压变为电平GND，且第二节点B2的电势变为不低于电压电平GND-VTN时，则第十二晶体管Q12截止。
当输入电压VIN变得不高于电压电平VTN时，带有接收输入VIN的栅极的第五晶体管Q5截止，而且如果输入电压VIN变为地电平GND，则栅极连接到输入端VIN的第十晶体管Q10导通，因此第一节点B1的电势上升到接近于电压电平VINT-|VTN|。由于这时第十晶体管Q10的源极和漏极的电压下降，则第十晶体管Q10的驱动能力下降，因此第一节点B1的电势或电压电平逐步上升。
当第二节点B2的电压电平(或电势)不低于电压电平VBB+VTN时，则第三晶体管Q3导通。
当输出电压VOUT不高于电压电平VPP-|VTP|时，第二晶体管Q2导通，因此第一节点B1的电压电平上升到电压电平VPP。结果，第一晶体管Q1截止。这时，输出电压VOUT下降到电压电平VBB且第四和第十二晶体管Q4和Q12截止，而第三和第六晶体管Q3和Q6保持为导通状态。
在上述图8所示的新型电平转换器电路中，第九晶体管Q9用于防止高电源电压线VPP与内部电源电压线VINT相导通。另外，第十一晶体管Q11用于防止地线GND与低电源电压线VBB相导通。结果，位于驱动器部分的第一晶体管Q1的栅极由包括第五和第十晶体管Q5和Q10的CMOS反相器电路所控制或驱动。位于驱动器部分的第三晶体管Q3的栅极由另一个包括第六和第十二晶体管Q6和Q12的CMOS反相器电路所控制或驱动。这种电路结构使得可以以高速度改变第一和第二节点B1和B2的电势，因此本实施例的电平转换器电路能够执行高速度的电压电平转换操作。
对于专业人士还可对本发明作一些显而易见的改动，因此应当知道本发明的范围不以说明书中所述的实施例为限，而权利要求书中则涵盖了所有落入本发明的精神和范围内的所有对本发明的改动。

Claims (12)

1、一种用于把一组原来的逻辑电平转换为另一组不同于所述原来的电压电平的转换后的电压电平的电压电平转换器电路，其特征在于其包括一个驱动器部分和一个连接到所述驱动器部分的输入部分，所述的驱动器部分带有一个输出输出信号的输出端，所述的输入部分带有一个输入输入信号的输入端，所述驱动器部分有选择地向所述输出端提供其中一个所述的转换后的电压电平，所述输入部分根据输入信号控制所述驱动器部分有选择地向所述输出端提供其中一个所述转换后的电压电平；
其中位于所述驱动器部分且直接连接到所述输出端的驱动器部分的晶体管的栅极被连接到位于所述输入部分且栅极直接到所述输入端的输入部分晶体管上，使得所述驱动器部分晶体管的栅极可以直接被所述输入部分晶体管所驱动。
2、如权利要求1所述的电压电平转换器电路，其特征是所述转换后的电压电平的高电平比所述原来的电压电平的高电平高，且所述转换后的电压电平的低电平比所述原来的电压电平的低电平低。
3、如权利要求1所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
串联于分别带有高电压电平和原来的低电压电平的高电压线和低电压线之间晶体管，且该晶体管的栅极连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的驱动器部分晶体管的栅极。
4、如权利要求1所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
第一组串联于分别带有高的转换后电压电平和原来的低电压电平的高电压线和低电压线之间的晶体管，且该晶体管的栅极被连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的其中一个驱动器部分晶体管的栅极。
第二组串联于分别带有原来的高电压电平和低的转换后电压电平的高电压线和低电压线之间的晶体管，且该晶体管的栅极被连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的另一个驱动器部分晶体管的栅极。
5、如权利要求1所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
第一组串联于带有原来的低电压电平的低电压线和所述反相器输出端之间的晶体管且该晶体管的栅极连接到所述输入端和带有原来的高电压电平的高电压线路上，并且该晶体管驱动位于所述驱动器部分的其中一个驱动器部分晶体管的栅极；
第二组串联于带有原来的高电压电平的低电压线和所述反相器输出端之间的晶体管且该晶体管的栅极连接到所述输入端和带有原来的低电压电平的低电压线上，并且该晶体管驱动位于所述驱动器部分的另一个驱动器部分晶体管的栅极。
6、如权利要求1所述的电压电平转换器电路，其特征是所述输入部分包括：
一个第一CMOS反相器位于带有原来的低电压电平的低电压线和连接到带有原来的高电压的高电压线之间，且所述第一CMOS反相器上带有连接到所述输入端的栅极，并且所述第一CMDOS反相器驱动位于所述驱动器部分的其中一个所述驱动器晶体管的栅极；
一个第二CMOS反相器位于带有原来的高电压电平的高电压线和连接到带有原来的低电压的低电压线之间，且所述第二CMOS反相器上带有连接到所述输入端的栅极，并且所述第二CMDOS反相器驱动位于所述驱动器部分的其中一个所述驱动器晶体管的栅极；
7、一种包含于一个把一组原来的逻辑电平转换为另一组不同于所述电压电平的另一组转换后的电压电平的电压电平转换器电路中且连接到驱动器部分的输入部分的电路系统，其特征在于其中所述驱动器部分带有一个输出输出信号的输出端，所述的输入部分带有一个输入输入信号的输入端，所述驱动器部分有选择地向所述输出端提供其中一个所述的转换后的电压电平，所述输入部分根据输入信号控制所述驱动器部分有选择地向所述输出端提供其中一个所述转换后的电压电平；
其中位于所述驱动器部分且被直接连接到所述输出端的驱动器部分的晶体管的栅极被连接到位于所述输入部分且栅极直接到所述输入端上的输入部分晶体管上，使得所述驱动器部分晶体管的栅极直接被所述输入部分晶体管所驱动。
8、如权利要求7所述的电路系统，其特征是所述转换后的电压电平的高电平比所述原来的电压电平的高电平高，且所述转换后的电压电平的低电平比所述原来的电压电平的低电平低。
9、如权利要求7所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
串联于分别带有高电压电平和原来的低电压电平的高电压线和低电压线之间晶体管，且该晶体管的栅极连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的驱动器部分晶体管的栅极。
10、如权利要求7所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
第一组串联于分别带有高的转换后电压电平和原来的低电压电平的高电压线和低电压线之间的晶体管，且该晶体管的栅极被连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的其中一个驱动器部分晶体管的栅极；
第二组串联于分别带有原来的高电压电平和低的转换后电压电平的高电压线和低电压线之间的晶体管，且该晶体管的栅极被连接到所述输入端和所述反相器的输出端，并且所述晶体管驱动位于所述驱动器部分的另一个驱动器部分晶体管的栅极。
11、如权利要求7所述的电压电平转换器电路，其特征是所述输入部分包括：
一个带有连接到所述输入端的输入端的反相器；
第一组串联于带有原来的低电压电平的低电压线和所述反相器输出端之间的晶体管且该晶体管的栅极连接到所述输入端和带有原来的高电压电平的高电压线上，并且该晶体管驱动位于所述驱动器部分的其中一个驱动器部分晶体管的栅极；
第二组串联于带有原来的高电压电平的低电压线和所述反相器输出端之间的晶体管且该晶体管的栅极连接到所述输入端和带有原来的低电压电平的低电压线上，并且该晶体管驱动位于所述驱动器部分的另一个驱动器部分晶体管的栅极。
12、如权利要求7所述的电压电平转换器电路，其特征是所述输入部分包括：
一个第一CMOS反相器位于带有原来的低电压电平的低电压线和连接到带有原来的高电压的高电压线之间，且所述第一CMOS反相器上带有连接到所述输入端的栅极，并且所述第一CMDOS反相器驱动位于所述驱动器部分的其中一个所述驱动器晶体管的栅极；
一个第二CMOS反相器位于带有原来的高电压电平的高电压线和连接到带有原来的低电压的低电压线之间，且所述第二CMOS反相器上带有连接到所述输入端的栅极，并且所述第二CMDOS反相器驱动位于所述驱动器部分的其中一个所述驱动器晶体管的栅极；
CN98101926A 1997-05-16 1998-05-18 电平转换器电路 Expired - Fee Related CN1114994C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143319/1997 1997-05-16
JP09143319A JP3123463B2 (ja) 1997-05-16 1997-05-16 レベル変換回路

Publications (2)

Publication Number Publication Date
CN1202764A true CN1202764A (zh) 1998-12-23
CN1114994C CN1114994C (zh) 2003-07-16

Family

ID=15336024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101926A Expired - Fee Related CN1114994C (zh) 1997-05-16 1998-05-18 电平转换器电路

Country Status (3)

Country Link
US (1) US6066975A (zh)
JP (1) JP3123463B2 (zh)
CN (1) CN1114994C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930666B2 (en) 2000-11-22 2005-08-16 Hitachi, Ltd. Display device having an improved voltage level converter circuit
CN101383609B (zh) * 2007-09-07 2011-03-23 东部高科股份有限公司 电压电平移位器电路
CN104505118A (zh) * 2014-12-18 2015-04-08 西安华芯半导体有限公司 一种用于高速dram中的电平转换器
CN105811962A (zh) * 2010-10-08 2016-07-27 台湾积体电路制造股份有限公司 电压电平移位器
CN106681414A (zh) * 2015-11-10 2017-05-17 台湾积体电路制造股份有限公司 位准转换电路及转换电压位准的方法
CN112383298A (zh) * 2021-01-18 2021-02-19 灿芯半导体(上海)有限公司 一种ddr发送电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138104A (ja) * 1998-08-26 2000-05-16 Yazaki Corp 回路保護素子の検査構造
JP3680594B2 (ja) * 1998-11-10 2005-08-10 株式会社日立製作所 半導体集積回路
JP2001053598A (ja) * 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
US6384643B1 (en) * 1999-12-16 2002-05-07 Texas Instruments Incorporated Temperature and process compensated LDMOS drain-source voltage
DE60117102T2 (de) * 2000-03-27 2006-08-10 Kabushiki Kaisha Toshiba, Kawasaki Pegelumsetzer
JP2003060495A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体集積回路
JP3410084B2 (ja) * 2001-09-20 2003-05-26 沖電気工業株式会社 電圧トランスレータ
JP3532181B2 (ja) * 2001-11-21 2004-05-31 沖電気工業株式会社 電圧トランスレータ
JP3865689B2 (ja) * 2002-01-15 2007-01-10 松下電器産業株式会社 レベルシフト回路
US7006389B2 (en) * 2003-12-12 2006-02-28 Micron Technology, Inc. Voltage translator for multiple voltage operations
TWI229499B (en) * 2003-10-01 2005-03-11 Toppoly Optoelectronics Corp Voltage level shifting circuit
US7768322B2 (en) * 2004-10-12 2010-08-03 Nxp B.V. Low voltage, high-speed output-stage for laser or modulator driving
US7345510B1 (en) * 2006-08-31 2008-03-18 Ati Technologies Inc. Method and apparatus for generating a reference signal and generating a scaled output signal based on an input signal
KR100768240B1 (ko) * 2006-09-19 2007-10-17 삼성에스디아이 주식회사 전압 레벨 변환 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891680A (ja) * 1981-11-26 1983-05-31 Fujitsu Ltd 半導体装置
JPH082019B2 (ja) * 1989-09-13 1996-01-10 株式会社東芝 レベル変換回路
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
JP2567172B2 (ja) * 1992-01-09 1996-12-25 株式会社東芝 半導体回路の出力段に配置される出力回路
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JP3623004B2 (ja) * 1994-03-30 2005-02-23 松下電器産業株式会社 電圧レベル変換回路
US5493245A (en) * 1995-01-04 1996-02-20 United Microelectronics Corp. Low power high speed level shift circuit
JPH09200035A (ja) * 1996-01-17 1997-07-31 Sharp Corp レベル変換回路
US5781026A (en) * 1996-03-28 1998-07-14 Industrial Technology Research Institute CMOS level shifter with steady-state and transient drivers

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930666B2 (en) 2000-11-22 2005-08-16 Hitachi, Ltd. Display device having an improved voltage level converter circuit
US7545357B2 (en) 2000-11-22 2009-06-09 Hitachi, Ltd. Display device having an improved voltage level converter circuit
CN101383609B (zh) * 2007-09-07 2011-03-23 东部高科股份有限公司 电压电平移位器电路
CN105811962A (zh) * 2010-10-08 2016-07-27 台湾积体电路制造股份有限公司 电压电平移位器
CN105811962B (zh) * 2010-10-08 2019-07-19 台湾积体电路制造股份有限公司 电压电平移位器
CN104505118A (zh) * 2014-12-18 2015-04-08 西安华芯半导体有限公司 一种用于高速dram中的电平转换器
CN106681414A (zh) * 2015-11-10 2017-05-17 台湾积体电路制造股份有限公司 位准转换电路及转换电压位准的方法
CN106681414B (zh) * 2015-11-10 2019-01-22 台湾积体电路制造股份有限公司 位准转换电路及转换电压位准的方法
CN112383298A (zh) * 2021-01-18 2021-02-19 灿芯半导体(上海)有限公司 一种ddr发送电路
CN112383298B (zh) * 2021-01-18 2021-06-11 灿芯半导体(上海)股份有限公司 一种ddr发送电路

Also Published As

Publication number Publication date
JPH10322192A (ja) 1998-12-04
CN1114994C (zh) 2003-07-16
US6066975A (en) 2000-05-23
KR19980087139A (ko) 1998-12-05
JP3123463B2 (ja) 2001-01-09

Similar Documents

Publication Publication Date Title
CN1114994C (zh) 电平转换器电路
CN1734942A (zh) 具有低漏电流的电平移位器
CN1249922C (zh) 开关稳压器及应用它的lsi系统
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1300945C (zh) 带自动延迟调整功能的电平变换电路
CN1109403C (zh) 逻辑电路
CN1240178C (zh) 双极电源电压发生器及其半导体器件
CN1484368A (zh) 电源供给装置及其电源供给方法
CN1842957A (zh) 开关调节器、包括它的电源电路和辅助电池充电电路
CN1161790C (zh) 升压电路
CN1797609A (zh) 移位寄存器及其驱动方法
CN1108017A (zh) 多电压系统的输出，输入缓冲电路及双向缓冲电路
CN1773825A (zh) 开关电源
CN1941052A (zh) 驱动电路和使用该驱动电路的电子设备
CN1581656A (zh) 电源和驱动方法及其驱动电致发光显示装置的设备和方法
CN101039067A (zh) 电源控制电路、电源及其控制方法
CN1232032C (zh) 变换信号逻辑电平的电平变换电路
CN1172380A (zh) 电平移动器
CN1700571A (zh) 直流电压转换电路与相关的显示系统
CN1691479A (zh) 开关电源电路
CN1841900A (zh) 开关调节器电路
CN1825602A (zh) 半导体装置及互补型金属绝缘半导体逻辑电路
CN1305218C (zh) 半导体装置
CN1258878C (zh) 振幅变换电路
CN1233093C (zh) 驱动电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1039731

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee