KR100569603B1 - 멀티 레벨 전압 발생 회로 - Google Patents

멀티 레벨 전압 발생 회로 Download PDF

Info

Publication number
KR100569603B1
KR100569603B1 KR1020040061283A KR20040061283A KR100569603B1 KR 100569603 B1 KR100569603 B1 KR 100569603B1 KR 1020040061283 A KR1020040061283 A KR 1020040061283A KR 20040061283 A KR20040061283 A KR 20040061283A KR 100569603 B1 KR100569603 B1 KR 100569603B1
Authority
KR
South Korea
Prior art keywords
voltage
node
level
output voltage
control signal
Prior art date
Application number
KR1020040061283A
Other languages
English (en)
Other versions
KR20060012692A (ko
Inventor
안상욱
Original Assignee
신코엠 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코엠 주식회사 filed Critical 신코엠 주식회사
Priority to KR1020040061283A priority Critical patent/KR100569603B1/ko
Priority to PCT/KR2004/003458 priority patent/WO2006014045A1/en
Priority to US11/572,396 priority patent/US7589582B2/en
Publication of KR20060012692A publication Critical patent/KR20060012692A/ko
Application granted granted Critical
Publication of KR100569603B1 publication Critical patent/KR100569603B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

본 발명은 멀티 레벨 전압 발생 회로에 대하여 개시된다. 본 발명의 멀티 레벨 전압 발생 회로는 제1 및 제2 정 전압 발생 회들과 부 전압 발생 회로를 포함한다. 제1 정 전압 발생 회로는 기준 전압을 수신하여 기준 전압의 2배에 해당하는 전압 레벨을 차아징하는 제1 커패시터를 이용하여 제1 출력 전압을 발생한다. 제2 정 전압 발생 회로는 제1 출력 전압을 수신하여 기준 전압의 소정 배수에 해당하는 전압 레벨들을 차아징하는 제2 커패시터 및 제3 커패시터를 이용하여 제2 출력 전압 및 제3 출력 전압을 발생한다. 부 전압 발생 회로는 기준 전압, 제2 출력 전압 또는 제3 출력 전압을 수신하여 제2 및 제3 출력 전압의 부(-)에 해당하는 전압 레벨을 차아징하는 제4 커패시터를 이용하여 소정의 부 전압 레벨들을 갖는 제4 출력 전압을 발생한다. 본 발명의 멀티 레벨 전압 발생 회로는 제1 및 제2 정 전압 발생 회로와 부 전압 발생 회로 내부에 각각 하나의 커패시터를 내장하여 다양한 전압 레벨을 발생시킴으로써, 멀티 레벨 전압 발생 회로의 구성 요소를 최소화한다.
커패시터, 멀티 레벨 전압 발생 회로, 기준 전압, 배수

Description

멀티 레벨 전압 발생 회로{Multi-level voltage generator}
도 1은 본 발명의 일실시예에 따른 멀티 레벨 전압 발생 회로의 블락 다이어그램이다.
도 2는 도 1의 제1 정 전압 발생 회로의 회로 다이어그램이다.
도 3은 도 2의 제1 정 전압 발생 회로의 동작 타이밍 다이어그램이다.
도 4는 도 1의 제2 정 전압 발생 회로의 회로 다이어그램이다.
도 5 내지 도 8은 도 4의 제2 정 전압 발생 회로의 동작 타이밍 다이어그램들이다.
도 9는 도 1의 부 전압 발생 회로의 회로 다이어그램이다.
도 10 내지 도 13은 도 9의 부 전압 발생 회로의 동작 타이밍 다이어그램들이다.
본 발명은 전자 회로에 관한 것으로, 특히 다양한 전압 레벨들을 발생하는 멀티 레벨 전압 발생 회로에 관한 것이다.
전자 회로 장치들 중 디스플레이 장치인 액정 표시 장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과 이 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 게이트 라인들과 데이터 라인들의 교차점마다 형성된 박막 트랜지스터들과 이 박막 트랜지스터에 접속된 액정셀을 포함한다. 박막 트랜지스터의 게이트 전극은 수평 라인 단위의 게이트 라인들 중 어느 하나와 접속되고, 소스 전극은 수직 라인 단위의 데이터 라인들 중 어느 하나와 연결된다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 전압 신호를 액정셀에 공급한다.
이러한 박막 트랜지스터형 액정 표시 장치(Thin Film Transistor Liquid Crystal Display Device: 이하 'TFT-LCD'라고 칭한다)를 구동하기 위하여, 박막 트랜지스터의 게이트 라인들을 구동하는 게이트 드라이버와 박막 트랜지스터의 소스 라인들을 구동하는 소스 드라이버가 구비된다. 게이트 드라이버는 고전압을 인가하여 박막 트랜지스터를 턴온시키고 소스 드라이버는 색을 표시하기 위한 아날로그 화소 신호를 소스 라인에 인가함으로써, TFT-LCD에 화면이 디스플레이된다.
소스 드라이버는 샘플링 신호에 응답하여 디지털 화소 데이터를 순차적으로 래치하고, 래치된 화소 데이터를 아날로그 화소 신호로 변환하고, 아날로그 화소 신호를 버퍼링하여 출력한다. 특히, 소스 드라이버는 예컨대, 6 비트 화소 데이터의 모든 비트 조합에 해당되는 전압들(V1-V64) 중에서 입력되는 화소 데이터에 대응되는 전압을 화소 신호로 출력한다. 이러한 동작을 위하여 소스 드라이버는 다양 한 전압 레벨들을 전원으로 하여 구동되는 블락들로 구성된다.
이러한 게이트 드라이버나 소스 드라이버와 같은 구동 회로들은 다양한 전압 레벨들을 필요로 한다. 다양한 전압 레벨을 발생하는 멀티 레벨 전압 발생 회로가 많이 알려져 있다. 그러나, 전자 회로 장치의 소형화 경향에 맞추어 구성 요소의 수를 최소화하면서 다양한 전압 레벨을 발생하는 멀티 레벨 전압 발생 회로의 존재가 요구된다.
본 발명은 구성 요소의 갯수를 최소화한 멀티 레벨 전압 발생 회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 멀티 레벨 전압 발생 회로는 기준 전압을 수신하여 기준 전압의 2배에 해당하는 전압 레벨을 차아징하는 제1 커패시터를 이용하여 제1 출력 전압을 발생하는 제1 정 전압 발생부; 제1 출력 전압을 수신하여 기준 전압의 소정 배수에 해당하는 전압 레벨들을 차아징하는 제2 커패시터 및 제3 커패시터를 이용하여 제2 출력 전압 및 제3 출력 전압을 발생하는 제2 정 전압 발생부; 및 기준 전압, 제2 출력 전압 또는 제3 출력 전압을 수신하여 제2 및 제3 출력 전압의 부(-)에 해당하는 전압 레벨을 차아징하는 제4 커패시터를 이용하여 소정의 부 전압 레벨들을 갖는 제4 출력 전압을 발생하는 부 전압 발생부를 포함한다.
따라서, 본 발명의 멀티 레벨 전압 발생 회로는 제1 및 제2 정 전압 발생 회 로와 부 전압 발생 회로 내부에 각각 하나의 커패시터를 내장하여 다양한 전압 레벨을 발생시킴으로써, 멀티 레벨 전압 발생 회로의 구성 요소를 최소화한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 멀티 레벨 전압 발생 회로를 설명하는 블락 다이어그램이다. 이를 참조하면, 멀티 레벨 전압 발생 회로(100)는 기준 전압(Vref)을 입력하고 차아지 펌핑 방식을 이용하여 기준 전압(Vref) 레벨의 배수에 해당하는 출력 전압들(Va-Vd)을 발생한다. 멀티 레벨 전압 발생 회로(100)는 3단의 전압 발생부들(100, 200, 300)과 커패시터들(C200, C300, C400)을 포함한다.
제1 정(+) 전압 발생부(100)는 기준 전압(Vref)을 입력하여 그 출력으로 제1 출력 전압(Va)을 발생하여 커패시터(C200)에 차아징시킨다. 제2 정(+) 전압 발생부(200)는 기준 전압(Vref)과 제1 출력 전압(Va)을 입력하여 제2 출력 전압(Vb)과 제3 출력 전압(Vc)을 발생하고 제3 출력 전압(Vc)은 커패시터(C300)에 차아징시킨다. 부(-) 전압 발생부(400)는 기준 전압(Vref)과 제2 및 제3 출력 전압들(Vb, Vc)을 입력하여 제4 출력 전압(Vd)을 발생하고 커패시터(C400)에 차아징시킨다.
제1 정 전압 발생부(100)는 기준 전압(Vref)을 입력하여 2배의 기준 전압 레 벨(2*Vref)을 갖는 제1 출력 전압(Va)을 발생하고, 구체적으로 도 2에 도시되어 있다. 도 2를 참조하면, 제1 정 전압 발생부(100)는 제1 내지 제4 스위치들(S202, S204, S206, S208)과 제1 커패시터(C203)을 포함한다. 제1 스위치(S202)는 제1 제어 신호(tpre1)에 응답하여 기준 전압(Vref)을 노드 N203으로 전달한다. 노드 N203으로 전달된 기준 전압(Vref)은 제1 커패시터(C203)에 차아징된다. 제1 커패시터(C203)는 노드 207과 노드 203 사이에 연결되어 이 노드들(N203, N207)의 전압 레벨에 커플링된다. 노드 N203의 전압 레벨은 제3 제어 신호(tpass1)에 응답하는 제2 스위치(S204)를 통하여 제1 출력 전압(Va)으로 전달된다. 노드 N207은 제1 제어 신호(tpre1)에 응답하는 제3 스위치(S206)와 제2 제어 신호(tpump1)에 응답하는 제4 스위치(S208)와 연결된다. 제3 스위치(S206)는 제1 제어 신호(tpre1)에 응답하여 접지 전압(VSS) 레벨을 노드 N207로 전달한다. 제4 스위치(S208)는 제2 제어 신호(tpump1)에 응답하여 기준 전압(Vref1)을 노드 N207로 전달한다. 제3 스위치(S206)와 제4 스위치(S208)은 노드 N207로 접지 전압(VSS) 또는 기준 전압(Vref)을 전달하는 제1 레벨 전달부(210)가 된다.
도 3은 도 2의 제1 정(+) 전압 발생부(200)의 동작 타이밍 다이어그램을 설명하는 도면이다. 제1 구간을 살펴보면, 제1 제어 신호(tpre1)가 로직 하이레벨이고 제2 및 제3 제어 신호(tpump1, tpass1)가 로직 로우레벨인 동안, 노드 N207은 0V로, 노드 N203은 Vref 레벨로, 그리고 제1 출력 전압(Va)은 0V로 나타난다. 이 후, 제2 구간에서, 제1 제어 신호(tpre1)가 로직 로우레벨이고 제2 및 제3 제어 신호(tpump1, tpass1)가 로직 하이레벨인 동안, 노드 N207은 Vref 레벨로, 노드 N203 은 노드 N207의 전압 레벨에 커플링되어 Vref+△V1 레벨로, 그리고 제1 출력 전압(Va)은 노드 N203과 동일하게 Vref+△V1 레벨로 나타난다. 이러한 제1 및 제2 구간이 수차례 반복된 후, 제i 구간에서는 노드 N203과 제1 출력 전압(Va)은 2*Vref 레벨로 나타난다.
도 4는 제2 정 전압 발생 회로(300)를 설명하는 회로 다이어그램이다. 이를 참조하면, 제2 정 전압 발생 회로(300)는 제5 내지 제13 스위치들(S302, S304, S306, S308, S310, S312, S314, S316, S318)과 제2 및 제3 커패시터들(C303, C311)을 포함한다. 제5 스위치(S302)는 제4 제어 신호(tpre21)에 응답하여 제1 정 전압 발생 회로(200)에서 출력된 제1 출력 전압(Va)을 제2 출력 전압(Vb)으로 전달한다. 제2 커패시터(C303)는 제2 출력 전압(Vb)과 노드 N307 사이에 연결되어 제2 출력 전압(Vb)과 노드 N307 전압에 의해 커플링된다.
노드 N307의 전압 레벨은 제2 레벨 전달부(310)인 제6 내지 제8 스위치들(S304, S306, S308)에 의해 결정된다. 제6 스위치(S304)는 제4 제어 신호(tpre21)에 응답하여 접지 전압(VSS) 레벨을 노드 N307로 전달한다. 제7 스위치(S306)는 제5 제어 신호(tpump21a)에 응답하여 제1 출력 전압(Va)을 노드 N307로 전달한다. 제8 스위치(S308)은 제6 제어 신호(tpump21b)에 응답하여 기준 전압(Vref)을 노드 N307로 전달한다.
제2 출력 전압(Vb)은 제7 제어 신호(tpre22)에 응답하는 제9 스위치(S310)를 통해 노드 N311로 전달된다. 제3 커패시터(C311)는 노드 N311과 노드 N315 사이에 연결되고 노드 N311의 전압 레벨과 노드 N315의 전압 레벨에 의해 커플링된다. 노 드 N315의 전압 레벨은 제3 레벨 전달부(320)인 제10 및 제11 스위치들(S312, S314)에 의해 결정된다. 제10 스위치(S314)는 제7 제어 신호(tpre22)에 응답하여 접지 전압(VSS)을 노드 N315로 전달한다. 제11 스위치(S316)는 제8 제어 신호(tpump22)에 응답하여 제1 출력 전압(Va)을 노드 N315로 전달한다.
제2 출력 전압(Vb)은 제9 제어 신호(tpass21)에 응답하는 제12 스위치(S318)를 통해 제3 출력 전압(Vc)으로 전달된다. 노드 N311의 전압 레벨은 제10 제어 신호(tpass22)에 응답하는 제13 스위치(S316)를 통해 제3 출력 전압(Vc)으로 전달된다.
도 5 내지 도 8은 도 4의 제2 정 전압 발생 회로(300)의 동작 타이밍 다이어그램들을 설명하는 도면이다. 먼저, 제1 출력 전압(Va)은 2*Vref 레벨로 설정되어 있다고 가정한다.
도 5는 제2 출력 전압(Vb)이 3*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 3*Vref 레벨로 발생되는 경우를 설명한다. 제1 구간에서, 제4 제어 신호(tpre21)만이 로직 하이레벨이고 나머지 제어 신호들(tpump21b, tpump21a, …)이 로직 로우레벨인 동안, 노드 N307은 0V 레벨로, 제2 출력 전압(Vb)은 2*Vref 레벨로, 그리고 제3 출력 전압(Vc)은 0V로 나타난다. 제2 구간에서, 제4 제어 신호(trpe21)가 로직 로우레벨이고 제6 제어 신호(tpump21b)와 제9 제어 신호(tpass21)가 로직 하이레벨인 동안, 노드 N307은 2*Vref 레벨로, 제2 출력 전압(Vb)은 노드 N307의 전압 레벨에 커플링되어 2*Vref+△V1 레벨로, 그리고 제3 출력 전압(Vc)은 제2 출력 전압(Vb) 레벨과 동일하게 2*Vref+△V1 레벨로 나타난다. 제1 구간 및 제2 구간이 수차 례 반복된 후, 제j 구간에서, 제2 출력 전압(Vb)은 3*Vref 레벨로, 그리고 제3 출력 전압(Vc)도 3*Vref 레벨로 나타난다.
도 6은 제2 출력 전압(Vb)이 4*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 4*Vref 레벨로 발생되는 경우를 설명한다. 제1 구간에서, 제4 제어 신호(tpre21)만이 로직 하이레벨이고 나머지 제어 신호들(tpump21b, tpump21a, …)이 로직 로우레벨인 동안, 노드 N307은 0V 레벨로, 제2 출력 전압(Vb)은 2*Vref 레벨로, 그리고 제3 출력 전압(Vc)은 0V로 나타난다. 제2 구간에서, 제4 제어 신호(trpe21)가 로직 로우레벨이고 제5 제어 신호(tpump21a)와 제9 제어 신호(tpass21)가 로직 하이레벨인 동안, 노드 N307은 2*Vref 레벨로, 제2 출력 전압(Vb)은 노드 N307의 전압 레벨에 커플링되어 2*Vref+△V1 레벨로, 그리고 제3 출력 전압(Vc)은 제2 출력 전압(Vb) 레벨과 동일하게 2*Vref+△V1 레벨로 나타난다. 제1 구간 및 제2 구간이 수차례 반복된 후, 제k 구간에서, 제2 출력 전압(Vb)은 4*Vref 레벨로, 그리고 제3 출력 전압(Vc)도 4*Vref 레벨로 나타난다.
도 7은 제2 출력 전압(Vb)이 3*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 5*Vref 레벨로 발생되는 경우를 설명한다. 제1 구간에서, 제4 제어 신호(tpre21)가 로직 하이레벨이고 제8 제어 신호(tpump22)가 로직 하이레벨이고 제10 제어 신호(tpass22)가 로직 하이레벨이고 나머지 제어 신호들(tpump21a, tpump21b, …)이 로직 로우레벨인 동안, 노드 N307은 0V 레벨로, 노드 N315는 2*Vref 레벨로, 노드 N311은 2*Vref 레벨로, 제2 출력 전압(Vb)은 2* Vref 레벨로, 그리고 제3 출력 전압(Vc)은 2*Vref 레벨로 나타난다. 제2 구간에서, 제4 제어 신호(tpre21)가 로직 로우레벨이고 제6 제어 신호(tpump21b)가 로직 하이레벨이고 제7 제어 신호(tpre22)가 로직 하이레벨이고 제8 제어 신호(tpump22)가 로직 로우레벨이고 제10 제어 신호(tpass22)가 로직 로우레벨인 동안, 노드 N307은 Vref 레벨로, 노드 N315는 0V 레벨로, 제2 출력 전압(Vb)은 노드 N307에 커플링되어 2*Vref+△V1 레벨로, 노드 N311은 제2 출력 전압(Vb)이 전달되어 2*Vref+△V1 레벨로, 그리고 제3 출력 전압(Vc)은 2*Vref 레벨로 나타난다. 제1 구간 및 제2 구간을 수차례 반복한 후 제l구간에서, 제2 출력 전압(Vb)이 3*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 5*Vref 레벨로 나타난다.
도 8은 제2 출력 전압(Vb)이 4*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 6*Vref 레벨로 발생되는 경우를 설명한다. 제1 구간에서, 제4 제어 신호(tpre21)가 로직 하이레벨이고 제8 제어 신호(tpump22)가 로직 하이레벨이고 제10 제어 신호(tpass22)가 로직 하이레벨이고 나머지 제어 신호들(tpump21a, tpump21b, …)이 로직 로우레벨인 동안, 노드 N307은 0V 레벨로, 노드 N315는 2*Vref 레벨로, 노드 N311은 2*Vref 레벨로, 제2 출력 전압(Vb)은 2*Vref 레벨로, 그리고 제3 출력 전압(Vc)은 2*Vref 레벨로 나타난다. 제2 구간에서, 제4 제어 신호(tpre21)가 로직 로우레벨이고 제5 제어 신호(tpump21a)가 로직 하이레벨이고 제7 제어 신호(tpre22)가 로직 하이레벨이고 제8 제어 신호(tpump22)가 로직 로우레벨이고 제10 제어 신호(tpass22)가 로직 로우레벨인 동안, 노드 N307은 2*Vref 레벨로, 노드 N315는 0V 레벨로, 제2 출력 전압(Vb)은 노드 N307에 커플링되어 2*Vref+△V1 레벨로, 노드 N311은 제2 출력 전압(Vb)이 전달되어 2*Vref+△V1 레벨로, 그리고 제3 출력 전압 (Vc)은 2*Vref 레벨로 나타난다. 제1 구간 및 제2 구간을 수차례 반복한 후 제m 구간에서, 제2 출력 전압(Vb)이 4*Vref 레벨로, 그리고 제3 출력 전압(Vc)이 6*Vref 레벨로 나타난다.
도 9는 부 전압 발생 회로를 설명하는 회로 다이어그램이다. 이를 참조하면, 부 전압 발생 회로(400)는 제14 내지 제19 스위치들(S402, S404, S406, S408, S410, S412)과 제4 커패시터(C405)를 포함한다. 제14 스위치(S402)는 제11 제어 신호(tpre3a)에 응답하여 기준 전압(Vref)을 노드 N405로 전달한다. 제15 스위치(S404)는 제12 제어 신호(tpre3b)에 응답하여 접지 전압(VSS)을 노드 N405로 전달한다. 제4 커패시터(C405)는 노드 N405와 노드 N407 사이에 연결되고 노드 N405의 전압 레벨과 노드 N407의 전압 레벨에 의해 커플링된다.
노드 N407의 전압 레벨은 제16 내지 제18 스위치들(S406, S408, S410)에 의해 결정된다. 제16 스위치(S406)는 제13 제어 신호(tpre3c)에 응답하여 제3 출력 전압(Vc)을 노드 N407로 전달한다. 제17 스위치(S408)는 제14 제어 신호(tpre3d)에 응답하여 제2 출력 전압(Vb)을 노드 N407로 전달한다. 제18 스위치(S410)는 제15 제어 신호(tpump3)에 응답하여 접지 전압(VSS)을 노드 N407로 전달한다.
노드 N405의 전압 레벨은 제16 제어 신호(tpass3)에 응답하는 제19 스위치(S412)를 통해 제4 출력 전압(Vd)으로 전달된다.
도 10 내지 도 13은 도 9의 부 전압 발생 회로(400)의 동작 타이밍 다이어그램들을 설명하는 도면이다.
도 10은 제4 출력 전압(Vd)이 부(-)의 제3 출력 전압(Vc)으로 발생되는 경우 를 설명한다. 제1 구간에서, 제11 제어 신호(tpre3a)가 로직 로우레벨이고 제12 및 제13 제어 신호들(tpre3b, tpre3c)이 로직 하이레벨이고 제14 내지 제16 제어 신호들(tpre3d, tpump3, tpass3)이 로직 로우레벨인 동안, 노드 N407은 Vc 레벨로, 노드 N405는 0V 레벨로, 그리고 제4 출력 신호(Vd)는 0V 레벨로 나타난다. 제2 구간에서, 제12 및 제13 제어 신호들(tpre3b, tpre3c)이 로직 로우레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 하이레벨인 동안, 노드 N407은 0V 레벨로, 노드 N405는 노드 N407의 전압 레벨에 커플링되어 -△V1 레벨로, 그리고 제4 출력 신호(Vd)는 노드 N405 전압 레벨이 전달되어 -△V1 레벨로 나타난다. 제1 및 제2 구간을 수차례 반복한 후 제n 구간에서, 제4 출력 전압(Vd)이 부(-)의 제3 출력 전압(Vc)으로 나타난다.
도 11은 제4 출력 전압(Vd)이 부(-)의 제2 출력 전압(Vb)으로 발생되는 경우를 설명한다. 제1 구간에서, 제11 제어 신호(tpre3a)가 로직 로우레벨이고 제12 제어 신호(tpre3b)가 로직 하이레벨이고 제13 제어 신호(tpre3c)가 로직 로우레벨이고 제14 제어 신호(tpre3d)가 로직 하이레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 로우레벨인 동안, 노드 N407은 Vb 레벨로, 노드 N405는 0V 레벨로, 그리고 제4 출력 신호(Vd)는 0V 레벨로 나타난다. 제2 구간에서, 제12 및 제14 제어 신호들(tpre3b, tpre3d)이 로직 로우레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 하이레벨인 동안, 노드 N407은 0V 레벨로, 노드 N405는 노드 N407의 전압 레벨에 커플링되어 -△V1 레벨로, 그리고 제4 출력 신호(Vd)는 노드 N405 전압 레벨이 전달되어 -△V1 레벨로 나타난다. 제1 및 제2 구간을 수 차례 반복한 후 제o 구간에서, 제4 출력 전압(Vd)이 부(-)의 제2 출력 전압(Vb)으로 나타난다.
도 12는 제4 출력 전압(Vd)이 부(-)의 제3 출력 전압(Vc)에서 기준 전압(Vref)을 뺀 전압 레벨(Vc-Vref)으로 발생되는 경우를 설명한다. 제1 구간에서, 제11 제어 신호(tpre3a)가 로직 하이레벨이고 제12 제어 신호(tpre3b)가 로직 로우레벨이고 제13 제어 신호(tpre3c)가 로직 하이레벨이고 제14 제어 신호(tpre3d)가 로직 로우레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 로우레벨인 동안, 노드 N407은 Vc 레벨로, 노드 N405는 Vref 레벨로, 그리고 제4 출력 신호(Vd)는 0V 레벨로 나타난다. 제2 구간에서, 제11 및 제13 제어 신호들(tpre3a, tpre3c)이 로직 로우레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 하이레벨인 동안, 노드 N407은 0V 레벨로, 노드 N405는 노드 N407의 전압 레벨에 커플링되어 Vref-△V1 레벨로, 그리고 제4 출력 신호(Vd)는 노드 N405 전압 레벨이 전달되어 Vref-△V1 레벨로 나타난다. 제1 및 제2 구간을 수차례 반복한 후 제p 구간에서, 제4 출력 전압(Vd)이 부(-)의 제3 출력 전압(Vc)에서 기준 전압(Vref)을 뺀 전압 레벨(-|Vc-Vref|)로 나타난다.
도 13은 제4 출력 전압(Vd)이 부(-)의 제2 출력 전압(Vb)에서 기준 전압(Vref)을 뺀 전압 레벨(Vb-Vref)으로 발생되는 경우를 설명한다. 제1 구간에서, 제11 제어 신호(tpre3a)가 로직 하이레벨이고 제12 제어 신호(tpre3b)가 로직 로우레벨이고 제13 제어 신호(tpre3c)가 로직 로우레벨이고 제14 제어 신호(tpre3d)가 로직 하이레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 로우레벨인 동 안, 노드 N407은 Vb 레벨로, 노드 N405는 Vref 레벨로, 그리고 제4 출력 신호(Vd)는 0V 레벨로 나타난다. 제2 구간에서, 제11 및 제14 제어 신호들(tpre3a, tpre3d)이 로직 로우레벨이고 제15 및 제16 제어 신호들(tpump3, tpass3)이 로직 하이레벨인 동안, 노드 N407은 0V 레벨로, 노드 N405는 노드 N407의 전압 레벨에 커플링되어 Vref-△V1 레벨로, 그리고 제4 출력 신호(Vd)는 노드 N405 전압 레벨이 전달되어 Vref-△V1 레벨로 나타난다. 제1 및 제2 구간을 수차례 반복한 후 제q 구간에서, 제4 출력 전압(Vd)이 부(-)의 제2 출력 전압(Vb)에서 기준 전압(Vref)을 뺀 전압 레벨(-|Vb-Vref|)로 나타난다.
따라서, 본 발명의 멀티 레벨 전압 발생 회로는 제1 정 전압 발생 회로(200), 제2 정 전압 발생 회로(300), 그리고 부 전압 발생 회로(400) 내부에 각각 하나의 커패시터(C203, C303, C311, C405)를 내장하여, 2배의 기준 전압 레벨(2*Vref)을 갖는 제1 출력 전압(Va), 3배 또는 4배의 기준 전압 레벨(3*Vref, 4*Vref)을 갖는 제2 출력 전압(Vb), 3배, 4배, 5배 또는 6배의 기준 전압 레벨(3*Vref, 4*Vref, 5*Vref, 6*Vref)을 갖는 제3 출력 전압(Vc), 그리고 부(-)의 제3 출력 전압(Vc), 부(-)의 제2 출력 전압(Vb), 부(-)의 제3 출력 전압(Vc)에서 기준 전압(Vref)을 뺀 전압 레벨(Vc-Vref) 또는 부(-)의 제2 출력 전압(Vb)에서 기준 전압(Vref)을 뺀 전압 레벨(Vb-Vref)을 갖는 제4 출력 전압(Vd)을 다양하게 발생시킨다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 멀티 레벨 전압 발생 회로에 의하면, 제어 신호들의 조합에 의해 하나의 커패시터에 차아지되는 전압 레벨에 따라 기준 전압의 2배, 3배, 4배, 5배 또는 6배 되는 제1 내지 제3 출력 전압을 발생하고 부의 제2 출력 전압, 부의 제3 출력 전압, 부의 제2 출력 전압에서 기준 전압을 뺀 전압 레벨 또는 부의 제3 출력 전압에서 기준 전압을 뺀 전압 레벨을 갖는 제4 출력 전압을 발생한다. 즉, 하나의 커패시터를 이용하여 다양한 전압 레벨을 발생시킴으로써, 멀티 레벨 전압 발생 회로의 구성 요소를 최소화한다.

Claims (10)

  1. 기준 전압을 수신하여 상기 기준 전압의 2배에 해당하는 전압 레벨을 차아징하는 제1 커패시터를 이용하여 제1 출력 전압을 발생하는 제1 정 전압 발생부;
    상기 제1 출력 전압을 수신하여 상기 기준 전압의 소정 배수에 해당하는 전압 레벨들을 차아징하는 제2 커패시터 및 제3 커패시터를 이용하여 제2 출력 전압 및 제3 출력 전압을 발생하는 제2 정 전압 발생부; 및
    상기 기준 전압, 상기 제2 출력 전압 또는 상기 제3 출력 전압을 수신하여 상기 제2 및 제3 출력 전압의 부(-)에 해당하는 전압 레벨을 차아징하는 제4 커패시터를 이용하여 소정의 부 전압 레벨들을 갖는 제4 출력 전압을 발생하는 부 전압 발생부를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  2. 제1항에 있어서, 상기 제1 정 전압 발생 회로는
    제1 제어 신호에 응답하여 상기 기준 전압을 제1 노드로 전달하는 제1 스위치;
    상기 제1 노드와 제2 노드 사이에 연결되고 상기 제1 노드로 전달된 상기 기준 전압으로 차아징되는 상기 제1 커패시터;
    상기 제1 제어 신호 및 제2 제어 신호에 선택적으로 응답하여 상기 제2 노드로 접지 전압 또는 상기 기준 전압을 전달하는 제1 레벨 전달부; 및
    제3 제어 신호에 응답하여 상기 제1 노드의 전압 레벨을 제1 출력 전압으로 전달하는 제2 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  3. 제2항에 있어서, 상기 제1 레벨 전달부는
    상기 제1 제어 신호에 응답하여 상기 접지 전압을 상기 제2 노드로 전달하는 제3 스위치; 및
    상기 제2 제어 신호에 응답하여 상기 기준 전압을 상기 제2 노드로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  4. 제1항에 있어서, 상기 제2 정 전압 발생 회로는
    제4 제어 신호에 응답하여 상기 제1 출력 전압을 제2 출력 전압으로 전달하는 제5 스위치;
    상기 제2 출력 전압과 제3 노드 사이에 연결되어 상기 제2 출력 전압으러 차아징되는 상기 제2 커패시터;
    상기 제4, 제5 및 제6 제어 신호들에 각각 응답하여 상기 제3 노드로 접지 전압, 상기 제1 출력 전압 또는 상기 기준 전압을 전달하는 제2 레벨 전달부를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  5. 제4항에 있어서, 상기 제2 레벨 전달부는
    상기 제4 제어 신호에 응답하여 상기 접지 전압을 상기 제3 노드로 전달하는 제6 스위치; 및
    상기 제5 제어 신호에 응답하여 상기 제1 출력 전압을 상기 제3 노드로 전달하는 제7 스위치; 및
    상기 제6 제어 신호에 응답하여 상기 기준 전압을 상기 제3 노드로 전달하는 제8 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  6. 제4항에 있어서, 상기 제2 정 전압 발생 회로는
    제7 제어 신호에 응답하여 상기 제2 출력 전압을 제4 노드로 전달하는 제9 스위치;
    상기 제4 노드와 제5 노드 사이에 연결되고 상기 제4 노드로 전달된 상기 제2 출력 전압으로 차이징되는 상기 제3 커패시터;
    상기 제7 및 제8 제어 신호에 선택적으로 응답하여 상기 제5 노드로 접지 전압 또는 상기 제1 출력 전압을 전달하는 제3 레벨 전달부;
    제9 제어 신호에 응답하여 상기 제2 출력 전압을 제3 출력 전압으로 전달하는 제10 스위치; 및
    제10 제어 신호에 응답하여 상기 제4 노드의 전압 레벨을 상기 제3 출력 전압으로 전달하는 제11 스위치를 더 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  7. 제6항에 있어서, 상기 제3 레벨 전달부는
    상기 제7 제어 신호에 응답하여 상기 접지 전압을 상기 제5 노드로 전달하는 제12 스위치; 및
    상기 제8 제어 신호에 응답하여 상기 제1 출력 전압을 상기 제5 노드로 전달하는 제13 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  8. 제1항에 있어서, 상기 부 전압 발생 회로는
    제11 제어 신호에 응답하여 상기 기준 전압을 제6 노드로 전달하는 제14 스위치;
    제12 제어 신호에 응답하여 상기 접지 전압을 상기 제6 노드로 전달하는 제15 스위치;
    상기 제6 노드와 제7 노드 사이에 연결되고 상기 제6 노드로 전달되는 상기 기준 전압 또는 상기 접지 전압으로 차아징되는 상기 제4 커패시터;
    제13, 제14 및 제15 제어 신호에 선택적으로 응답하여 상기 제7 노드로 상기 제3 출력 전압, 상기 제2 출력 전압 또는 상기 접지 전압을 전달하는 제4 레벨 전달부; 및
    제16 제어 신호에 응답하여 상기 제6 노드의 전압 레벨을 제4 출력 전압으로 전달하는 제16 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  9. 제8항에 있어서, 상기 제4 레벨 전달부는
    상기 제13 제어 신호에 응답하여 상기 제3 출력 전압을 상기 제7 노드로 전달하는 제17 스위치; 및
    상기 제14 제어 신호에 응답하여 상기 제2 출력 전압을 상기 제7 노드로 전달하는 제18 스위치; 및
    상기 제15 제어 신호에 응답하여 상기 접지 전압을 상기 제7 노드로 전달하는 제19 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
  10. 제1항에 있어서 상기 멀티 레벨 전압 발생 회로는
    상기 제1 출력 전압, 상기 제2 출력 전압, 상기 제3 출력 전압 및 상기 제4 출력 전압과 접지 전압 사이에 각각 연결되는 커패시터들을 더 구비하는 것을 특징으로 하는 멀티 레벨 전압 발생 회로.
KR1020040061283A 2004-08-04 2004-08-04 멀티 레벨 전압 발생 회로 KR100569603B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040061283A KR100569603B1 (ko) 2004-08-04 2004-08-04 멀티 레벨 전압 발생 회로
PCT/KR2004/003458 WO2006014045A1 (en) 2004-08-04 2004-12-27 Multilevel voltage generator
US11/572,396 US7589582B2 (en) 2004-08-04 2004-12-27 Multi-level voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061283A KR100569603B1 (ko) 2004-08-04 2004-08-04 멀티 레벨 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20060012692A KR20060012692A (ko) 2006-02-09
KR100569603B1 true KR100569603B1 (ko) 2006-04-10

Family

ID=35787314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061283A KR100569603B1 (ko) 2004-08-04 2004-08-04 멀티 레벨 전압 발생 회로

Country Status (3)

Country Link
US (1) US7589582B2 (ko)
KR (1) KR100569603B1 (ko)
WO (1) WO2006014045A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893626B2 (en) 2007-09-07 2011-02-22 Richtek Technology Corporation Multi-color backlight control circuit and multi-color backlight control method
GB2499653B (en) * 2012-02-24 2014-01-29 Toshiba Res Europ Ltd Multilevel power supply

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861861A (en) * 1996-06-28 1999-01-19 Microchip Technology Incorporated Microcontroller chip with integrated LCD control module and switched capacitor driver circuit
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
US6236394B1 (en) 1997-03-28 2001-05-22 Seiko Epson Corporation Power supply circuit, display device, and electronic instrument
JP2001075536A (ja) * 1999-09-03 2001-03-23 Nec Corp 昇圧回路、電源回路及び液晶駆動装置
DE10050496B4 (de) * 2000-10-11 2015-04-02 Texas Instruments Deutschland Gmbh Gleichspannungswandler
JP4193462B2 (ja) * 2002-10-16 2008-12-10 日本電気株式会社 昇圧回路

Also Published As

Publication number Publication date
WO2006014045A1 (en) 2006-02-09
US7589582B2 (en) 2009-09-15
US20080303587A1 (en) 2008-12-11
KR20060012692A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
KR102437170B1 (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
US6791539B2 (en) Display, method for driving the same, and portable terminal
US6731266B1 (en) Driving device and driving method for a display device
EP1341313B1 (en) Reference voltage circuit
CN100485758C (zh) 驱动电发光面板的设备和方法
EP1335344B1 (en) Reference voltage generation method and circuit, display drive circuit and display device with gamma correction and reduced power consumption
KR100323117B1 (ko) 액정표시장치의구동회로및액정표시장치
US20070063759A1 (en) Level shift circuit, display apparatus, and portable terminal
US20090122038A1 (en) Semiconductor circuit
US20070097063A1 (en) D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit
US7692615B2 (en) Display driver, electro-optical device, and method of driving electro-optical device
US8508454B2 (en) Liquid crystal display device and method for driving the same
US7286071B1 (en) System for displaying images
US20040156246A1 (en) Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector
US20060198009A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
US6919752B2 (en) Level shifter and latch with the same built in
US5251051A (en) Circuit for driving liquid crystal panel
KR100569603B1 (ko) 멀티 레벨 전압 발생 회로
EP1552498A1 (en) Active matrix display
US8614659B2 (en) Display device
KR100608967B1 (ko) 표시 장치
JP2014059441A (ja) 液晶表示装置
JP3956980B2 (ja) 電気光学装置及び電子機器
KR200146987Y1 (ko) 교류형 플라즈마 디스플레이의 구동장치
JP2004191536A (ja) 表示装置およびその駆動方法、並びに携帯端末

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 11