KR101204569B1 - 고전압 발생기 및 고전압 발생 방법 - Google Patents

고전압 발생기 및 고전압 발생 방법 Download PDF

Info

Publication number
KR101204569B1
KR101204569B1 KR1020100122903A KR20100122903A KR101204569B1 KR 101204569 B1 KR101204569 B1 KR 101204569B1 KR 1020100122903 A KR1020100122903 A KR 1020100122903A KR 20100122903 A KR20100122903 A KR 20100122903A KR 101204569 B1 KR101204569 B1 KR 101204569B1
Authority
KR
South Korea
Prior art keywords
voltage
clock signal
positive potential
level
negative
Prior art date
Application number
KR1020100122903A
Other languages
English (en)
Other versions
KR20120061557A (ko
Inventor
유필선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100122903A priority Critical patent/KR101204569B1/ko
Priority to TW100122182A priority patent/TWI520490B/zh
Priority to US13/171,135 priority patent/US8421522B2/en
Priority to CN201110211741.0A priority patent/CN102487244B/zh
Publication of KR20120061557A publication Critical patent/KR20120061557A/ko
Application granted granted Critical
Publication of KR101204569B1 publication Critical patent/KR101204569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value

Abstract

고전압 발생기 및 고전압 발생 방법은 음전압을 차지 펌프 회로에 공급하고 클럭 더블링(doubling) 및 클럭 분할(differential)의 개념을 이용한다. 이를 통해 고전압 발생기의 차지 펌프 회로 한 단에서 상승시킬 수 있는 전압 레벨을 최초 공급되는 전압의 수 배로 증가시킴으로써 차지 펌프 회로의 단수를 효과적으로 줄이면서도 원하는 고전압을 발생 시킬 수 있다. 또한 차지 펌프 회로의 단 수가 감소함으로써 차지 펌프 회로가 차지하는 면적 및 소모 전력을 최소화할 수 있다.

Description

고전압 발생기 및 고전압 발생 방법{High voltage generator and high voltage generating method}
본 발명은 고전압 발생기에 관한 것으로, 특히 음전압을 이용하는 고전압 발생기에 관한 것이다.
불휘발성 메모리 등 반도체 메모리에서는 동작 특성상 5~20V의 높은 전압이 필요하여 이를 위해 다양한 형태의 차지 펌프 회로들을 포함하는 고전압 발생기가 개발되고 있다.
일반적으로 고전압 발생기에 사용되는 차지 펌프 회로들은 사용하는 트랜지스터의 문턱전압으로 인해 생성할 수 있는 전압 레벨에 한계가 있다. 특히 다음 단(stage)으로 갈수록 트랜지스터의 소스 전압이 증가하여, 바디 효과(body effect)로 인해 문턱전압은 더욱 높아지므로 공급 전압(supply voltage) 역시 높아야 한다. 이러한 단점을 극복하기 위해 바디 프리(body-free), 교차 커플링 차지 펌프(cross coupled charge pump) 등 개선된 형태의 차지 펌프 회로들이 개발되었으나 고전압을 생성하기 위해서는 많은 단 수가 필요하고, 이 때 사용되는 캐피시터 등 추가적인 회로 구성으로 인해 면적 및 전력 소모가 증가하는 문제점이 있다.
본 발명의 실시예는 음전압(negative bias)를 이용하고 클럭 신호를 증폭시켜 고전압 발생기의 차지 펌프 회로 한 단에서 상승시킬 수 있는 전압 레벨을 증가시킴으로써 높은 전압을 얻으면서도 차지 펌프 회로의 단 수를 최소화할 수 있다.
본 발명의 실시예에 따른 고전압 발생기는 임의의 고정된 음전압을 발생시키도록 구성된 음전압 발생 회로; 상기 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성하도록 구성된 클럭 발생 회로; 상기 클럭 신호의 양전위 레벨을 상승시키도록 구성된 클럭 증폭 회로; 및 상기 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성하도록 구성된 차지 펌프 회로를 포함한다.
상기 클럭 증폭 회로는 상기 양전위 레벨을 상승시키기 위한 캐패시터; 하이 레벨의 클럭 신호에 따라 상기 음전압을 출력단자로 전달하도록 구성된 음전압 전달 회로; 상기 하이 레벨의 클럭 신호에 따라 상기 양전위와 상기 음전위의 차이만큼 상기 캐패시터를 충전시키도록 구성된 캐피시터 충전 회로; 및 로우 레벨의 클럭 신호에 따라 상기 캐피시터에 충전된 상기 양전위와 상기 음전위의 차이만큼 양전위 레벨을 상승시켜 상기 출력단자로 전달하도록 구성된 양전위 증폭 회로를 포함한다.
상기 음전압 전달 회로는 출력 단자와 음전압 단자 사이에 접속되는 제1 스위칭 소자를 포함한다.
상기 캐피시터 충전 회로는 양전압 단자와 제1 노드 사이에 접속되는 제2 스위칭 소자; 및 제2 노드와 음전압 단자 사이에 접속되는 제3 스위칭 소자를 포함한다.
상기 양전위 증폭 회로는 양전압 단자와 제2 노드 사이에 접속되는 제4 스위칭 소자; 및 제1 노드와 상기 출력 단자 사이에 접속되는 제5 스위칭 소자를 포함한다.
상기 캐패시터는 제1 노드와 제2 노드 사이에 접속된다.
본 발명의 실시예에 따른 고전압 발생 방법은 임의의 고정된 음전압을 생성하는 단계; 상기 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성하는 단계; 상기 클럭 신호의 양전위 레벨을 상승시키는 단계; 및 상기 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성하는 단계를 포함한다.
상기 양전위 레벨을 상승시키는 단계는 하이 레벨의 클럭 신호에 따라 상기 음전압을 출력하는 단계; 상기 하이 레벨의 클럭 신호에 따라 상기 양전위와 상기 음전위의 차이만큼 캐패시터를 충전시키는 단계; 및 로우 레벨의 클럭 신호에 따라 상기 캐피시터에 충전된 상기 양전위와 상기 음전위의 차이만큼 양전위 레벨을 상승시켜 출력하는 단계를 포함한다.
본 발명의 실시예는 높은 전압을 얻으면서도 고전압 발생기의 차지 펌프 회로의 단 수를 최소화하는 효과를 가지고 있다.
즉, 본 발명의 실시예는 음전압을 차지 펌프 회로에 공급하고 클럭 더블링(doubling) 및 클럭 분할(differential)의 개념을 이용한다. 이를 통해 고전압 발생기의 차지 펌프 회로 한 단에서 상승시킬 수 있는 전압 레벨을 최초 공급되는 전압의 수 배로 증가시킴으로써 차지 펌프 회로의 단수를 효과적으로 줄이면서도 원하는 고전압을 발생시킬 수 있다. 또한 차지 펌프 회로의 단 수가 감소함으로써 차지 펌프 회로가 차지하는 면적 및 소모 전력을 최소화할 수 있다.
본 발명의 실시예는 고접압을 발생시키는 회로를 사용하는 모든 반도체 메모리 분야에 활용 가능하다.
도 1은 본 발명의 실시예에 따른 고전압 발생기를 설명하는 블록도이다.
도 2는 도 1의 클럭 증폭 회로의 세부 구성을 설명하는 회로도이다.
도 3은 도 1의 차지 펌프 회로의 세부 구성을 설명하는 회로도이다.
도 4는 본 발명의 실시예에 따른 고전압 발생 방법을 설명하는 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 본 발명의 실시예에 따른 고전압 발생기를 설명하는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 고전압 발생기는 음전압 발생 회로(110), 클럭 발생 회로(120), 클럭 증폭 회로(130), 및 차지 펌프 회로(140)를 포함한다.
음전압 발생회로(110)는 임의의 고정된 음전압을 발생시키도록 구성된다. 발생된 음전압은 클럭 발생 회로(120)로 인가된다.
클럭 발생 회로(120)는 음전압 발생 회로(110)로부터 발생된 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성하도록 구성된다. 예를 들면, 하이 레벨인 경우에는 양의 전원 전압(Vcc)으로, 로우 레벨일 경우에는 음의 전원 전압(-Vcc)으로 발진하는 클럭 신호를 생성할 수 있다. 이는 클럭 발생 회로(120)의 접지 전압(gnd)이 연결되는 단자에 음전압(-Vcc)을 인가함으로써 구현될 수 있다.
클럭 증폭 회로(130)는 클럭 발생 회로(120)로부터 입력 받은 클럭 신호의 양전위 레벨을 상승시키도록 구성된다. 클럭 증폭 회로(130)는 예를 들면, 양의 전원 전압(Vcc)과 음의 전원 전압(-Vcc)을 이용하여 하이 레벨의 경우에는 3배로 증폭된 양의 전원 전압(3Vcc)으로, 로우 레벨의 경우에는 음의 전원 전압(-Vcc)으로 발진하는 클럭 신호를 생성할 수 있다. 즉, 생성된 클럭 신호의 하이 레벨 전위와 로우 레벨 전위의 차이는 4Vcc가 된다.
차지 펌프 회로(140)는 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성하도록 구성된다. 즉, 클럭 증폭 회로(140)로부터 최종 생성된 클럭 신호를 입력 받아 고전압을 생성하도록 구성된다.
도 2는 도 1의 클럭 증폭 회로의 세부 구성을 설명하는 회로도이다.
도 2를 참조하면, 클럭 증폭 회로는 캐패시터(C131), 음전압 전달 회로(131), 캐패시터 충전 회로(132, 133), 및 양전위 증폭 회로(134, 135)를 포함한다.
캐패시터(C131)는 양전위 레벨을 상승시키기 위해 이용된다. 캐패시터(C131)는 제1 노드(Node1)와 제2 노드(Node2) 사이에 접속된다.
음전압 전달 회로(131)는 클럭 발생 회로로부터 인가되는 하이 레벨의 클럭 신호(CLK)에 따라 음전압 예를 들면, 음의 전원 전압(-Vcc)을 출력단자로 전달한다.
이를 위해 음전압 전달 회로(131)는 출력 단자와 음전압 단자 사이에 접속되는 제1 스위칭 소자를 포함한다.
제1 스위칭 소자는 제1 NMOS 트랜지스터(N131)로 구현될 수 있으며, 제1 NMOS 트랜지스터(N131)는 하이 레벨의 클럭 신호(CLK)를 입력 받아 턴온 되어 음전압 단자와 출력 단자를 연결한다.
캐패시터 충전 회로(132, 133)는 하이 레벨의 클럭 신호(CLK)에 따라 양전위와 음전위의 전위 차이만큼 예를 들면, 양의 전원 전압(Vcc)과 음의 전원 전압(-Vcc)의 전압 차이인 2Vcc만큼 캐패시터(C131)를 충전시킨다.
이를 위해 캐패시터 충전 회로(132, 133)는 양전압 단자와 제1 노드(Node1) 사이에 접속되는 제2 스위칭 소자와, 제2 노드(Node2)와 음전압 단자 사이에 접속되는 제3 스위칭 소자를 포함한다.
제2 스위칭 소자는 제2 NMOS 트랜지스터(N132)로 구현될 수 있으며, 제2 NMOS 트랜지스터(N132)는 하이 레벨의 클럭 신호(CLK)를 입력받아 턴온 되어 양전압 단자와 제1 노드(Node1)을 연결시켜, 양의 전원 전압(Vcc)을 캐패시터(C131)의 일단에 인가한다.
제3 스위칭 소자는 제3 NMOS 트랜지스터(N133)로 구현될 수 있으며, 제3 NMOS 트랜지스터(N133)는 하이 레벨의 클럭 신호(CLK)를 입력받아 턴온 되어 음전압 단자와 제2 노드(Node2)을 연결시켜, 음의 전원 전압(-Vcc)을 캐패시터(C131)의 타단에 인가한다.
따라서 캐패시터(C131)의 양단에 양의 전원 전압(Vcc)과 음의 전원 전압(-Vcc)이 인가되므로 그 전압 차이인 2Vcc만큼 캐패시터(C131)가 충전된다.
양전위 증폭 회로(134, 135)는 로우 레벨의 클럭 신호(/CLK, 편의상 로우 레벨의 클럭 신호를 /CLK로 나타내기로 한다)에 따라 캐패시터(C131)에 충전된 전압만큼 양전위를 증폭시켜 출력단자로 전달한다. 예를 들면, 캐패시터(C131)에 충전된 2Vcc의 전압만큼 양의 전원 전압(Vcc)을 증폭시켜 3Vcc의 전압을 출력단자로 전달할 수 있다.
이를 위해 양전위 증폭 회로(134, 135)는 양전압 단자와 제2 노드 사이에 접속되는 제4 스위칭 소자와, 제1 노드와 출력 단자 사이에 접속되는 제5 스위칭 소자를 포함한다.
제4 스위칭 소자는 제4 NMOS 트랜지스터(N134)로 구현될 수 있으며, 제4 NMOS 트랜지스터(N134)는 로우 레벨의 클럭 신호(/CLK)를 입력받아 턴온 되어 양전압 단자와 제2 노드(Node2)을 연결시켜, 양의 전원 전압(Vcc)을 캐패시터(C131)의 타단에 인가한다.
제5 스위칭 소자는 제5 NMOS 트랜지스터(N135)로 구현될 수 있으며, 제5 NMOS 트랜지스터(N135)는 로우 레벨의 클럭 신호(/CLK)를 입력받아 턴온 되어 제1 노드(Node1)와 출력 단자를 연결시킨다. 한편, 제4 NMOS 트랜지스터(N134)에 의해 양의 전원 전압(Vcc)이 캐패시터(C131)의 타단에 인가되면 제1 노드(Node1)의 전압이 캐패시터(C131)에 충전된 전압(2Vcc)에 의해 3Vcc로 증폭된다. 따라서 3Vcc로 증폭된 양전위를 출력할 수 있다.
본 발명의 실시예에서, 제1 내지 제5 스위칭 소자들이 NMOS 트랜지스터로 구현되는 것을 예로 들어 설명했으나, 이에 한정되는 것은 아니며, 클럭 신호에 의해 전압을 전달할 수 있는 모든 스위칭 소자들이 사용될 수 있다. 특히, 본 발명의 실시예에서와 같이 제1 내지 제5 스위칭 소자들이 NMOS 트랜지스터로 구현되는 경우에는 NMOS 트랜지스터의 문턱 전압은 고려하지 않고 설명한 것임을 유의해야 한다.
도 3은 도 1의 차지 펌프 회로의 세부 구성을 설명하는 회로도이다.
도 3을 참조하면, 차지 펌프 회로는 다이오드로 동작되도록 접속된 제1 내지 제k NMOS 트랜지스터(N1~Nk) 및 이들 트랜지스터의 접속점과 클럭 입력 단자간에 각기 접속된 캐패시터(C1~Ck-1)로 구성된다. 한 개의 NMOS 트랜지스터(예를 들면, N1)와 한 개의 캐패시터(예를 들면, C1)의 조합에 의해 만들어진 차지 펌프를 단위 차지 펌프라고 정의하면, 도 3에 도시된 차지 펌프 회로는 k-1단(stage) 차지 펌프 회로라고 할 수 있다. 제 1 클럭 신호(CLK)는 제1, 제3, 제5 캐패시터(C1, C3 및 C5) 등 홀수 번째 캐패시터에 공급되고, 제2 클럭 신호(/CLK)는 제2 및 제4 캐패시터(C2 및 C4) 등 짝수 번째 캐패시터에 공급된다.
이러한 차지 펌프 회로는 다음과 같이 동작하여 전압 레벨이 상승된 높은 출력 전압(Vpp)을 생성한다.
제1 클럭 신호(CLK)와 제2 클럭 신호(/CLK)는 제1 클럭 신호(CLK)가'하이(high)'일 때 제2 클럭 신호(/CLK)는 '로우(low)'가 되고, 제1 클럭 신호(CLK)가'로우'일 때 제2 클럭 신호(/CLK)가 '하이'가 되는, 즉, 서로 겹쳐지지 않는 클럭 신호이다. 제1 클럭 신호(CLK)가 '하이'가 되면 제1 캐패시터(C1)에 전하가 충전되고, 제2 클럭 신호(/CLK)가'하이'가 되면 제1 캐패시터(C1)의 전하는 제2 캐패시터(C2)로 방전된다. 이와 같은 메카니즘으로 캐피시터에 충전된 전하가 클럭 신호가 바뀔 때마다 다음 단으로 전해져 출력전압의 레벨이 증가하게 된다.
즉, 제1 및 제2 클럭 신호(CLK 및 /CLK)가 주기적으로 클럭킹(clocking)하면서 각 캐패시터(C1-Ck-1)의 양단 간의 전압 차이를 증가시켜 출력 전압을 높이게 된다. 이러한 차지 펌핑 방법은 제1 캐패시터(C1)가 펌핑하여 제2 캐패시터(C2)를 프리차지하면서, 제1 및 제2 캐패시터(C1 및 C2)에서의 차지 쉐어링(charge sharing) 동작에 의해 캐패시터의 양 단의 전압 차이를 증가시킨다.
본 발명의 실시예에서는 제1 클럭 신호(CLK)에 따라 노드(V1)의 전압 레벨은 5Vcc가 되고, 제2 클럭 신호(/CLK)에 따라 노드(V2)의 전압 레벨은 9Vcc가 된다.
본 발명의 실시예에 따른 차지 펌프 회로가 2.3V의 전원 전압(Vcc)을 사용한다고 가정했을 때 이론적으로 9.2V의 전압(즉, 4Vcc)을 펌프에 공급하는 것과 같은 효과를 얻을 수 있다. 이를 통해 펌프의 단수를 반 이상 줄이면서도 원하는 전압레벨을 생성할 수 있게 된다.
바디 효과(Body effect) 및 커플링 캐패시터(coupling capacitor)에 의한 분압 효과를 무시하고 각 트랜지스터의 문턱전압을 0.5V라고 가정했을 때, 2.3V의 전원 전압을 사용하면서 3단의 차지 펌프를 사용하여 얻을 수 있는 전압 레벨은 아래의 식(1)에 의해 약 7.7V이다. 그러나 본 발명의 실시예에 따른 고전압 발생기를 사용하면 Vcc=2.3*4=9.2V로 증가하므로 최종적으로 얻을 수 있는 전압레벨은 28.4V가 된다.
Vpp=(N+1)Vcc-N*Vth (N: 펌프 단수, Vcc:전원 전압, Vth=0.5V)… 식 (1)
도 4는 본 발명의 실시예에 따른 고전압 발생 방법을 설명하는 흐름도이다.
본 발명의 실시예에 따른 고전압 발생 방법에서는 우선, 임의의 고정된 음전압을 생성한다(단계 410). 음전압은 상기한 바와 같이 음전압 발생기를 이용하여 생성할 수 있다.
다음으로 생성된 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성한다(단계 420). 예를 들면 양의 전원 전압(Vcc)과 음의 전원 전압(-Vcc)으로 주기적으로 발진하는 클럭 신호를 생성할 수 있다.
그 다음 생성된 클럭 신호의 양전위 레벨을 상승시킨다(단계 430). 상세하게는, 양전위가 상승된 클럭 신호를 생성하기 위해서, 하이 레벨의 클럭 신호에 따라 음전압 발생기 등을 통해 생성된 음전압을 출력한다.
그 후, 하이 레벨의 클럭 신호에 따라 양전위와 음전위의 차이만큼 캐패시터를 충전시킨다.
그 다음, 로우 레벨의 클럭 신호에 따라 캐피시터에 충전된 양전위와 음전위의 차이만큼 양전위 레벨을 상승시켜 출력한다.
이와 같은 방법을 통해 예를 들면, 양의 전원 전압(Vcc)을 세배 증폭시켜 세배의 전원 전압(3Vcc)에 해당하는 전위를 갖는 클럭 신호를 생성할 수 있다. 즉, 세배의 양의 전원 전압(3Vcc)과 음의 전원 전압(-Vcc)으로 주기적으로 발진하는 클럭 신호를 생성할 수 있다.
마지막으로, 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성한다(단계 440). 양전위 레벨이 상승된 클럭 신호와 차지 펌프 회로 등을 이용하여 고전압을 생성할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 음전압 발생 회로
120: 클럭 발생 회로
130: 클럭 증폭 회로
131: 음전압 전달 회로
132, 133: 캐패시터 충전 회로
134, 135: 양전위 증폭 회로

Claims (8)

  1. 임의의 고정된 음전압을 발생시키도록 구성된 음전압 발생 회로;
    상기 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성하도록 구성된 클럭 발생 회로;
    상기 클럭 신호의 양전위 레벨을 상승시키도록 구성된 클럭 증폭 회로; 및
    상기 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성하도록 구성된 차지 펌프 회로를 포함하는 고전압 발생기.
  2. 제1항에 있어서, 상기 클럭 증폭 회로는
    상기 양전위 레벨을 상승시키기 위한 캐패시터;
    하이 레벨의 클럭 신호에 따라 상기 음전압을 출력단자로 전달하도록 구성된 음전압 전달 회로;
    상기 하이 레벨의 클럭 신호에 따라 상기 양전위와 상기 음전위의 차이만큼 상기 캐패시터를 충전시키도록 구성된 캐피시터 충전 회로; 및
    로우 레벨의 클럭 신호에 따라 상기 캐피시터에 충전된 상기 양전위와 상기 음전위의 차이만큼 양전위 레벨을 상승시켜 상기 출력단자로 전달하도록 구성된 양전위 증폭 회로를 포함하는 고전압 발생기.
  3. 제2항에 있어서, 상기 음전압 전달 회로는
    출력 단자와 음전압 단자 사이에 접속되는 제1 스위칭 소자를 포함하는 고전압 발생기.
  4. 제2항에 있어서, 상기 캐피시터 충전 회로는
    양전압 단자와 제1 노드 사이에 접속되는 제2 스위칭 소자; 및
    제2 노드와 음전압 단자 사이에 접속되는 제3 스위칭 소자를 포함하는 고전압 발생기.
  5. 제2항에 있어서, 상기 양전위 증폭 회로는
    양전압 단자와 제2 노드 사이에 접속되는 제4 스위칭 소자; 및
    제1 노드와 상기 출력 단자 사이에 접속되는 제5 스위칭 소자를 포함하는 고전압 발생기.
  6. 제2항에 있어서, 상기 캐패시터는 제1 노드와 제2 노드 사이에 접속되는 고전압 발생기.
  7. 임의의 고정된 음전압을 생성하는 단계;
    상기 음전압을 이용하여 하이 레벨은 양전위이고, 로우 레벨은 음전위인 클럭 신호를 생성하는 단계;
    상기 클럭 신호의 양전위 레벨을 상승시키는 단계; 및
    상기 양전위 레벨이 상승된 클럭 신호를 이용하여 고전압을 생성하는 단계를 포함하는 고전압 발생 방법.
  8. 제7항에 있어서,
    상기 양전위 레벨을 상승시키는 단계는
    하이 레벨의 클럭 신호에 따라 상기 음전압을 출력하는 단계;
    상기 하이 레벨의 클럭 신호에 따라 상기 양전위와 상기 음전위의 차이만큼 캐패시터를 충전시키는 단계; 및
    로우 레벨의 클럭 신호에 따라 상기 캐피시터에 충전된 상기 양전위와 상기 음전위의 차이만큼 양전위 레벨을 상승시켜 출력하는 단계를 포함하는 고전압 발생 방법.
KR1020100122903A 2010-12-03 2010-12-03 고전압 발생기 및 고전압 발생 방법 KR101204569B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100122903A KR101204569B1 (ko) 2010-12-03 2010-12-03 고전압 발생기 및 고전압 발생 방법
TW100122182A TWI520490B (zh) 2010-12-03 2011-06-24 高電壓產生器及產生高電壓之方法
US13/171,135 US8421522B2 (en) 2010-12-03 2011-06-28 High voltage generator and method of generating high voltage
CN201110211741.0A CN102487244B (zh) 2010-12-03 2011-07-27 高电压发生器和产生高电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122903A KR101204569B1 (ko) 2010-12-03 2010-12-03 고전압 발생기 및 고전압 발생 방법

Publications (2)

Publication Number Publication Date
KR20120061557A KR20120061557A (ko) 2012-06-13
KR101204569B1 true KR101204569B1 (ko) 2012-11-23

Family

ID=46152706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122903A KR101204569B1 (ko) 2010-12-03 2010-12-03 고전압 발생기 및 고전압 발생 방법

Country Status (4)

Country Link
US (1) US8421522B2 (ko)
KR (1) KR101204569B1 (ko)
CN (1) CN102487244B (ko)
TW (1) TWI520490B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087111B1 (ko) * 2013-08-30 2020-03-10 에스케이하이닉스 주식회사 반도체 장치
JP6756590B2 (ja) * 2016-11-22 2020-09-16 エイブリック株式会社 昇圧回路及びそれを備えた不揮発性メモリ
CN106787691B (zh) * 2017-01-06 2019-08-27 上海华虹宏力半导体制造有限公司 电荷泵电路、电荷泵系统和存储器
CN107493013B (zh) * 2017-07-31 2019-09-17 上海华力微电子有限公司 一种降低存储器擦写功耗的电荷泵电路
US10715038B1 (en) * 2019-11-29 2020-07-14 Realtek Semiconductor Corp. Apparatus and method for frequency quintupling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347144B1 (ko) 2000-05-02 2002-08-03 주식회사 하이닉스반도체 고전압 발생회로
KR100813549B1 (ko) 2006-11-13 2008-03-17 주식회사 하이닉스반도체 내부 전압 생성 회로

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436587A (en) * 1993-11-24 1995-07-25 Sundisk Corporation Charge pump circuit with exponetral multiplication
JP4242006B2 (ja) * 1999-06-23 2009-03-18 株式会社ルネサステクノロジ チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置
US6661682B2 (en) * 2001-02-16 2003-12-09 Imec (Interuniversitair Microelectronica Centrum) High voltage generating charge pump circuit
US6738273B2 (en) * 2002-10-09 2004-05-18 Intersil Americas Inc. Charge pump drive signal recovery circuit
JP4193462B2 (ja) * 2002-10-16 2008-12-10 日本電気株式会社 昇圧回路
US6922096B2 (en) * 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
KR100729138B1 (ko) * 2005-08-11 2007-06-18 고려대학교 산학협력단 딕슨 전하 펌프를 이용한 고전압 생성 방법 및 그 장치
EP1758235A3 (en) * 2005-08-26 2013-07-10 TPO Displays Corp. Charge pump
KR20080048609A (ko) 2006-11-29 2008-06-03 삼성전자주식회사 전압 발생기 및 전압 발생 방법
JP4925866B2 (ja) * 2007-02-28 2012-05-09 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
GB0715254D0 (en) * 2007-08-03 2007-09-12 Wolfson Ltd Amplifier circuit
JP5300001B2 (ja) * 2008-10-07 2013-09-25 ルネサスエレクトロニクス株式会社 昇圧回路及び半導体集積回路装置
KR20100088920A (ko) 2009-02-02 2010-08-11 주식회사 하이닉스반도체 반도체 소자의 내부 전압 생성 회로
TWI385903B (zh) * 2009-07-01 2013-02-11 Novatek Microelectronics Corp 可防止閉鎖現象之電壓產生裝置及其方法
TW201103240A (en) * 2009-07-14 2011-01-16 Novatek Microelectronics Corp Charge pump circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347144B1 (ko) 2000-05-02 2002-08-03 주식회사 하이닉스반도체 고전압 발생회로
KR100813549B1 (ko) 2006-11-13 2008-03-17 주식회사 하이닉스반도체 내부 전압 생성 회로

Also Published As

Publication number Publication date
KR20120061557A (ko) 2012-06-13
TW201225539A (en) 2012-06-16
US20120139619A1 (en) 2012-06-07
TWI520490B (zh) 2016-02-01
CN102487244A (zh) 2012-06-06
US8421522B2 (en) 2013-04-16
CN102487244B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
JP4557577B2 (ja) チャージポンプ回路
US7439798B2 (en) Regulator circuit
CN101026332B (zh) 充电泵电路
US20090121780A1 (en) Multiple-stage charge pump with charge recycle circuit
KR101204569B1 (ko) 고전압 발생기 및 고전압 발생 방법
KR20050072145A (ko) 승압 회로
US8120413B2 (en) Charge pump circuit
US9030891B2 (en) Charge pump circuit and memory
US7479811B2 (en) Sample/hold circuit module
JP3626043B2 (ja) 演算増幅器
US9641069B1 (en) Charge pump circuit
CN108880233B (zh) 一种电荷泵电路
US7710162B2 (en) Differential amplifier
JP3827654B2 (ja) 演算増幅器
US11114937B2 (en) Charge pump circuit
JP4773746B2 (ja) 昇圧回路
KR100986099B1 (ko) 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프
KR100349349B1 (ko) 승압 전압 발생기
JP2005045835A (ja) 演算増幅器
KR20170136041A (ko) 증폭회로 및 그의 구동 방법, 그리고 그를 포함하는 이미지 센싱 장치
US20120313679A1 (en) Pump circuit and method for pumping voltage in semiconductor apparatus
JP2015005842A (ja) 差動増幅回路
JP2011004535A (ja) 昇圧回路
US7902911B2 (en) Booster circuit
KR20000013309A (ko) 고전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 7