JP3827654B2 - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP3827654B2 JP3827654B2 JP2003178524A JP2003178524A JP3827654B2 JP 3827654 B2 JP3827654 B2 JP 3827654B2 JP 2003178524 A JP2003178524 A JP 2003178524A JP 2003178524 A JP2003178524 A JP 2003178524A JP 3827654 B2 JP3827654 B2 JP 3827654B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- voltage
- operational amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器、特にＭＯＳトランジスタ（以下、単に「ＭＯＳ」という）で構成され、かつ低電圧で比較的大きな出力電流を得ることができる演算増幅器に関するものである。
【０００２】
【従来の技術】
図２は、従来の演算増幅器の一例を示す構成図である。
この演算増幅器は、反転入力端子１及び非反転入力端子２に入力された２つの入力信号の差の電圧を増幅する差動入力部１０、差動入力部１０の出力信号を増幅する増幅部２０Ｚ、増幅部２０Ｚで増幅された信号を低出力インピーダンスで出力端子３に出力する出力部３０Ｚ、及び各部に必要なバイアス電圧を生成するバイアス生成部４０で構成されている。
【０００３】
差動入力部１０は、ＰチャネルＭＯＳ（以下、「ＰＭＯＳ」という）１１を有しており、このＰＭＯＳ１１のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ１１のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ１１のドレインには、ＰＭＯＳ１２，１３のソースが接続されており、これらのＰＭＯＳ１２，１３のゲートが、反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＰＭＯＳ１２のドレインは、ＮチャネルＭＯＳ（以下、「ＮＭＯＳ」という）１４のドレインとゲート、及びＮＭＯＳ１５のゲートに接続されている。ＮＭＯＳ１４，１５のソースは、接地電圧ＧＮＤに接続されている。ＰＭＯＳ１３及びＮＭＯＳ１５のドレインは、ノードＮ１に接続され、このノードＮ１に差動入力部１０の信号Ｖ１が出力されるようになっている。
【０００４】
増幅部２０Ｚは、ＰＭＯＳ２６を有しており、このＰＭＯＳ２６のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ２６のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ２６のドレインは、ノードＮ２に接続され、このノードＮ２にＮＭＯＳ２７及びＰＭＯＳ２８のソースが接続されている。ＮＭＯＳ２７及びＰＭＯＳ２８のゲートには、バイアス生成部４０から、それぞれバイアス電圧ＶＢ２，ＶＢ３が与えられている。ＮＭＯＳ２７及びＰＭＯＳ２８のドレインはノードＮ３に接続され、このノードＮ３にＮＭＯＳ２９のドレインが接続されている。ＮＭＯＳ２９のゲートはノードＮ１に接続され、ソースは接地電圧ＧＮＤに接続されている。
出力部３０Ｚは、ＰＭＯＳ３８とＮＭＯＳ３９で構成され、このＰＭＯＳ３８のソース、ゲート及びドレインは、それぞれ電源電圧ＶＤＤ、ノードＮ２及び出力端子３に接続されている。ＮＭＯＳ３９のドレイン、ゲート及びソースは、それぞれ出力端子３、ノードＮ３及び接地電圧ＧＮＤに接続されている。
【０００５】
このような演算増幅器では、反転入力端子１に印加された入力信号ＶＩ１と、非反転入力端子２に印加された入力信号ＶＩ２との差の電圧が、差動入力部１０で増幅され、信号Ｖ１としてのノードＮ１に出力される。信号Ｖ１は、増幅部２０Ｚによって増幅され、ノードＮ３から出力部３０ＺのＮＭＯＳ３９のゲートに与えられる。また、増幅部２０ＺのノードＮ２から、出力部３０ＺのＰＭＯＳ３８のゲートに対して、出力部３０Ｚに所定の出力電流を流すための信号が与えられる。
これにより、入力信号ＶＩ１，ＶＩ２の差の電圧が増幅され、出力端子３から出力電圧ＶＯが出力される。
【０００６】
【特許文献１】
特開平８−１８６４５２号公報
【特許文献２】
特開平８−２２２９７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のＭＯＳで構成された演算増幅器では、次のような課題があった。
図３は、ＭＯＳの特性の一例を示す図である。
この図３では、電源電圧ＶＤＤを２Ｖとした場合の、出力部３０ＺのＮＭＯＳ３９のゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄの関係を、ＭＯＳのゲート幅Ｗをパラメータとして示している。なお、ゲート長Ｌは１μｍである。
図３に示すように、ゲート・ソース間電圧Ｖｇｓが一定であれば、大きなドレイン電流Ｉｄを得るためには、ゲート幅Ｗを広くする必要がある。また、ゲート・ソース間電圧Ｖｇｓが大きいほど、所定のドレイン電流Ｉｄを得るために必要はゲート幅Ｗは、狭くなるということがわかる。
【０００８】
図２の構成の演算増幅器において、例えば３Ｖ等の低い電源電圧ＶＤＤで動作させて、大きな出力電流（例えば、２００ｍＡ）を得るためには、出力部３０ＺのＰＭＯＳ３８，ＮＭＯＳ３９のゲート幅Ｗを、それぞれ３ｍｍ程度にする必要がある。このため、出力部３０ＺのＭＯＳのサイズが極端に大きくなり、集積回路としてのパターン面積が大きくなるという課題があった。
本発明は、前記従来技術が持っていた課題を解決し、電源電圧ＶＤＤが低くても、比較的小さなパターン面積で大きな出力電流を得ることができる演算増幅器を提供するものである。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本発明の演算増幅器は、制御電極に対を成す入力信号の内の一方が与えられる第１導電型の第１のＭＯＳと、制御電極に前記入力信号の内の他方が与えられ、該第１の電極(ソース電極)が前記第１のＭＯＳの第１の電極に接続された第１導電型の第２のＭＯＳと、制御電極が第２の電極（ドレイン電極）及び前記第１のＭＯＳの第２の電極に接続された第２導電型の第３のＭＯＳと、制御電極が前記第３のＭＯＳの制御電極に接続され、前記第３のＭＯＳと共に第１の電流ミラー回路を構成する第２導電型の第４のＭＯＳと、制御電極が該第２の電極及び前記第２のＭＯＳの第２の電極に接続された第２導電型の第５のＭＯＳと、制御電極が前記第５のＭＯＳの制御電極に接続され、前記第５のＭＯＳと共に第２の電流ミラー回路を構成する第２導電型の第６のＭＯＳと、 第１の電極が前記第６のＭＯＳの第１の電極に接続され、制御電極が前記第６のＭＯＳの第２の電極に接続された第１１のＭＯＳと、第１の電極が前記第４のＭＯＳの第２の電極に接続され、制御電極が前記第１１のＭＯＳの第２の電極に接続された第１２のＭＯＳとを有し、前記第１及び第２の電流ミラー回路が接続されることで、前記２つの入力信号の電位差に対応した第１の信号を前記第６のＭＯＳの第２の電極から出力する差動入力部を有している。
【００１０】
更にこの演算増幅器は、ＭＯＳにより構成され、前記第１の信号を電圧増幅して第２の信号を生成する増幅部と、第１の電源電圧と出力ノードとの間に接続され、前記第２の信号により導通状態の制御を受ける第７のＭＯＳと、第２の電源電圧と前記出力ノードとの間に接続され、前記第１の信号により導通状態の制御を受ける第８のＭＯＳと、前記第１及び第２の電源電圧が与えられ、該第１の電源電圧よりも高い昇圧電圧を生成する昇圧部とを備え、前記増幅部が前記昇圧電圧で駆動されることにより、前記第２の信号の最大レベルの絶対値が前記第１または第２の電源電圧のそれよりも大きく、前記第１１及び第１２のＭＯＳが、前記第４及び第６のＭＯＳの第２の電極の電圧を等しくすることを特徴としている。
【００１１】
本発明によれば、以上のように演算増幅器を構成したので、次のような作用が行われる。
昇圧部において、第１の電源電圧よりも高い昇圧電圧が生成されて増幅部に供給される。この昇圧電圧で駆動される増幅部において、差動入力部から与えられた第１の信号が電圧増幅され、その最大レベルの絶対値が、第１または第２の電源電圧の絶対値よりも大きくなるような第２の信号が生成される。第２の信号は第１のＭＯＳに与えられ、その導通状態が制御される。また、第１の信号は第２のＭＯＳに与えられ、その導通状態が制御される。そして、２つの入力信号の差の電圧に対応した出力電流が出力ノードから出力される。
【００１２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す演算増幅器の構成図である。
この演算増幅器は、反転入力端子１及び非反転入力端子２に入力された２つの入力信号の差の電圧を増幅する差動入力部１０、差動入力部１０の出力信号を増幅する増幅部２０、増幅部２０で増幅された信号を低出力インピーダンスで出力端子３に出力する出力部３０、各部に必要なバイアス電圧を生成するバイアス生成部４０、及び電源電圧ＶＤＤを昇圧してこの電源電圧ＶＤＤの２〜４倍の昇圧電圧ＶＣＰを生成する昇圧部５０で構成されている。
【００１３】
差動入力部１０は、ＰＭＯＳ１１を有しており、このＰＭＯＳ１１のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ１１のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ１１のドレインには、ＰＭＯＳ１２，１３のソースが接続されており、これらのＰＭＯＳ１２，１３のゲートが、それぞれ反転入力端子１及び非反転入力端子２に接続されている。ＰＭＯＳ１２のドレインは、ＮＭＯＳ１４のドレインとゲート、及びＮＭＯＳ１５のゲートに接続されている。ＮＭＯＳ１４，１５のソースは、接地電圧ＧＮＤに接続されている。ＰＭＯＳ１３及びＮＭＯＳ１５のドレインは、ノードＮ１に接続され、このノードＮ１に差動入力部１０の信号Ｖ１が出力されるようになっている。
【００１４】
増幅部２０は、ＰＭＯＳ２１とＮＭＯＳ２２を有している。ＰＭＯＳ２１のソースには昇圧部５０から昇圧電圧ＶＣＰが、ゲートにはバイアス生成部４０からバイアス電圧ＶＢ２が、それぞれ与えられている。ＰＭＯＳ２１のドレインはノードＮ２に接続され、このノードＮ２にＮＭＯＳ２２のドレインが接続されている。ＮＭＯＳ２２のソースは接地電圧ＧＮＤに接続され、ゲートには、差動入力部１０の信号Ｖ１が与えられている。
【００１５】
出力部３０は、ＮＭＯＳ３１，３２を有している。ＮＭＯＳ３１のソースは電源電圧ＶＤＤに、ゲートはノードＮ２に、及びドレインは出力端子３に、ぞれぞれ接続されている。ＮＭＯＳ３２のドレインは出力端子３に、ゲートはノードＮ１に、及びソースは接地電圧ＧＮＤに、それぞれ接続されている。
【００１６】
図４は、図１中の昇圧部５０の一例を示す回路図である。
この昇圧部５０は、ダイオード接続されて縦続に接続されたＮＭＯＳ５１ａ，５１ｂ，…，５１ｅを有しており、先頭のＮＭＯＳ５１ａのソースが電源電圧ＶＤＤ、最後のＮＭＯＳ５１ｅのドレインがノードＮ５に、それぞれ接続されている。ＮＭＯＳ５１ａ，５１ｂの接続点と、ＮＭＯＳ５１ｃ，５１ｄの接続点には、それぞれキャパシタ５２ａ，５２ｃを介してクロック信号ＣＬＫ１が与えられている。また、ＮＭＯＳ５１ｂ，５１ｃの接続点と、ＮＭＯＳ５１ｄ，５１ｅの接続点には、それぞれキャパシタ５２ｂ，５２ｄを介してクロック信号ＣＬＫ２が与えられるようになっている。クロック信号ＣＬＫ１，ＣＬＫ２は、例えば周波数２０ＭＨｚで、位相が１８０°異なる信号である。ノードＮ５と接地電圧ＧＮＤの間には、ダイオード接続されたＮＭＯＳ５３ａ，５３ｂ，…，５３ｇが直列に接続されると共に、キャパシタ５４が接続されている。
【００１７】
このような昇圧部５０では、クロック信号ＣＬＫ１，ＣＬＫ２が与えられと、ダイオード接続されたＮＭＯＳ５１ａ〜５１ｅと、キャパシタ５２ａ〜５２ｄで構成される倍電圧整流回路によって、電源電圧ＶＤＤの数倍の直流電圧が生成されてノードＮ５に接続されたキャパシタ５４に蓄積される。一方、ダイオード接続されたＮＭＯＳ５３ａ〜５３ｇは、ノードＮ５の電圧を所定の電圧にクランプするためのものであり、これによってノードＮ５から所定の昇圧電圧ＶＣＰが出力されるようになっている。
【００１８】
なお、増幅部２０に必要な電流は極めて小さいので、ＮＭＯＳ５１ａ〜５１ｅの概略のゲート幅Ｗは１０μｍ、ゲート長は１μｍであり、ＮＭＯＳ５３ａ〜５３ｇの概略のゲート幅Ｗは５０μｍ、ゲート長は１μｍである。また、キャパシタ５２ａ〜５２ｄの容量は約０．２ｐＦである。
【００１９】
図５は、図１の演算増幅器の動作波形図である。
以下、この図５を参照しつつ、図１の動作を説明する。
この演算増幅器の反転入力端子１及び非反転入力端子２に、それぞれ電源電圧ＶＤＤの１／２を中心とする入力信号ＶＩ１，ＶＩ２が入力される。また、出力端子３と電源電圧ＶＤＤ／２との間には、負荷が接続される。
入力信号ＶＩ１，ＶＩ２の入力差電圧Ｖｉｎ（＝ＶＩ１−ＶＩ２）は、差動入力部１０で増幅され、ノードＮ１に信号Ｖ１が出力される。
【００２０】
図５の期間Ｔ１に示すように、入力差電圧Ｖｉｎが正のとき、信号Ｖ１は電源電圧ＶＤＤ／２以下となるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗が増加する。ＮＭＯＳ２２のオン抵抗が増加することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は上昇する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は減少し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて上昇する。
【００２１】
ＰＭＯＳ２１のソースには、電源電圧ＶＤＤの２倍以上の電源電圧ＶＣＰが与えられているので、入力差電圧Ｖｉｎの上昇により、信号Ｖ２はこの電源電圧ＶＤＤ以上に上昇する。このため、ＮＭＯＳ３１のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３１は大きなドレイン電流を流すことが可能になる。ＮＭＯＳ３１に流れるドレイン電流は、出力端子３を通して負荷に供給される。
【００２２】
一方、図５の期間Ｔ２に示すように、入力差電圧Ｖｉｎが負のとき、信号Ｖ１は電源電圧ＶＤＤ／２以上になるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗は減少する。ＮＭＯＳ２２のオン抵抗が減少することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２は低下する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は増加し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて、電源電圧ＶＤＤ／２以下に低下する。これにより、出力端子３を通して負荷側からＮＭＯＳ３２に電流が流れ込む。
【００２３】
以上のように、この第１の実施形態の演算増幅器は、電源電圧ＶＤＤを昇圧する昇圧部５０を有し、その昇圧電圧ＶＣＰまでＮＭＯＳ３１のゲート電圧を上昇させるように増幅部２０を構成している。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１でも、大きな出力電流を供給することができる。
【００２４】
ここで、この演算増幅器と図２の演算増幅器のパターンにおけるゲート幅Ｗを比較する。
図２の演算増幅器では、２００ｍＡの出力電流を得るためには、出力部３０ＺのＰＭＯＳ３８，ＮＭＯＳ３９のゲート幅Ｗを、それぞれ３ｍｍ程度にする必要がある。従って、出力部３０Ｚのゲート幅Ｗの合計は６ｍｍとなる。
【００２５】
一方、図１の演算増幅器では、同じ出力電流を得るための出力部３０のＮＭＯＳ３１，３２のゲート幅Ｗは、図３から明らかなように、それぞれ１ｍｍ程度である。但し、図１の演算増幅器には昇圧部５０が追加されているが、前述したように、この昇圧部５０の容量は極めて小さいので、そのゲート幅Ｗの合計は１ｍｍ程度である。従って、この演算増幅器の出力部３０と昇圧部５０のゲート幅Ｗの合計は３ｍｍとなる。
このように、第１の実施形態の演算増幅器は、電源電圧ＶＤＤが低くても、比較的小さなパターン面積で、大きな出力電流が得られるという利点がある。
【００２６】
（第２の実施形態）
図６は、本発明の第２の実施形態を示す演算増幅器の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、差動入力部１０の前段に、入力信号ＶＩ１，ＶＩ２を所定の電圧だけシフトアップするためのシフト部６０を設けたものである。
【００２７】
シフト部６０は、入力信号ＶＩ１をシフトアップするＰＭＯＳ６１及びＮＭＯＳ６２，６３の直列回路を有しており、このＰＭＯＳ６１のソースが昇圧電圧ＶＣＰに、ＮＭＯＳ６３のソースが接地電圧ＧＮＤに、それぞれ接続されている。ＰＭＯＳ６１のゲートにはバイアス電圧ＶＢが与えられ、ＮＭＯＳ６３のゲートは反転入力端子１に接続されている。ＮＭＯＳ６２のゲートは、ＰＭＯＳ６１及びこのＮＭＯＳ６２のドレインに接続されると共に、差動入力部１０のＰＭＯＳ１２のゲートに接続されている。
【００２８】
このシフト部６０は、同様に、入力信号ＶＩ２をシフトアップするＰＭＯＳ６４及びＮＭＯＳ６５，６６の直列回路を有しており、このＰＭＯＳ６４のソースが昇圧電圧ＶＣＰに、ＮＭＯＳ６６のソースが接地電圧ＧＮＤに、それぞれ接続されている。ＰＭＯＳ６４のゲートにはバイアス電圧ＶＢが与えられ、ＮＭＯＳ６６のゲートは非反転入力端子２に接続されている。ＮＭＯＳ６５のゲートは、ＰＭＯＳ６４及びこのＮＭＯＳ６５のドレインに接続されると共に、差動入力部１０のＰＭＯＳ１３のゲートに接続されている。
差動入力部１０のＰＭＯＳ１１のソースは、電源電圧ＶＤＤに代えて昇圧電圧ＶＣＰに接続されている。その他の構成は、図１と同様である。
【００２９】
図７は、図６の演算増幅器の動作波形図である。
以下、この図７を参照しつつ、図６の動作を説明する。
この演算増幅器の反転入力端子１及び非反転入力端子２に、それぞれ電源電圧ＶＤＤの１／２を中心とする入力信号ＶＩ１，ＶＩ２が入力される。また、出力端子３と電源電圧ＶＤＤ／２との間には、負荷が接続される。
【００３０】
入力信号ＶＩ１，ＶＩ２は、ともにシフト部６０において所定の電圧だけシフトアップされたあと、差動入力部１０に与えられて増幅される。差動入力部１０の電源には、昇圧電圧ＶＣＰが与えられているので、ノードＮ１の信号Ｖ１のレベルは、相対的にシフトアップされた電圧となる。
【００３１】
図７の期間Ｔ１に示すように、入力差電圧Ｖｉｎが正のとき、信号Ｖ１は電源電圧ＶＤＤ／２以下となるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗が増加する。ＮＭＯＳ２２のオン抵抗が増加することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は上昇する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は減少し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて上昇する。
【００３２】
ＰＭＯＳ２１のソースには、電源電圧ＶＤＤの２倍以上の電源電圧ＶＣＰが与えられているので、入力差電圧Ｖｉｎの上昇により、信号Ｖ２はこの電源電圧ＶＤＤ以上に上昇する。このため、ＮＭＯＳ３１のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３１は大きな電流を流すことが可能になる。ＮＭＯＳ３１に流れる電流は、出力端子３を通して負荷に供給される。
【００３３】
一方、図５の期間Ｔ２に示すように、入力差電圧Ｖｉｎが負のとき、信号Ｖ１は電源電圧ＶＤＤ／２になるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗は減少する。ＮＭＯＳ２２のオン抵抗が減少することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は低下する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は増加し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて、電源電圧ＶＤＤ／２以下に低下する。これにより、出力端子３を通して負荷側からＮＭＯＳ３２に電流が流れ込む。このとき、ノードＮ１の信号Ｖ１は、シフトアップされているので、ＮＭＯＳ３２のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３２は大きなドレイン電流を流すことが可能になる。
【００３４】
以上のように、この第２の実施形態の演算増幅器は、電源電圧ＶＤＤを昇圧する昇圧部５０を有し、その昇圧電圧ＶＣＰまで出力部３０のＮＭＯＳ３１，３２のゲート電圧を上昇させるようにシフト部６０、差動入力部１０、及び増幅部２０を構成している。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、大きな出力電流を得ることができるという利点がある。
【００３５】
（第３の実施形態）
図８は、本発明の第３の実施形態を示す演算増幅器の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、図２中の差動入力部１０に代えて、構成の異なる差動入力部７０を備えている。差動増幅部７０は、ＮＭＯＳ７１を有しており、このＮＭＯＳ７１のソースが接地電圧ＧＮＤに接続され、ゲートにはバイアス電圧ＶＢ１が与えられている。ＮＭＯＳ７１のドレインにはＮＭＯＳ７２ａ，７２ｂのソースが接続され、これらのＮＭＯＳ７２ａ，７２ｂのゲートが反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＮＭＯＳ７２ａ，７２ｂのドレインは、それぞれＰＭＯＳ７３ａ，７３ｂを介して昇圧電圧ＶＣＰに接続されている。これらのＰＭＯＳ７３ａ，７３ｂには、電流ミラー回路を構成するＰＭＯＳ７４ａ，７４ｂが、それぞれ接続されている。
【００３６】
ＰＭＯＳ７４ｂのドレインは、ノードＮ１に接続され、このノードＮ１には、ＮＭＯＳ７５のゲートが接続されている。ＮＭＯＳ７５のソースは、昇圧電圧ＶＣＰに接続され、ドレインはＰＭＯＳ７６のゲートに接続されると共に、ＮＭＯＳ７７を介して接地電圧ＧＮＤに接続されている。ＰＭＯＳ７６のソースはＰＭＯＳ７４ａのドレインに接続され、ドレインはＮＭＯＳ７８のドレイン及びゲートと、ＮＭＯＳ７９のゲートに接続されている。ＮＭＯＳ７８のソースは接地電圧ＧＮＤに接続されている。また、ＮＭＯＳ７９のドレインはノードＮ１に、ソースは接地電圧ＧＮＤに、それぞれ接続されている。その他の構成は、図２と同様である。
【００３７】
この演算増幅器の動作は、基本的に図６の演算増幅器の動作と同じである。
この演算増幅器では、入力信号ＶＩ１，ＶＩ２が与えられる差動入力部７０のＮＭＯＳ７２ａ，７２ｂの電流が、それぞれＰＭＯＳ７３ａ，７４ａ、及びＰＭＯＳ７３ｂ，７４ｂの電流ミラー回路で折り返される。これによって、ＮＭＯＳ７２ａ，７２ｂのドレイン電圧が等しくなる。更に、ＮＭＯＳ７５及びＰＭＯＳ７６により、ＰＭＯＳ７４ａ，７４ｂのドレイン電圧が等しくなるようにバイアスされる。
【００３８】
ＰＭＯＳ７４ｂのドレイン、即ちノードＮ１の信号Ｖ１は、増幅部２０及び出力部３０に与えられる。これらの増幅部２０及び出力部３０の動作は、図６の演算増幅器における動作と同様である。
【００３９】
以上のように、この第３の実施形態の演算増幅器は、差動増幅部７０のＮＭＯＳ７２ａ，７２ｂのドレイン電圧を等しくするように構成しているので、オフセット電圧が小さくなり、誤差を少なくすることができるという利点がある。更に、ＮＭＯＳ７２ａ，７２ｂの電流を、それぞれＰＭＯＳ７３ａ，７４ａ、及びＰＭＯＳ７３ｂ，７４ｂの電流ミラー回路で折り返すようにしているので、ノードＮ１の信号Ｖ１の変動範囲を、接地電圧ＧＮＤ〜昇圧電圧ＶＣＰの範囲に拡大することができる。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、より大きな出力電流を得ることができるという利点がある。
【００４０】
（第４の実施形態）
図９は、本発明の第４の実施形態を示す演算増幅器の構成図であり、図８中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、図８中の差動入力部７０に代えて、構成の異なる差動入力部８０を備えている。差動増幅部８０は、ＰＭＯＳ８１を有しており、このＰＭＯＳ８１のソースが昇圧電圧ＶＣＰに接続され、ゲートにはバイアス電圧ＶＢが与えられている。ＰＭＯＳ８１のドレインにはＰＭＯＳ８２ａ，８２ｂのソースが接続され、これらのＰＭＯＳ８２ａ，８２ｂのゲートが反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＰＭＯＳ８２ａ，８２ｂのドレインは、それぞれＮＭＯ８３ａ，８３ｂを介して接地電圧ＧＮＤに接続されている。これらのＮＭＯＳ８３ａ，８３ｂには、電流ミラー回路を構成するＮＭＯＳ８４ａ，８４ｂが、それぞれ接続されている。
【００４１】
ＮＭＯＳ８４ｂのドレインは、ノードＮ１に接続され、このノードＮ１には、ＰＭＯＳ８５のゲートが接続されている。ＰＭＯＳ８５のソースは、接地電圧ＧＮＤに接続され、ドレインはＮＭＯＳ８６のゲートに接続されると共に、ＰＭＯＳ８７を介して昇圧電圧ＶＣＰに接続されている。ＮＭＯＳ８６のソースはＮＭＯＳ８４ａのドレインに接続され、ドレインはＰＭＯＳ８８のドレイン及びゲートと、ＰＭＯＳ８９のゲートに接続されている。ＰＭＯＳ８８のソースは昇圧電圧ＶＣＰに接続されている。また、ＰＭＯＳ８９のドレインはノードＮ１に、ソースは昇圧電圧ＶＣＰに、それぞれ接続されている。その他の構成は、図８と同様である。
【００４２】
この演算増幅器の動作は、基本的に図８の演算増幅器の動作と同じである。
この演算増幅器では、入力信号ＶＩ１，ＶＩ２が与えられる差動入力部８０のＰＭＯＳ８２ａ，８２ｂの電流が、それぞれＮＭＯＳ８３ａ，８４ａ、及びＮＭＯＳ８３ｂ，８４ｂの電流ミラー回路で折り返される。これによって、ＰＭＯＳ８２ａ，８２ｂのドレイン電圧が等しくなる。更に、ＰＭＯＳ８５及びＮＭＯＳ８６により、ＮＭＯＳ８４ａ，８４ｂのドレイン電圧が等しくなるようにバイアスされる。
ＮＭＯＳ８４ｂのドレイン、即ちノードＮ１の信号Ｖ１は、増幅部２０及び出力部３０に与えられる。これらの増幅部２０及び出力部３０の動作は、図８の演算増幅器における動作と同様である。
【００４３】
以上のように、この第４の実施形態の演算増幅器は、差動増幅部８０のＰＭＯＳ８２ａ，８２ｂのドレイン電圧を等しくするように構成しているので、オフセット電圧が小さくなり、誤差を少なくすることができるという利点がある。更に、ＰＭＯＳ８２ａ，８２ｂの電流を、それぞれＮＭＯＳ８３ａ，８４ａ、及びＮＭＯＳ８３ｂ，８４ｂの電流ミラー回路で折り返すようにしているので、ノードＮ１の信号Ｖ１の変動範囲を、接地電圧ＧＮＤ〜昇圧電圧ＶＣＰの範囲に拡大することができる。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、より大きな出力電流を得ることができるという利点がある。
【００４４】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） １つの電源電圧ＶＤＤで駆動する単一電源型のものを示したが、接地電圧ＧＮＤに対して、正と負の２つの電源電圧を用いる２電源型に対しても同様に適用できる。その場合、昇圧部は、正と負の昇圧電圧を生成する必要がある。
（ｂ） 昇圧部５０の構成は、図４の回路に限定されない。電源電圧ＶＤＤを昇圧して、この電源電圧ＶＤＤの数倍の昇圧電圧ＶＣＰを生成するものであれば、どのような回路構成でも良い。
（ｃ） 差動入力部１０等や増幅部２０の構成は、例示したものに限定されず、従来から用いられている各種の回路構成を適用することができる。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明によれば、電源電圧を昇圧して昇圧電圧を生成する昇圧部と、この昇圧電圧で駆動されて電源電圧よりも大きな第２の信号を出力する増幅部を有している。更に、電源電圧で駆動される第１及び第２のＭＯＳを、第２及び第１の信号でそれぞれ制御するようにしている。これにより、電源電圧が低くても、ＭＯＳのゲート幅を広くすることなく、大きな電流を流すことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す演算増幅器の構成図である。
【図２】従来の演算増幅器の一例を示す構成図である。
【図３】ＭＯＳの特性の一例を示す図である。
【図４】図１中の昇圧部５０の一例を示す回路図である。
【図５】図１の演算増幅器の動作波形図である。
【図６】本発明の第２の実施形態を示す演算増幅器の構成図である。
【図７】図６の演算増幅器の動作波形図である。
【図８】本発明の第３の実施形態を示す演算増幅器の構成図である。
【図９】本発明の第４の実施形態を示す演算増幅器の構成図である。
【符号の説明】
１０，７０，８０ 差動入力部
２０ 増幅部
３０ 出力部
３１，３２ ＮＭＯＳ
４０ バイアス部
５０ 昇圧部
６０ シフト部
【発明の属する技術分野】
本発明は、演算増幅器、特にＭＯＳトランジスタ（以下、単に「ＭＯＳ」という）で構成され、かつ低電圧で比較的大きな出力電流を得ることができる演算増幅器に関するものである。
【０００２】
【従来の技術】
図２は、従来の演算増幅器の一例を示す構成図である。
この演算増幅器は、反転入力端子１及び非反転入力端子２に入力された２つの入力信号の差の電圧を増幅する差動入力部１０、差動入力部１０の出力信号を増幅する増幅部２０Ｚ、増幅部２０Ｚで増幅された信号を低出力インピーダンスで出力端子３に出力する出力部３０Ｚ、及び各部に必要なバイアス電圧を生成するバイアス生成部４０で構成されている。
【０００３】
差動入力部１０は、ＰチャネルＭＯＳ（以下、「ＰＭＯＳ」という）１１を有しており、このＰＭＯＳ１１のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ１１のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ１１のドレインには、ＰＭＯＳ１２，１３のソースが接続されており、これらのＰＭＯＳ１２，１３のゲートが、反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＰＭＯＳ１２のドレインは、ＮチャネルＭＯＳ（以下、「ＮＭＯＳ」という）１４のドレインとゲート、及びＮＭＯＳ１５のゲートに接続されている。ＮＭＯＳ１４，１５のソースは、接地電圧ＧＮＤに接続されている。ＰＭＯＳ１３及びＮＭＯＳ１５のドレインは、ノードＮ１に接続され、このノードＮ１に差動入力部１０の信号Ｖ１が出力されるようになっている。
【０００４】
増幅部２０Ｚは、ＰＭＯＳ２６を有しており、このＰＭＯＳ２６のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ２６のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ２６のドレインは、ノードＮ２に接続され、このノードＮ２にＮＭＯＳ２７及びＰＭＯＳ２８のソースが接続されている。ＮＭＯＳ２７及びＰＭＯＳ２８のゲートには、バイアス生成部４０から、それぞれバイアス電圧ＶＢ２，ＶＢ３が与えられている。ＮＭＯＳ２７及びＰＭＯＳ２８のドレインはノードＮ３に接続され、このノードＮ３にＮＭＯＳ２９のドレインが接続されている。ＮＭＯＳ２９のゲートはノードＮ１に接続され、ソースは接地電圧ＧＮＤに接続されている。
出力部３０Ｚは、ＰＭＯＳ３８とＮＭＯＳ３９で構成され、このＰＭＯＳ３８のソース、ゲート及びドレインは、それぞれ電源電圧ＶＤＤ、ノードＮ２及び出力端子３に接続されている。ＮＭＯＳ３９のドレイン、ゲート及びソースは、それぞれ出力端子３、ノードＮ３及び接地電圧ＧＮＤに接続されている。
【０００５】
このような演算増幅器では、反転入力端子１に印加された入力信号ＶＩ１と、非反転入力端子２に印加された入力信号ＶＩ２との差の電圧が、差動入力部１０で増幅され、信号Ｖ１としてのノードＮ１に出力される。信号Ｖ１は、増幅部２０Ｚによって増幅され、ノードＮ３から出力部３０ＺのＮＭＯＳ３９のゲートに与えられる。また、増幅部２０ＺのノードＮ２から、出力部３０ＺのＰＭＯＳ３８のゲートに対して、出力部３０Ｚに所定の出力電流を流すための信号が与えられる。
これにより、入力信号ＶＩ１，ＶＩ２の差の電圧が増幅され、出力端子３から出力電圧ＶＯが出力される。
【０００６】
【特許文献１】
特開平８−１８６４５２号公報
【特許文献２】
特開平８−２２２９７２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のＭＯＳで構成された演算増幅器では、次のような課題があった。
図３は、ＭＯＳの特性の一例を示す図である。
この図３では、電源電圧ＶＤＤを２Ｖとした場合の、出力部３０ＺのＮＭＯＳ３９のゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄの関係を、ＭＯＳのゲート幅Ｗをパラメータとして示している。なお、ゲート長Ｌは１μｍである。
図３に示すように、ゲート・ソース間電圧Ｖｇｓが一定であれば、大きなドレイン電流Ｉｄを得るためには、ゲート幅Ｗを広くする必要がある。また、ゲート・ソース間電圧Ｖｇｓが大きいほど、所定のドレイン電流Ｉｄを得るために必要はゲート幅Ｗは、狭くなるということがわかる。
【０００８】
図２の構成の演算増幅器において、例えば３Ｖ等の低い電源電圧ＶＤＤで動作させて、大きな出力電流（例えば、２００ｍＡ）を得るためには、出力部３０ＺのＰＭＯＳ３８，ＮＭＯＳ３９のゲート幅Ｗを、それぞれ３ｍｍ程度にする必要がある。このため、出力部３０ＺのＭＯＳのサイズが極端に大きくなり、集積回路としてのパターン面積が大きくなるという課題があった。
本発明は、前記従来技術が持っていた課題を解決し、電源電圧ＶＤＤが低くても、比較的小さなパターン面積で大きな出力電流を得ることができる演算増幅器を提供するものである。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本発明の演算増幅器は、制御電極に対を成す入力信号の内の一方が与えられる第１導電型の第１のＭＯＳと、制御電極に前記入力信号の内の他方が与えられ、該第１の電極(ソース電極)が前記第１のＭＯＳの第１の電極に接続された第１導電型の第２のＭＯＳと、制御電極が第２の電極（ドレイン電極）及び前記第１のＭＯＳの第２の電極に接続された第２導電型の第３のＭＯＳと、制御電極が前記第３のＭＯＳの制御電極に接続され、前記第３のＭＯＳと共に第１の電流ミラー回路を構成する第２導電型の第４のＭＯＳと、制御電極が該第２の電極及び前記第２のＭＯＳの第２の電極に接続された第２導電型の第５のＭＯＳと、制御電極が前記第５のＭＯＳの制御電極に接続され、前記第５のＭＯＳと共に第２の電流ミラー回路を構成する第２導電型の第６のＭＯＳと、 第１の電極が前記第６のＭＯＳの第１の電極に接続され、制御電極が前記第６のＭＯＳの第２の電極に接続された第１１のＭＯＳと、第１の電極が前記第４のＭＯＳの第２の電極に接続され、制御電極が前記第１１のＭＯＳの第２の電極に接続された第１２のＭＯＳとを有し、前記第１及び第２の電流ミラー回路が接続されることで、前記２つの入力信号の電位差に対応した第１の信号を前記第６のＭＯＳの第２の電極から出力する差動入力部を有している。
【００１０】
更にこの演算増幅器は、ＭＯＳにより構成され、前記第１の信号を電圧増幅して第２の信号を生成する増幅部と、第１の電源電圧と出力ノードとの間に接続され、前記第２の信号により導通状態の制御を受ける第７のＭＯＳと、第２の電源電圧と前記出力ノードとの間に接続され、前記第１の信号により導通状態の制御を受ける第８のＭＯＳと、前記第１及び第２の電源電圧が与えられ、該第１の電源電圧よりも高い昇圧電圧を生成する昇圧部とを備え、前記増幅部が前記昇圧電圧で駆動されることにより、前記第２の信号の最大レベルの絶対値が前記第１または第２の電源電圧のそれよりも大きく、前記第１１及び第１２のＭＯＳが、前記第４及び第６のＭＯＳの第２の電極の電圧を等しくすることを特徴としている。
【００１１】
本発明によれば、以上のように演算増幅器を構成したので、次のような作用が行われる。
昇圧部において、第１の電源電圧よりも高い昇圧電圧が生成されて増幅部に供給される。この昇圧電圧で駆動される増幅部において、差動入力部から与えられた第１の信号が電圧増幅され、その最大レベルの絶対値が、第１または第２の電源電圧の絶対値よりも大きくなるような第２の信号が生成される。第２の信号は第１のＭＯＳに与えられ、その導通状態が制御される。また、第１の信号は第２のＭＯＳに与えられ、その導通状態が制御される。そして、２つの入力信号の差の電圧に対応した出力電流が出力ノードから出力される。
【００１２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す演算増幅器の構成図である。
この演算増幅器は、反転入力端子１及び非反転入力端子２に入力された２つの入力信号の差の電圧を増幅する差動入力部１０、差動入力部１０の出力信号を増幅する増幅部２０、増幅部２０で増幅された信号を低出力インピーダンスで出力端子３に出力する出力部３０、各部に必要なバイアス電圧を生成するバイアス生成部４０、及び電源電圧ＶＤＤを昇圧してこの電源電圧ＶＤＤの２〜４倍の昇圧電圧ＶＣＰを生成する昇圧部５０で構成されている。
【００１３】
差動入力部１０は、ＰＭＯＳ１１を有しており、このＰＭＯＳ１１のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ１１のゲートには、バイアス生成部４０からバイアス電圧ＶＢ１が与えられている。ＰＭＯＳ１１のドレインには、ＰＭＯＳ１２，１３のソースが接続されており、これらのＰＭＯＳ１２，１３のゲートが、それぞれ反転入力端子１及び非反転入力端子２に接続されている。ＰＭＯＳ１２のドレインは、ＮＭＯＳ１４のドレインとゲート、及びＮＭＯＳ１５のゲートに接続されている。ＮＭＯＳ１４，１５のソースは、接地電圧ＧＮＤに接続されている。ＰＭＯＳ１３及びＮＭＯＳ１５のドレインは、ノードＮ１に接続され、このノードＮ１に差動入力部１０の信号Ｖ１が出力されるようになっている。
【００１４】
増幅部２０は、ＰＭＯＳ２１とＮＭＯＳ２２を有している。ＰＭＯＳ２１のソースには昇圧部５０から昇圧電圧ＶＣＰが、ゲートにはバイアス生成部４０からバイアス電圧ＶＢ２が、それぞれ与えられている。ＰＭＯＳ２１のドレインはノードＮ２に接続され、このノードＮ２にＮＭＯＳ２２のドレインが接続されている。ＮＭＯＳ２２のソースは接地電圧ＧＮＤに接続され、ゲートには、差動入力部１０の信号Ｖ１が与えられている。
【００１５】
出力部３０は、ＮＭＯＳ３１，３２を有している。ＮＭＯＳ３１のソースは電源電圧ＶＤＤに、ゲートはノードＮ２に、及びドレインは出力端子３に、ぞれぞれ接続されている。ＮＭＯＳ３２のドレインは出力端子３に、ゲートはノードＮ１に、及びソースは接地電圧ＧＮＤに、それぞれ接続されている。
【００１６】
図４は、図１中の昇圧部５０の一例を示す回路図である。
この昇圧部５０は、ダイオード接続されて縦続に接続されたＮＭＯＳ５１ａ，５１ｂ，…，５１ｅを有しており、先頭のＮＭＯＳ５１ａのソースが電源電圧ＶＤＤ、最後のＮＭＯＳ５１ｅのドレインがノードＮ５に、それぞれ接続されている。ＮＭＯＳ５１ａ，５１ｂの接続点と、ＮＭＯＳ５１ｃ，５１ｄの接続点には、それぞれキャパシタ５２ａ，５２ｃを介してクロック信号ＣＬＫ１が与えられている。また、ＮＭＯＳ５１ｂ，５１ｃの接続点と、ＮＭＯＳ５１ｄ，５１ｅの接続点には、それぞれキャパシタ５２ｂ，５２ｄを介してクロック信号ＣＬＫ２が与えられるようになっている。クロック信号ＣＬＫ１，ＣＬＫ２は、例えば周波数２０ＭＨｚで、位相が１８０°異なる信号である。ノードＮ５と接地電圧ＧＮＤの間には、ダイオード接続されたＮＭＯＳ５３ａ，５３ｂ，…，５３ｇが直列に接続されると共に、キャパシタ５４が接続されている。
【００１７】
このような昇圧部５０では、クロック信号ＣＬＫ１，ＣＬＫ２が与えられと、ダイオード接続されたＮＭＯＳ５１ａ〜５１ｅと、キャパシタ５２ａ〜５２ｄで構成される倍電圧整流回路によって、電源電圧ＶＤＤの数倍の直流電圧が生成されてノードＮ５に接続されたキャパシタ５４に蓄積される。一方、ダイオード接続されたＮＭＯＳ５３ａ〜５３ｇは、ノードＮ５の電圧を所定の電圧にクランプするためのものであり、これによってノードＮ５から所定の昇圧電圧ＶＣＰが出力されるようになっている。
【００１８】
なお、増幅部２０に必要な電流は極めて小さいので、ＮＭＯＳ５１ａ〜５１ｅの概略のゲート幅Ｗは１０μｍ、ゲート長は１μｍであり、ＮＭＯＳ５３ａ〜５３ｇの概略のゲート幅Ｗは５０μｍ、ゲート長は１μｍである。また、キャパシタ５２ａ〜５２ｄの容量は約０．２ｐＦである。
【００１９】
図５は、図１の演算増幅器の動作波形図である。
以下、この図５を参照しつつ、図１の動作を説明する。
この演算増幅器の反転入力端子１及び非反転入力端子２に、それぞれ電源電圧ＶＤＤの１／２を中心とする入力信号ＶＩ１，ＶＩ２が入力される。また、出力端子３と電源電圧ＶＤＤ／２との間には、負荷が接続される。
入力信号ＶＩ１，ＶＩ２の入力差電圧Ｖｉｎ（＝ＶＩ１−ＶＩ２）は、差動入力部１０で増幅され、ノードＮ１に信号Ｖ１が出力される。
【００２０】
図５の期間Ｔ１に示すように、入力差電圧Ｖｉｎが正のとき、信号Ｖ１は電源電圧ＶＤＤ／２以下となるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗が増加する。ＮＭＯＳ２２のオン抵抗が増加することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は上昇する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は減少し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて上昇する。
【００２１】
ＰＭＯＳ２１のソースには、電源電圧ＶＤＤの２倍以上の電源電圧ＶＣＰが与えられているので、入力差電圧Ｖｉｎの上昇により、信号Ｖ２はこの電源電圧ＶＤＤ以上に上昇する。このため、ＮＭＯＳ３１のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３１は大きなドレイン電流を流すことが可能になる。ＮＭＯＳ３１に流れるドレイン電流は、出力端子３を通して負荷に供給される。
【００２２】
一方、図５の期間Ｔ２に示すように、入力差電圧Ｖｉｎが負のとき、信号Ｖ１は電源電圧ＶＤＤ／２以上になるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗は減少する。ＮＭＯＳ２２のオン抵抗が減少することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２は低下する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は増加し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて、電源電圧ＶＤＤ／２以下に低下する。これにより、出力端子３を通して負荷側からＮＭＯＳ３２に電流が流れ込む。
【００２３】
以上のように、この第１の実施形態の演算増幅器は、電源電圧ＶＤＤを昇圧する昇圧部５０を有し、その昇圧電圧ＶＣＰまでＮＭＯＳ３１のゲート電圧を上昇させるように増幅部２０を構成している。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１でも、大きな出力電流を供給することができる。
【００２４】
ここで、この演算増幅器と図２の演算増幅器のパターンにおけるゲート幅Ｗを比較する。
図２の演算増幅器では、２００ｍＡの出力電流を得るためには、出力部３０ＺのＰＭＯＳ３８，ＮＭＯＳ３９のゲート幅Ｗを、それぞれ３ｍｍ程度にする必要がある。従って、出力部３０Ｚのゲート幅Ｗの合計は６ｍｍとなる。
【００２５】
一方、図１の演算増幅器では、同じ出力電流を得るための出力部３０のＮＭＯＳ３１，３２のゲート幅Ｗは、図３から明らかなように、それぞれ１ｍｍ程度である。但し、図１の演算増幅器には昇圧部５０が追加されているが、前述したように、この昇圧部５０の容量は極めて小さいので、そのゲート幅Ｗの合計は１ｍｍ程度である。従って、この演算増幅器の出力部３０と昇圧部５０のゲート幅Ｗの合計は３ｍｍとなる。
このように、第１の実施形態の演算増幅器は、電源電圧ＶＤＤが低くても、比較的小さなパターン面積で、大きな出力電流が得られるという利点がある。
【００２６】
（第２の実施形態）
図６は、本発明の第２の実施形態を示す演算増幅器の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、差動入力部１０の前段に、入力信号ＶＩ１，ＶＩ２を所定の電圧だけシフトアップするためのシフト部６０を設けたものである。
【００２７】
シフト部６０は、入力信号ＶＩ１をシフトアップするＰＭＯＳ６１及びＮＭＯＳ６２，６３の直列回路を有しており、このＰＭＯＳ６１のソースが昇圧電圧ＶＣＰに、ＮＭＯＳ６３のソースが接地電圧ＧＮＤに、それぞれ接続されている。ＰＭＯＳ６１のゲートにはバイアス電圧ＶＢが与えられ、ＮＭＯＳ６３のゲートは反転入力端子１に接続されている。ＮＭＯＳ６２のゲートは、ＰＭＯＳ６１及びこのＮＭＯＳ６２のドレインに接続されると共に、差動入力部１０のＰＭＯＳ１２のゲートに接続されている。
【００２８】
このシフト部６０は、同様に、入力信号ＶＩ２をシフトアップするＰＭＯＳ６４及びＮＭＯＳ６５，６６の直列回路を有しており、このＰＭＯＳ６４のソースが昇圧電圧ＶＣＰに、ＮＭＯＳ６６のソースが接地電圧ＧＮＤに、それぞれ接続されている。ＰＭＯＳ６４のゲートにはバイアス電圧ＶＢが与えられ、ＮＭＯＳ６６のゲートは非反転入力端子２に接続されている。ＮＭＯＳ６５のゲートは、ＰＭＯＳ６４及びこのＮＭＯＳ６５のドレインに接続されると共に、差動入力部１０のＰＭＯＳ１３のゲートに接続されている。
差動入力部１０のＰＭＯＳ１１のソースは、電源電圧ＶＤＤに代えて昇圧電圧ＶＣＰに接続されている。その他の構成は、図１と同様である。
【００２９】
図７は、図６の演算増幅器の動作波形図である。
以下、この図７を参照しつつ、図６の動作を説明する。
この演算増幅器の反転入力端子１及び非反転入力端子２に、それぞれ電源電圧ＶＤＤの１／２を中心とする入力信号ＶＩ１，ＶＩ２が入力される。また、出力端子３と電源電圧ＶＤＤ／２との間には、負荷が接続される。
【００３０】
入力信号ＶＩ１，ＶＩ２は、ともにシフト部６０において所定の電圧だけシフトアップされたあと、差動入力部１０に与えられて増幅される。差動入力部１０の電源には、昇圧電圧ＶＣＰが与えられているので、ノードＮ１の信号Ｖ１のレベルは、相対的にシフトアップされた電圧となる。
【００３１】
図７の期間Ｔ１に示すように、入力差電圧Ｖｉｎが正のとき、信号Ｖ１は電源電圧ＶＤＤ／２以下となるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗が増加する。ＮＭＯＳ２２のオン抵抗が増加することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は上昇する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は減少し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて上昇する。
【００３２】
ＰＭＯＳ２１のソースには、電源電圧ＶＤＤの２倍以上の電源電圧ＶＣＰが与えられているので、入力差電圧Ｖｉｎの上昇により、信号Ｖ２はこの電源電圧ＶＤＤ以上に上昇する。このため、ＮＭＯＳ３１のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３１は大きな電流を流すことが可能になる。ＮＭＯＳ３１に流れる電流は、出力端子３を通して負荷に供給される。
【００３３】
一方、図５の期間Ｔ２に示すように、入力差電圧Ｖｉｎが負のとき、信号Ｖ１は電源電圧ＶＤＤ／２になるので、増幅部２０のＮＭＯＳ２２及び出力部３０のＮＭＯＳ３２のオン抵抗は減少する。ＮＭＯＳ２２のオン抵抗が減少することにより、ＰＭＯＳ２１を介してノードＮ２に出力される信号Ｖ２の電圧は低下する。信号Ｖ２は出力部３０のＮＭＯＳ３１のゲートに与えられるので、このＮＭＯＳ３１のオン抵抗は増加し、出力端子３の出力電圧ＶＯは、入力差電圧Ｖｉｎに応じて、電源電圧ＶＤＤ／２以下に低下する。これにより、出力端子３を通して負荷側からＮＭＯＳ３２に電流が流れ込む。このとき、ノードＮ１の信号Ｖ１は、シフトアップされているので、ＮＭＯＳ３２のゲート・ソース間電圧Ｖｇｓが大きくなり、図３で示した特性により、このＮＭＯＳ３２は大きなドレイン電流を流すことが可能になる。
【００３４】
以上のように、この第２の実施形態の演算増幅器は、電源電圧ＶＤＤを昇圧する昇圧部５０を有し、その昇圧電圧ＶＣＰまで出力部３０のＮＭＯＳ３１，３２のゲート電圧を上昇させるようにシフト部６０、差動入力部１０、及び増幅部２０を構成している。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、大きな出力電流を得ることができるという利点がある。
【００３５】
（第３の実施形態）
図８は、本発明の第３の実施形態を示す演算増幅器の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、図２中の差動入力部１０に代えて、構成の異なる差動入力部７０を備えている。差動増幅部７０は、ＮＭＯＳ７１を有しており、このＮＭＯＳ７１のソースが接地電圧ＧＮＤに接続され、ゲートにはバイアス電圧ＶＢ１が与えられている。ＮＭＯＳ７１のドレインにはＮＭＯＳ７２ａ，７２ｂのソースが接続され、これらのＮＭＯＳ７２ａ，７２ｂのゲートが反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＮＭＯＳ７２ａ，７２ｂのドレインは、それぞれＰＭＯＳ７３ａ，７３ｂを介して昇圧電圧ＶＣＰに接続されている。これらのＰＭＯＳ７３ａ，７３ｂには、電流ミラー回路を構成するＰＭＯＳ７４ａ，７４ｂが、それぞれ接続されている。
【００３６】
ＰＭＯＳ７４ｂのドレインは、ノードＮ１に接続され、このノードＮ１には、ＮＭＯＳ７５のゲートが接続されている。ＮＭＯＳ７５のソースは、昇圧電圧ＶＣＰに接続され、ドレインはＰＭＯＳ７６のゲートに接続されると共に、ＮＭＯＳ７７を介して接地電圧ＧＮＤに接続されている。ＰＭＯＳ７６のソースはＰＭＯＳ７４ａのドレインに接続され、ドレインはＮＭＯＳ７８のドレイン及びゲートと、ＮＭＯＳ７９のゲートに接続されている。ＮＭＯＳ７８のソースは接地電圧ＧＮＤに接続されている。また、ＮＭＯＳ７９のドレインはノードＮ１に、ソースは接地電圧ＧＮＤに、それぞれ接続されている。その他の構成は、図２と同様である。
【００３７】
この演算増幅器の動作は、基本的に図６の演算増幅器の動作と同じである。
この演算増幅器では、入力信号ＶＩ１，ＶＩ２が与えられる差動入力部７０のＮＭＯＳ７２ａ，７２ｂの電流が、それぞれＰＭＯＳ７３ａ，７４ａ、及びＰＭＯＳ７３ｂ，７４ｂの電流ミラー回路で折り返される。これによって、ＮＭＯＳ７２ａ，７２ｂのドレイン電圧が等しくなる。更に、ＮＭＯＳ７５及びＰＭＯＳ７６により、ＰＭＯＳ７４ａ，７４ｂのドレイン電圧が等しくなるようにバイアスされる。
【００３８】
ＰＭＯＳ７４ｂのドレイン、即ちノードＮ１の信号Ｖ１は、増幅部２０及び出力部３０に与えられる。これらの増幅部２０及び出力部３０の動作は、図６の演算増幅器における動作と同様である。
【００３９】
以上のように、この第３の実施形態の演算増幅器は、差動増幅部７０のＮＭＯＳ７２ａ，７２ｂのドレイン電圧を等しくするように構成しているので、オフセット電圧が小さくなり、誤差を少なくすることができるという利点がある。更に、ＮＭＯＳ７２ａ，７２ｂの電流を、それぞれＰＭＯＳ７３ａ，７４ａ、及びＰＭＯＳ７３ｂ，７４ｂの電流ミラー回路で折り返すようにしているので、ノードＮ１の信号Ｖ１の変動範囲を、接地電圧ＧＮＤ〜昇圧電圧ＶＣＰの範囲に拡大することができる。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、より大きな出力電流を得ることができるという利点がある。
【００４０】
（第４の実施形態）
図９は、本発明の第４の実施形態を示す演算増幅器の構成図であり、図８中の要素と共通の要素には共通の符号が付されている。
この演算増幅器は、図８中の差動入力部７０に代えて、構成の異なる差動入力部８０を備えている。差動増幅部８０は、ＰＭＯＳ８１を有しており、このＰＭＯＳ８１のソースが昇圧電圧ＶＣＰに接続され、ゲートにはバイアス電圧ＶＢが与えられている。ＰＭＯＳ８１のドレインにはＰＭＯＳ８２ａ，８２ｂのソースが接続され、これらのＰＭＯＳ８２ａ，８２ｂのゲートが反転入力端子１及び非反転入力端子２に、それぞれ接続されている。ＰＭＯＳ８２ａ，８２ｂのドレインは、それぞれＮＭＯ８３ａ，８３ｂを介して接地電圧ＧＮＤに接続されている。これらのＮＭＯＳ８３ａ，８３ｂには、電流ミラー回路を構成するＮＭＯＳ８４ａ，８４ｂが、それぞれ接続されている。
【００４１】
ＮＭＯＳ８４ｂのドレインは、ノードＮ１に接続され、このノードＮ１には、ＰＭＯＳ８５のゲートが接続されている。ＰＭＯＳ８５のソースは、接地電圧ＧＮＤに接続され、ドレインはＮＭＯＳ８６のゲートに接続されると共に、ＰＭＯＳ８７を介して昇圧電圧ＶＣＰに接続されている。ＮＭＯＳ８６のソースはＮＭＯＳ８４ａのドレインに接続され、ドレインはＰＭＯＳ８８のドレイン及びゲートと、ＰＭＯＳ８９のゲートに接続されている。ＰＭＯＳ８８のソースは昇圧電圧ＶＣＰに接続されている。また、ＰＭＯＳ８９のドレインはノードＮ１に、ソースは昇圧電圧ＶＣＰに、それぞれ接続されている。その他の構成は、図８と同様である。
【００４２】
この演算増幅器の動作は、基本的に図８の演算増幅器の動作と同じである。
この演算増幅器では、入力信号ＶＩ１，ＶＩ２が与えられる差動入力部８０のＰＭＯＳ８２ａ，８２ｂの電流が、それぞれＮＭＯＳ８３ａ，８４ａ、及びＮＭＯＳ８３ｂ，８４ｂの電流ミラー回路で折り返される。これによって、ＰＭＯＳ８２ａ，８２ｂのドレイン電圧が等しくなる。更に、ＰＭＯＳ８５及びＮＭＯＳ８６により、ＮＭＯＳ８４ａ，８４ｂのドレイン電圧が等しくなるようにバイアスされる。
ＮＭＯＳ８４ｂのドレイン、即ちノードＮ１の信号Ｖ１は、増幅部２０及び出力部３０に与えられる。これらの増幅部２０及び出力部３０の動作は、図８の演算増幅器における動作と同様である。
【００４３】
以上のように、この第４の実施形態の演算増幅器は、差動増幅部８０のＰＭＯＳ８２ａ，８２ｂのドレイン電圧を等しくするように構成しているので、オフセット電圧が小さくなり、誤差を少なくすることができるという利点がある。更に、ＰＭＯＳ８２ａ，８２ｂの電流を、それぞれＮＭＯＳ８３ａ，８４ａ、及びＮＭＯＳ８３ｂ，８４ｂの電流ミラー回路で折り返すようにしているので、ノードＮ１の信号Ｖ１の変動範囲を、接地電圧ＧＮＤ〜昇圧電圧ＶＣＰの範囲に拡大することができる。これにより、ゲート幅Ｗの狭いＮＭＯＳ３１，３２でも、より大きな出力電流を得ることができるという利点がある。
【００４４】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） １つの電源電圧ＶＤＤで駆動する単一電源型のものを示したが、接地電圧ＧＮＤに対して、正と負の２つの電源電圧を用いる２電源型に対しても同様に適用できる。その場合、昇圧部は、正と負の昇圧電圧を生成する必要がある。
（ｂ） 昇圧部５０の構成は、図４の回路に限定されない。電源電圧ＶＤＤを昇圧して、この電源電圧ＶＤＤの数倍の昇圧電圧ＶＣＰを生成するものであれば、どのような回路構成でも良い。
（ｃ） 差動入力部１０等や増幅部２０の構成は、例示したものに限定されず、従来から用いられている各種の回路構成を適用することができる。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明によれば、電源電圧を昇圧して昇圧電圧を生成する昇圧部と、この昇圧電圧で駆動されて電源電圧よりも大きな第２の信号を出力する増幅部を有している。更に、電源電圧で駆動される第１及び第２のＭＯＳを、第２及び第１の信号でそれぞれ制御するようにしている。これにより、電源電圧が低くても、ＭＯＳのゲート幅を広くすることなく、大きな電流を流すことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す演算増幅器の構成図である。
【図２】従来の演算増幅器の一例を示す構成図である。
【図３】ＭＯＳの特性の一例を示す図である。
【図４】図１中の昇圧部５０の一例を示す回路図である。
【図５】図１の演算増幅器の動作波形図である。
【図６】本発明の第２の実施形態を示す演算増幅器の構成図である。
【図７】図６の演算増幅器の動作波形図である。
【図８】本発明の第３の実施形態を示す演算増幅器の構成図である。
【図９】本発明の第４の実施形態を示す演算増幅器の構成図である。
【符号の説明】
１０，７０，８０ 差動入力部
２０ 増幅部
３０ 出力部
３１，３２ ＮＭＯＳ
４０ バイアス部
５０ 昇圧部
６０ シフト部
Claims (6)
- 制御電極、第１の電極及び第２の電極を有し、該制御電極に対を成す入力信号の内の一方が与えられる第１導電型の第１のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該制御電極に前記入力信号の内の他方が与えられ、該第１の電極が前記第１のＭＯＳトランジスタの第１の電極に接続された第１導電型の第２のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該制御電極が該第２の電極及び前記第１のＭＯＳトランジスタの第２の電極に接続された第２導電型の第３のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該制御電極が前記第３のＭＯＳトランジスタの制御電極に接続され、前記第３のＭＯＳトランジスタと共に第１の電流ミラー回路を構成する第２導電型の第４のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該制御電極が該第２の電極及び前記第２のＭＯＳトランジスタの第２の電極に接続された第２導電型の第５のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該制御電極が前記第５のＭＯＳトランジスタの制御電極に接続され、前記第５のＭＯＳトランジスタと共に第２の電流ミラー回路を構成する第２導電型の第６のＭＯＳトランジスタと、
制御電極、第１の電極および第２の電極を有し、該第１の電極が前記第６のＭＯＳトランジスタの第１の電極に接続され、該制御電極が前記第６のＭＯＳトランジスタの第２の電極に接続された第１１のＭＯＳトランジスタと、
制御電極、第１の電極及び第２の電極を有し、該第１の電極が前記第４のＭＯＳトランジスタの第２の電極に接続され、該制御電極が前記第１１のＭＯＳトランジスタの第２の電極に接続された第１２のＭＯＳトランジスタとを有し、
前記第１及び第２の電流ミラー回路が接続されることで、前記２つの入力信号の電位差に対応した第１の信号を前記第６のＭＯＳトランジスタの第２の電極から出力する差動入力部と、
ＭＯＳトランジスタにより構成され、前記第１の信号を電圧増幅して第２の信号を生成する増幅部と、
第１の電源電圧と出力ノードとの間に接続され、前記第２の信号により導通状態の制御を受ける第７のＭＯＳトランジスタと、
第２の電源電圧と前記出力ノードとの間に接続され、前記第１の信号により導通状態の制御を受ける第８のＭＯＳトランジスタと、
前記第１及び第２の電源電圧が与えられ、該第１の電源電圧よりも高い昇圧電圧を生成する昇圧部とを備え、
前記増幅部が前記昇圧電圧で駆動されることにより、前記第２の信号の最大レベルの絶対値が前記第１または第２の電源電圧のそれよりも大きく、
前記第１１及び第１２のＭＯＳトランジスタが、前記第４及び第６のＭＯＳトランジスタの第２の電極の電圧を等しくすることを特徴とする演算増幅器。 - 請求項１記載の演算増幅器において、
前記昇圧部は、前記第１の電源電圧と前記昇圧電圧とが出力されるノード間に直列に接続された複数の第９のＭＯＳトランジスタと、該ノードと前記第２の電源電圧間に直列に接続された複数の第１０のＭＯＳトランジスタとから構成されていることを特徴とする演算増幅器。 - 請求項１記載の演算増幅器において、
前記昇圧部は、前記第１の電源電圧の数倍の直流電圧を生成する倍電圧整流回路、該直流電圧に応じた電荷を蓄積するキャパシタ、該倍電圧整流回路と該キャパシタの間に接続されるノード、及び該ノードから所定の昇圧電圧を出力するために該ノードの電圧をクランプするクランプ回路を有することを特徴とする演算増幅器。 - 請求項１記載の演算増幅器は、さらに、
所定電圧まで前記２つの入力信号の電位をシフトアップするシフト部を有することを特徴とする演算増幅器。 - 請求項１記載の演算増幅器は、さらに、
前記差動入力部と前記増幅部に必要なバイアス電圧を生成するバイアス生成部を有することを特徴とする演算増幅器。 - 請求項１記載の演算増幅器において、
前記第１の電極はソース電極であり、前記第２の電極はドレイン電極であることを特徴とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178524A JP3827654B2 (ja) | 2003-06-23 | 2003-06-23 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178524A JP3827654B2 (ja) | 2003-06-23 | 2003-06-23 | 演算増幅器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22597799A Division JP3626043B2 (ja) | 1999-08-10 | 1999-08-10 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007744A JP2004007744A (ja) | 2004-01-08 |
| JP3827654B2 true JP3827654B2 (ja) | 2006-09-27 |
Family
ID=30438369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178524A Expired - Fee Related JP3827654B2 (ja) | 2003-06-23 | 2003-06-23 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827654B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328464A (ja) * | 2004-05-17 | 2005-11-24 | Toshiba Corp | 増幅器及びこれを用いた液晶ディスプレイ装置 |
| JP4851192B2 (ja) * | 2006-01-27 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 差動信号受信回路 |
| JP5014910B2 (ja) * | 2007-07-27 | 2012-08-29 | 新日本無線株式会社 | 出力回路 |
| JP5092727B2 (ja) * | 2007-12-17 | 2012-12-05 | 住友電気工業株式会社 | カレントミラー回路 |
| JP4954924B2 (ja) | 2008-03-11 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びそれを用いた表示装置の駆動回路 |
| JP5236435B2 (ja) * | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
| JP5236434B2 (ja) * | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
-
2003
- 2003-06-23 JP JP2003178524A patent/JP3827654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004007744A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3690595B1 (en) | A gate boosted low drop regulator | |
| US8922276B2 (en) | Auto-zero amplifier and feedback amplifier circuit using the auto-zero amplifier | |
| US7595616B2 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter | |
| US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
| JP3626043B2 (ja) | 演算増幅器 | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
| US7253679B2 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
| CN108377090B (zh) | 开关电容电路及其操作方法、电流感测电路和集成电路 | |
| CN105591621B (zh) | 放大器和放大方法 | |
| JP2011150526A (ja) | 基準電圧発生回路及びそれを用いた集積回路 | |
| US7385446B2 (en) | High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage | |
| JP3827654B2 (ja) | 演算増幅器 | |
| JP6429054B2 (ja) | チャージポンプ構成体用のインピーダンス回路およびチャージポンプ構成体 | |
| KR101204569B1 (ko) | 고전압 발생기 및 고전압 발생 방법 | |
| JP7366692B2 (ja) | 電源回路 | |
| JP2009302781A (ja) | 負帰還増幅器 | |
| JP4072148B2 (ja) | 演算増幅器 | |
| CN111800101A (zh) | 用于运算放大器的转换升压电路 | |
| EP1601091A2 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter | |
| JP5141289B2 (ja) | Ｃｍｏｓ差動増幅回路および電源制御用半導体集積回路 | |
| TW202013850A (zh) | 電源供應電路 | |
| JP4016273B2 (ja) | レギュレータ回路 | |
| JP3839779B2 (ja) | 同相帰還回路 | |
| US7893729B2 (en) | Voltage/current conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |