KR20000013309A - 고전압 발생 회로 - Google Patents

Abstract

여기에 개시된 고전압 발생 회로는 펄스 신호를 발생하는 발진 회로와, 상기 발진 회로로부터 펄스 신호들을 받아들여 상보적인 레벨을 갖는 신호쌍을 발생하는 입력 회로, 상기 입력 수단으로부터의 상기 출력 신호들을 증폭하는 구동 회로, 제 1 및 제 2 전극들을 갖는 복수 개의 커패시터들을 포함하고, 상기 제 1 전극들은 각각 상기 구동 수단으로부터의 증폭된 출력 신호들을 받아들이는 펌프 회로, 상기 구동 회로에 벌크가 연결되고, 상기 전압 펌프 회로의 복수개의 커패시터들의 제 2 전극들에 연결되어 전압 펌핑 노드에 고전압을 전달하는 전달 회로와; 그리고 전원전압과 동일한 전압으로 상기 전압 펌핑 노드를 파워업 상태로 초기화하는 바이어스 회로를 포함한다.

Description

고전압 발생 회로(HIGH VOLTAGE GENERATING CIRCUIT)

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 고전압 발생 회로 (high voltage generating circuit)에 관한 것이다.

전자 제품의 사이즈 감소로 인해 이에 사용되는 반도체 메모리 장치의 단일 전원 전압 및 저전압에서 동작되는 것이 요구되고 있다. 그러나 반도체 메모리 장치는 동작 특성상 장치의 내부 전원 전압보다 높은 전원 전압이 인가되어야 동작하는 경우가 있다. 예를 들어 플래시 메모리 장치에서는 프로그램 및 소거 동작이 전원 전압보다 높은 고전압이 인가되어야 한다. 또, 메모리 집적 회로의 용량의 증가와 함께 고속 동작을 위해 워드 라인을 고전압으로 활성화시키기 위해 고전압 발생 회로가 필요하다.

도 1은 고전압 발생 회로의 블록도이다.

고전압 발생 회로는 발진 회로 (10), 구동 회로 (30), 펌프 회로 (50) 그리고 바이어스 회로 (70)를 포함한다. 상기 발진 회로 (10)는 펄스 신호를 발생하고 이는 구동 회로 (20)를 통해 증폭된다. 상기 증폭된 신호는 펌프 회로 (50)로 전달되어 펌프된 전압 (Vpp)이 출력된다. 바이어스 회로 (40)는 전원 전압이 칩에 인가될 때 고전압 발생 회로의 출력단(VPP)을 전원 전압레벨로 프리챠지시킨다. 구동 회로 (20)는 전압 펌핑 신호를 더 효과적으로 발생하도록 한다.

도 2는 고전압 발생 회로의 상세 회로도이다.

입력 회로는 인버터들 (11, 12, 13, 14, 17), 노어 게이트 (15) 그리고 낸드 게이트 (16)를 포함한다. 상기 입력 회로 (10a)의 출력 신호들은 구동 회로 (30)를 통해 전압이 증폭된다. 상기 구동 회로의 출력 신호들은 펌프 회로의 커패시터들 (C1, C2, C3, C4)에 인가된다. 상기 각 커패시터들 (C1, C2, C3, C4)은 전달 트랜지스터들(TM1, TM2, TM3, TM4)의 채널들에 각각 연결되고, 프리챠지 트랜지스터들(NM1, NM2, NM3, NM4)에도 각각 연결된다.

도 3은 고전압 발생 회로의 동작 타이밍도이다.

고전압 Vpp는 발진 회로 (100)의 출력이 'L'이 되든 'H'가 되든 관계없이 계속적으로 펌프된다. 인버터들 (31, 32)과 커패시터 (C1)는 노드 N1과 N3 사이에 직렬로 연결되고, 인버터들 (33, 34, 35) 및 커패시터 (C2)는 노드 N1과 N4사이에 직렬로 연결된다. 그리고 인버터들 (36, 37) 및 커패시터 (C3)는 노드 N2와 N5 사이에 직렬로 연결되고 인버터들 (38, 39, 40)과 커패시터 (C4)는 N2와 N6 사이에 직렬로 연결된다. 상기 N3, N4, N5, N6은 프리챠지 트랜지스터의 소오드에 대응된다.

상술한 바와 같은 고전압 발생 회로는 발진 회로 (10)로부터의 펄스 신호 (OSC)의 로우레벨과 하이레벨 모두에서 승압 동작이 이루어진다. 이로써, 보다 빠른 시간 내에 VPP의 레벨을 세팅할 수 있고 펌프 용량도 높일 수 있다.

구동 회로 (30)는 상기 입력 회로 (10a)로부터 출력되는 펄스 신호들을 증폭시켜 효과적으로 펌핑하기 위한 회로이다. 바이어스 회로는 NMOS 트랜지스터들 (NM1, NM2, NM3, NM4)을 포함하며, MOS 트랜지스터들 (NM1, NM2, NM3, NM4)은 각각 게이트와 드레인이 상호 접속되어 전원 전압 (VCC)을 받아들이고 소오스는 상기 커패시터들(C1, C2, C3, C4)과 각각 대응되는 노드들 (N3, N4, N5, N6)에 각각 연결된다. 칩에 전원 전압이 인가되면 상기 노드들 (N3, N4, N5, N6)은 NMOS 트랜지스터들 (NM1, NM2, NM3, NM4)에 의해 VCC-Vth만큼 프리챠지된다. 상기 프리챠지된 전압은 전달 트랜지스터들 (TM2, TM4)을 통해 VCC-2Vth로 강하되어 고전압 발생 회로의 출력단 (VPP)에 전달된다. 상기 트랜지스터들 (NM1, NM2, NM3, NM4, TM1, TM2, TM3, TM4) 모두는 승압된 전압이 역류하지 못하도록 차단하는 다이오드로서의 역할도 수행한다.

고전압 발생 회로는 출력단 VPP가 VCC-2Vth레벨로 프리챠지된다. 구동 회로(30)를 거친 펄스 신호가 커패시터(C1)에 인가될 때, 커플링(coupling)에 의해 노드(N1)는 2VCC-Vth 만큼 승압된다. 이때 커패시터의 입력단 전압 변화에 대응한 커패시터 출력단의 전압 변화(△Vin/△Vout)를 α라고 하면, 커패시터 C1, C2가 충분히 클 때 상기 α는 1에 가까운 값을 갖게 된다. 그러므로 노드(N1)는 2VCC-Vth레벨이 승압된다. 다음으로 노드(N2)의 전압은 상기 노드(N1)의 전압이 전달 트랜지스터(TM2)의 Vth만큼 강하된 전압이 전달된다. 이때 커패시터 C2에 펄스 신호가 인가되면 커플링에 의해 노드(N2)는 3VCC-2Vth만큼 승압되고 이는 전달 트랜지스터(TM2)를 통해 Vth만큼 강하된 3VCC-3Vth이 고전압(VPP)으로 출력된다.

그러나, 상기 드레솔드 전압(threshold voltage)은 트랜지스터의 소오스 전압이 벌크 전압에 비해 높을 때, 또는 소오스와 벌크간의 전압 차가 없을 때의 드레솔드 전압에 비해 높은 값을 갖게 된다.

[수학식]

Vth=Vth0+γ(Vsb)^1/2

여기서, Vth0은 소오스와 벌크간의 포텐셜 차가 없을 때의 드레솔드 전압이고, γ는 벌크의 도핑 농도에 의존하는 상수(일반적으로 0.4-1.2)이다. 상기 Vth는 소오스의 전압이 벌크에 비해 높을수록 큰 값을 갖게 되어 바디 효과(body effect)가 나타나게 된다.

그러므로 고전압 발생 회로의 전달 트랜지스터는 소오스와 벌크간의 과도한 전압 차이로 인한 드레솔드 전압 강하로 VPP가 원하는 레벨까지 도달하지 못한다. 이를 보상하기 위해 많은 펌프단들이 요구되어 결국은 펌프 효율(pump efficiency)을 떨어뜨리는 요인이 된다.

본 발명의 목적은 펌프 효율을 개선하여 원하는 레벨까지 승압된 고전압을 공급하는 고전압 발생 회로를 제공하기 위함이다.

도 1은 고전압 발생 회로의 블록도;

도 2는 종래 기술에 따른 고전압 발생 회로의 회로도;

도 3은 도 2의 고전압 발생 회로의 동작 타이밍도;

도 4는 본 발명에 따른 고전압 발생 회로의 회로도;

도 5는 본 발명에 따른 전달 트랜지스터의 단면도; 그리고

도 6은 도 4의 고전압 발생 회로의 동작 타이밍도이다.

*도면의 주요부분에 대한 부호 설명

100 : 펄스 발생 회로 130 : 구동 회로

(구성)

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 공급 전압의 레벨에 비해서 높은 레벨을 갖는 고전압을 발생하기 위한 고전압 발생 회로는 펄스 신호를 발생하는 발진 회로와; 상기 발진 회로로부터 펄스 신호들을 받아들여 상보적인 레벨을 갖는 신호쌍을 발생하는 입력 회로와; 상기 입력 수단으로부터의 상기 출력 신호들을 증폭하는 구동 회로와; 제 1 및 제 2 전극들을 갖는 복수 개의 커패시터들을 포함하고, 상기 제 1 전극들은 각각 상기 구동 수단으로부터의 증폭된 출력 신호들을 받아들이는 펌프 회로와; 상기 구동 회로에 벌크가 연결되고, 상기 펌프 회로의 복수개의 커패시터들의 제 2 전극들에 연결되어 전압 펌핑 노드에 고전압을 전달하는 전달 회로와; 그리고 전원전압과 동일한 전압으로 상기 전압 펌핑 노드를 파워업 상태로 초기화하는 바이어스 회로를 포함한다.

바람직한 실시예에 있어서, 상기 전달 트랜지스터의 벌크는, 고전압을 전달할 때 전원 전압레벨로 챠지된다.

바람직한 실시예에 있어서, 상기 전달 회로는, 소오스, 드레인 및 게이트를 갖는 NMOS 트랜지스터들로 구성되며, 벌크는 상기 구동 회로에 연결된다.

바람직한 실시예에 있어서, 상기 NMOS 트랜지스터들은, 반도체 기판내에 형성된 제 1 도전형의 제 1 웰내의 제 2 도전형의 제 2 웰내에 형성되며, 상기 제 2 웰은 상기 구동 회로에 연결된다.

이와 같은 장치에 의해서, 전달 트랜지스터의 바디 효과에 의한 드레솔드 전압의 강하를 줄여 원하는 고전압 레벨까지 펌핑할 수 있다.

(실시예)

이하 본 발명에 따른 참조 도면 도 3내지 도 6에 의거하여 설명한다.

도 3은 본 발명에 따른 고전압 발생 회로의 상세 회로도이다.

외부 전원 전압보다 높은 전압을 필요로 하는 반도체 메모리 장치에서는 챠지 펌프 회로(charge pump circuit), 부스팅 회로(boosting circuit) 또는 액티브 킥커(active kicker)와 같은 고전압 발생 회로를 이용한다.

고전압 발생 회로는 입력 회로 (input circuit)(100), 구동 회로 (drive circuit)(130), 펌프 회로(pump circuit), 전달 회로(transfer circuit) 그리고 바이어스 회로(bias circuit)를 포함한다.

상기 입력 회로 (100)는 입력단에 직렬로 접속되는 인버터들(101, 102, 103, 104) 및 노어 게이트 (105)및 낸드 게이트(106)를 포함하며, 도 1의 발진 회로 (10)로부터 발생되는 펄스 신호를 받아들여 상보적인 한 쌍의 펄스 신호를 발생한다. 구동 회로 (130)는 노어 게이트 (105)의 출력단에 대응되는 제 1 노드 (N1)와 전달 게이트 (TM11) 사이에 직렬로 연결되는 제 1 그룹의 인버터들 (131, 132), 상기 제 1 노드 (N1)와 전달 게이트 (TM12) 사이에 직렬로 연결되는 제 2 그룹의 인버터들 (133, 134, 135), 낸드 게이트 (106)의 출력단에 연결되는 인버터 (107)와 전달 게이트 TM13 사이에 직렬로 연결되는 제 3 그룹의 인버터들 (136, 137) 그리고 상기 인버터 (107)와 전달 게이트 TM14 사이에 직렬로 연결되는 제 4 그룹의 인버터들 (138, 139, 140)을 포함한다. 상기 구동 회로(130)는 상기 펄스 신호를 증폭하여 효과적으로 펌핑이 이루어지도록 한다.

펌프 회로는 커패시터들(C11, C12, C13, C14)을 포함하며, 상기 구동 회로로부터의 증폭된 펄스 신호를 받아들여 펌핑 동작이 이루어진다. 전달 회로는 상기 커패시터들 (C11,C12, C13, C14)에 대응되는 MOS 트랜지스터들 TM11, TM12, TM13, TM14)을 포함한다. 상기 MOS 트랜지스터들 중 C11과 C13에 대응되는 전달 트랜지스터들 (TM11, TM13)은 게이트와 드레인(소오스)이 상호 접속되어 상기 커패시터들의 일단에 각각 연결되고, 벌크는 노어 게이트 (105)와 인버터 (107)의 출력단인 제 1 노드 (N1)및 제 2 노드 (N2)에 각각 연결된다. 상기 MOS 트랜지스터들 중 C12, C14에 대응되는 전달 트랜지스터들(TM12, TM14)은 게이트가 상기 전달 트랜지스터들 (TM11, TM13)의 소오스(드레인)에 연결되고, 게이트와 드레인이 상호 접속되고 상기 커패시터들(C12, C14)에 각각 연결된다. 그리고 상기 전달 트랜지스터들(TM2, TM4)의 소오스는 고전압 발생 회로의 출력단(VPP)에 병렬로 연결되고, 벌크는 상기 제 2 그룹 및 제 4 그룹의 인버터들중 첫 번째 인버터들(33, 38)의 출력단에 각각 연결된다. 바이어스 회로는 게이트와 소오스가 상호 접속되고, 전원 전압이 인가된 단자와 상기 각 커패시터들(C11, C12, C13, C14) 사이에 채널이 형성되는 MOS 트랜지스터들(NM11, NM12, NM13, NM14)을 포함하며, 고전압 발생 회로의 출력단(VPP)을 프리챠지시킨다.

상술한 바와 같은 고전압 발생 회로는 발진 회로로부터 펄스 신호의 하이레벨 구간과 로우레벨 구간에서 모두 펌핑 동작이 이루어져 펌핑 효율이 높아지게 된다.

도 5는 게이트 라인 신장 방향으로 바라본 전달 트랜지스터의 단면도이다.

반도체 기판(P-sub)(200)내에 다른 MOS 트랜지스터와 분리되어 제 1 웰(N-well)(210)내에 제 2 웰(pocket P-well)(220)이 형성된다. 상기 제 2 웰(200)은 구동 회로 (130)에 연결된다. 전달 트랜지스터의 게이트와 드레인 (32)은 상호 접속되고 소오스(드레인)(33)는 다음 전달 트랜지스터나 출력단에 연결된다. 전달 트랜지스터를 제외한 MOS 트랜지스터들의 벌크는 그라운드에 바이어스되어 있다. 상기 제 2 웰 (220)은 최고 VCC레벨까지만 챠지되므로 제 1 웰과 PN순방향 바이어싱이 일어나지 않는다.

도 6은 본 발명에 따른 고전압 발생 회로의 동작 타이밍도이다.

이하 커패시터들(C11, C12)과 이에 대응되는 전달 트랜지스터들 (TM11, TM12)에 대해 설명하기로 한다.

도 3 및 도 6을 참조하면, 칩에 전원 전압이 인가되면 커패시터들에 연결되는 노드들(N13, N14)은 VCC-Vth로 프리챠지된다. 이는 전달 트랜지스터들(TM11, TM12)을 통해 VCC-2Vth가 전달되지만, 상기 전달 트랜지스터들(TM11, TM12)은 벌크(B1, B2)가 제 1 노드(N11)와 구동 회로의 인버터(33)에 연결되어 있어 둘 중의 하나는 VCC레벨로 챠지된다. 그에 따라, 고전압 발생 회로의 출력단(VPP)은 VCC-Vth레벨로 챠지된다. 이는 종래 VPP가 VCC-2Vth레벨로 프리챠지되던 것에 비해 본 발명에서는 Vth 만큼 더 프리챠지되어 초기레벨에서 최종 VPP레벨까지 펌핑하는데 소요되는 시간이 줄어들게 된다.

계속해서, 발진 회로로부터 도 5와 같은 펄스 신호(OSC)가 입력되면, C11과 C13 각각의 커플링에 의해 노드 N11, N13은 VCC-Vth와 2VCC-Vth 사이에서 트리거(trigger)된다. (이때, 커플링 비 α : 1이 됨) 전달 트랜지스터들 (TM11, TM13)의 벌크는 승압된 전압을 전달하는 구간에서 VCC레벨로 챠지되고 그 이외의 구간에서는 접지 전압을 유지한다. 그러므로 종래에 비해 전달 트랜지스터의 소오스-벌크간의 전압 차가 VCC만큼 낮춰진다.

노드들(N14, N16)도 상기 노드들(N13, N15)과 비슷하게 2VCC-2Vth에서 3VCC-2Vth사이에서 트리거된다. 상기 3VCC-2Vth레벨 까지 승압된 전압이 전달 트랜지스터들을 통해 출력단으로 전달될 때, 상기 전달 트랜지스터들의 벌크들(B2, B4)은 인버터들(33, 38)의 출력에 따라 전원 전압레벨로 챠지된다. 상기 승압된 전압이 전달 트랜지스터들을 통해 전달될 때, 소오스와 벌크간의 전압차가 VCC만큼 낮아지므로 바디 효과에 의한 드레솔드 전압의 강하를 줄일 수 있다. 이는 고전압 발생 회로의 펌핑 효율을 개선시킨다.

본 발명에 따르면, 바디 효과로 인한 드레솔드 전압의 상승을 줄여 고전압을 원하는 레벨까지 상승시킬 수 있다.

Claims (4)

1. 공급 전압의 레벨에 비해서 높은 레벨을 갖는 고전압을 발생하기 위한 고전압 발생 회로에 있어서,

   펄스 신호를 발생하는 발진 회로와;

   상기 발진 회로로부터 펄스 신호들을 받아들여 상보적인 레벨을 갖는 신호쌍을 발생하는 입력 회로와;

   상기 입력 수단으로부터의 상기 출력 신호들을 증폭하는 구동 회로와;

   제 1 및 제 2 전극들을 갖는 복수 개의 커패시터들을 포함하고, 상기 제 1 전극들은 각각 상기 구동 수단으로부터의 증폭된 출력 신호들을 받아들이는 펌프 회로와;

   상기 구동 회로에 벌크가 연결되고, 상기 펌프 회로의 복수개의 커패시터들의 제 2 전극들에 연결되어 전압 펌핑 노드에 고전압을 전달하는 전달 회로와; 그리고

   전원전압과 동일한 전압으로 상기 전압 펌핑 노드를 파워업 상태로 초기화하는 바이어스 회로를 포함하는 고전압 발생 회로.
2. 제 1 항에 있어서,

   상기 전달 트랜지스터의 벌크는, 고전압을 전달할 때 전원 전압레벨로 챠지되는 고전압 발생 회로.
3. 제 1 항에 있어서,

   상기 전달 회로는, 소오스, 드레인 및 게이트를 갖는 NMOS 트랜지스터들로 구성되며, 벌크는 상기 구동 회로에 연결되는 고전압 발생 회로.
4. 제 3 항에 있어서,

   상기 NMOS 트랜지스터들은, 반도체 기판내에 형성된 제 1 도전형의 제 1 웰내의 제 2 도전형의 제 2 웰내에 형성되며, 상기 제 2 웰은 상기 구동 회로에 연결되는 고전압 발생 회로.