近年の低電圧電源化に伴い、駆動に必要な電圧が昇圧回路により生成されることが多くなっている。例えば、液晶ディスプレイを駆動するTFT(Thin Film Transistor)ドライバIC(Integrated Circuit)の電源回路においては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を使用したチャージポンプ方式の昇圧回路が用いられることがある。この昇圧回路に入力される電源電圧は、ドライバICに電源電圧を供給する電源系システムの構成により異なっている。したがって、同じドライバICでも種々の入力電源電圧が供給される可能性があり、幅広い入力電源電圧を効率よく昇圧出力しながら、昇圧回路の基板面積を縮小化する技術が望まれている。
このような昇圧回路は、例えば、特開2005−304126号公報に開示されている。図1に、その昇圧回路90の構成が示される。昇圧回路90は、PチャネルMOSトランジスタP911〜P914と、コンデンサC1〜C4と、PチャネルMOSトランジスタP921、P923と、NチャネルMOSトランジスタN921、N923と、ゲート制御部500、600、700、800とを具備する。
トランジスタP911〜P914は、電源電圧VDC1と昇圧電圧VDC3との間に直列に接続され、チャージポンプのスイッチ動作を行う。コンデンサC1〜C4は、これらのトランジスタに接続され、チャージポンプのチャージを保持する。コンデンサC1は、トランジスタP911、P912の接続ノードと、インバータ921の出力ノードとの間に接続される。コンデンサC2は、トランジスタP912、P913の接続ノードと、電圧VSSとの間に接続される。コンデンサC3は、トランジスタP913、P914の接続ノードと、インバータ923の出力ノードとの間に接続される。コンデンサC4は、電源電圧VDC3と電源電圧VSSとの間に接続される。
トランジスタP921及びトランジスタN921は、インバータ921を構成する。トランジスタP923及びトランジスタN923は、インバータ923を構成する。ゲート制御部500、600、700、800は、トランジスタP911〜P914にゲート電圧VG1〜VG4をそれぞれ供給する。
ゲート制御部500は、インバータ521〜523と、レベルシフタ531とを備える。ゲート制御部500は、昇圧クロック信号VIN2を入力して、トランジスタP911にゲート電圧VG1を印加する。ゲート制御部600は、インバータ621〜623と、レベルシフタ631とを備える。ゲート制御部600は、昇圧クロック信号VIN1を入力して、トランジスタP912にゲート電圧VG2を印加する。ゲート制御部700は、インバータ721〜723と、レベルシフタ731とを備える。ゲート制御部700は、昇圧クロック信号VIN2を入力して、トランジスタP913にゲート電圧VG3を印加する。ゲート制御部800は、インバータ821〜823と、レベルシフタ831とを備える。ゲート制御部800は、昇圧クロック信号VIN1を入力して、トランジスタP914にゲート電圧VG4を印加する。
昇圧クロック信号VIN1及びVIN2は、ハイレベル電圧を電源電圧VDC1とし、ローレベル電圧を電源電圧VSSとする信号である。レベルシフタ531及び631は、この昇圧クロック信号VIN1及びVIN2のハイレベル電圧を電圧VDC1から電圧VDC2にレベルシフトする。また、レベルシフタ731及び831は、昇圧クロック信号VIN1及びVIN2のハイレベル電圧を電圧VDC1から電圧VDC3にレベルシフトする。
トランジスタP911及びP912と、インバータ921と、コンデンサC1及びC2とは、第1の昇圧手段を形成し、トランジスタP913及びP914と、インバータ923と、コンデンサC3及びC4とは、第2の昇圧手段を形成する。この昇圧回路90は、昇圧クロック信号VIN1及びVIN2が供給されてチャージポンプ動作を行い、第1の昇圧手段が電源電圧VDC1を昇圧して電源電圧VDC2を生成し、さらに、第2の昇圧手段が電源電圧VDC2を昇圧して電源電圧VDC3を生成する。
ここでは、説明を簡単にするために、基準電圧となる電源電圧VSSを0ボルト(接地電位)とし、電源電圧VDC1をVボルト(例えば、2.8ボルト)とする。また、昇圧回路90が理想的に動作するものとして、電源電圧VDC2は2Vボルト(例えば、5.6ボルト)に、電源電圧VDC3は3Vボルト(例えば、8.4ボルト)に昇圧されるものとして説明される。また、トランジスタの耐圧をV程度(例えば3ボルト)、2V程度(例えば6ボルト)、3V程度(例えば9ボルト)として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
図2に、レベルシフタ531、631、731、831(総称してn31とする)の構成例が示される。レベルシフタn31は、PチャネルMOSトランジスタP31、P32と、NチャネルMOSトランジスタN31、N32とを備える。NチャネルMOSトランジスタN31、N32のゲートに、それぞれクロック信号VINP、VINNが入力される。クロック信号VINNは、クロック信号VINPを反転した信号である。
トランジスタP31とトランジスタN31とは電源電圧VDDと電源電圧VSSとの間に直列に接続され、トランジスタP31、N31のドレイン同士の接続ノードは、トランジスタP32のゲートに接続される。トランジスタP32とトランジスタN32とは電源電圧VDDと電源電圧VSSとの間に直列に接続され、トランジスタP32、N32のドレイン同士の接続ノードは、トランジスタP31のゲートに接続される。このノードからハイレベル電圧が電圧VDDにレベルシフトされた出力信号VLSOが取り出される。
レベルシフタ531、631の電源電圧VDDとして、電圧VDC2(2Vボルト)が供給される。したがって、レベルシフタ531、631において、各トランジスタのゲート・ソース間、またはゲート・ドレイン間には2Vボルトの電圧が印加される。低耐圧トランジスタのゲート・ソース間耐圧がVボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ531、631の各トランジスタには、ゲート・ソース間耐圧が2Vボルト程度の中耐圧トランジスタを使用する必要がある。
また、レベルシフタ731、831の電源電圧VDDとして、電圧VDC3が供給され、電圧VDC3は3Vボルトである。したがって、レベルシフタ731、831において、各トランジスタのゲート・ソース間、またはゲート・ドレイン間には3Vボルトの電圧が印加される。中耐圧トランジスタのゲート・ソース間耐圧が2Vボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ731、831の各トランジスタには、ゲート・ソース間耐圧が3Vボルト程度の高耐圧トランジスタを使用する必要がある。
図3に、インバータ521〜523、621〜623、721〜723、821〜823の構成が示される。各インバータは、電源電圧VDD1とVDD0との間に、直列に接続されるPチャネルMOSトランジスタP20とNチャネルMOSトランジスタN20とを有する。トランジスタP20、N20のゲートに入力信号INPUTが印加され、トランジスタP20、N20のドレインの接続ノードから出力信号OUTPUTが取り出される。インバータ521、621、721、821の場合、電源電圧VDD1として電圧VDC1が供給され、電源電圧VDD0として電圧VSSが供給される。インバータ522〜523、622〜623の場合、電源電圧VDD1として電圧VDC2が供給され、電源電圧VDD0として電圧VSSが供給される。インバータ722〜723、822〜823は、電源電圧VDD1として電圧VDC3が供給され、電源電圧VDD0として電圧VDC1が供給される。
インバータ521、621、721、821は、電源電圧VDC1及び電源電圧VSSが供給され、クロック信号VIN1、VIN2を反転させる反転動作を行う。したがって、インバータ521、621、721、821には、低耐圧トランジスタを使用することができる。また、インバータ522〜523、622〜623は、電源電圧VDC2及び電源電圧VSSが供給され、レベルシフタ531、631の出力バッファとして機能する。したがって、インバータ522〜523、622〜623には、中耐圧トランジスタを使用する必要がある。さらに、インバータ722〜723、822〜823は、電源電圧VDC3及び電源電圧VDC1が供給されて動作する。インバータ722、822は、電源電圧VDC3と電源電圧VSSとの間で変移する信号をレベルシフタ731、831から入力する。インバータ722、822は、この入力信号のローレベル電圧を電源電圧VSSから電源電圧VDC1にレベルシフトする。インバータ722、822に含まれるトランジスタのゲート・ソース間電圧、または、ゲート・ドレイン間電圧は、3Vボルト(例えば8.4ボルト)になるため、中耐圧トランジスタでは耐圧が不足し、高耐圧トランジスタを使用する必要がある。また、インバータ723、823は、インバータ722、822から出力される電圧VDC1〜VDC3で変移する信号を反転する。
次に、昇圧回路90の動作を説明する。トランジスタP911〜P914のスイッチング動作と、インバータ921及び923のクロック信号を反転する動作により、コンデンサC1及びC3の充放電が繰り返される。それに伴って、電荷がコンデンサC2、C4に移動し、チャージポンプ動作が行われる。すなわち、トランジスタP911を介してコンデンサC1が充電され、トランジスタP912を介してコンデンサC1の電荷がコンデンサC2に移動し、コンデンサC2が充電される。コンデンサC2の電圧VDC2が次第に立ち上がり、定常状態において電源電圧VDC1の約2倍(2Vボルト)に達する。また、トランジスタP913を介してコンデンサC3が充電され、トランジスタP914を介してコンデンサC3の電荷がコンデンサC4に移動し、コンデンサC4が充電される。コンデンサC4の電圧VDC3が次第に立ち上がり、定常状態において電源電圧VDC1の約3倍(3Vボルト)に達する。
図4に、定常状態に達した後の昇圧回路90の各部の電圧変化を示す波形が示される。昇圧クロック信号VIN1(図4(a))及びVIN2(図4(b))は、互いに逆相の信号であり、ハイレベル電圧がVボルト、ローレベル電圧が0ボルトである。
レベルシフタ531及び631は、昇圧クロック信号VIN2、VIN1のハイレベルをレベルシフトし、ハイレベル電圧が2Vボルト、ローレベル電圧が0ボルトの信号が得られる。この信号は、トランジスタP911のゲート電圧VG1(図4(f))、トランジスタP912のゲート電圧VG2(図4(e))として供給される。トランジスタP911、P912は、ゲート電圧がハイレベルのときオフし、ローレベルのときオンする。これにより、コンデンサC1の両端の電圧VP1、VM1は、図4(h)に示されるように、2Vボルト〜Vボルト間、Vボルト〜0ボルト間で変化する。
また、レベルシフタ731及び831は、昇圧クロック信号VIN2、VIN1のハイレベルをレベルシフトし、ハイレベル電圧を3Vボルトにする。その信号をインバータ722、822がローレベル電圧をVボルトにレベルシフトし、トランジスタP913のゲートに印加されるゲート電圧VG3(図4(d))と、トランジスタP914のゲートに印加されるゲート電圧VG4(図4(c))とが得られる。トランジスタP913、P914は、ゲート電圧がハイレベルのときオフし、ローレベルのときオンする。これにより、図4(g)に示されるように、コンデンサC3の両端の電圧VP3、VM3は、3Vボルト〜2Vボルト間、Vボルト〜0ボルト間で変化する。
ここで、トランジスタP913のゲート電圧VG3、トランジスタP914のゲート電圧VG4は最大で3Vボルトになるが、最小電圧は0ボルトではなく、電圧VDC1すなわちVボルトとなる。また、トランジスタP913、P914のソース又はドレイン電圧は、2Vボルト〜3Vボルトである。
図5に、各トランジスタのノード間電圧が示される。図5(a)に示されるように、トランジスタP912、P914のゲート・ソース(ドレイン)間電圧(VG2−VDC2、VG4−VDC3)は、0ボルト〜−2Vボルト間で変化する。また、トランジスタP912、P914のゲート・ドレイン(ソース)間電圧(VG2−VP1、VG4−VP3)は、図5(b)に示されるように、Vボルト〜−2Vボルト間で変化する。さらに、トランジスタP912、P914のソース・ドレイン間電圧(VDC2−VP1、VDC3−VP3)は、図5(c)に示されるように、Vボルト〜0ボルト間で変化する。
また、トランジスタP911、P913のゲート・ソース(ドレイン)間電圧(VG1−VP1、VG3−VP3)は、図5(d)に示されるように、Vボルト〜−2Vボルト間で変化する。トランジスタP911、P913のゲート・ドレイン(ソース)間電圧(VG1−VDC1、VG3−VDC2)は、図5(e)に示されるように、Vボルト〜−Vボルト間で変化する。さらに、トランジスタP911、P913のソース・ドレイン間電圧(VP1−VDC1、VP3−VDC2)は、図5(f)に示されるように、Vボルト〜0ボルト間で変化する。
図5から分かるように、トランジスタP913、P914のゲート・ソース(ドレイン)間電圧、及び、ドレイン・ソース間電圧の最大値は、2Vボルトである。また、トランジスタP911、P912のゲート・ソース(ドレイン)間電圧、及び、ドレイン・ソース間電圧の最大値も2Vボルトである。したがって、チャージポンプ動作を行うトランジスタP911〜P914は、ゲート・ソース(ドレイン)間耐圧が2Vボルト程度の中耐圧トランジスタである必要がある。
このように、昇圧回路90では、供給される電源電圧VDC1がVボルト(例えば2.8ボルト)の場合、チャージポンプ動作を行うトランジスタP911〜P914のゲート・ソース(ドレイン)間電圧の最大値は、2Vボルト(例えば5.6ボルト)の電圧が印加されるが、低耐圧トランジスタのゲート・ソース間耐圧がVボルト程度(例えば3ボルト)であると、ゲート電圧がその値を超えてしまうため、中耐圧トランジスタを使用しなければならない。しかしながら、中耐圧トランジスタは、低耐圧トランジスタよりもサイズが大きく、中耐圧トランジスタを使用すると基板面積は増加し、チップサイズが大きくなってコストの上昇を招く。
また、この昇圧回路90では、供給される電源電圧VDC1が高い場合、例えば、電圧V=3〜5ボルト程度の場合、その約2倍の昇圧電圧は、2V=6〜10ボルトとなる。このようなチャージポンプ動作を行うトランジスタP911〜P914は、さらに高い耐圧を要求され、高耐圧トランジスタを使用しなければならなくなる。このため、チップサイズがさらに大きくなる。
このように、昇圧回路90の構成では、チャージポンプ動作を行うトランジスタP911〜P914が、供給される電源電圧VDC1に対して、約2倍以上の耐圧が必要であるため、チップサイズの縮小化に難点がある。
図面を参照して本発明の実施の形態を説明する。ここでは、基準となる電圧レベルが明示されない場合、各ノードの電圧は、電源電圧VSS(0ボルト)を基準として記載する。
本発明の第1の実施の形態に係る昇圧回路10は、図6に示されるように、昇圧クロック生成回路12から昇圧クロック信号VIN11、VIN21を供給され、電源電圧VDC1を約2倍に昇圧した電圧VDC2、約3倍に昇圧した電圧VDC3を生成する。
昇圧回路10は、図7に示されるように、PチャネルMOSトランジスタP11〜P14と、コンデンサC1〜C4と、インバータ21、23と、ゲート制御部100、200、300、400とを具備する。
トランジスタP11〜P14は、電源電圧VDC1と昇圧電圧VDC3との間に直列に接続され、チャージポンプ動作のスイッチとして動作する。コンデンサC1〜C4は、これらのトランジスタに接続され、チャージポンプ動作の電荷を保持する。コンデンサC1は、トランジスタP11、P12の接続ノード(電圧VP1)と、インバータ21の出力ノード(電圧VM1)との間に接続される。コンデンサC2は、トランジスタP12、P13の接続ノード(電圧VDC2)と、電圧VSSとの間に接続される。コンデンサC3は、トランジスタP13、P14の接続ノード(電圧VP3)と、インバータ23の出力ノード(電圧VM3)との間に接続される。コンデンサC4は、電圧VDC3と電圧VSSとの間に接続される。
インバータ21は、PチャネルMOSトランジスタP21とNチャネルMOSトランジスタN21とを備え、昇圧クロック信号VIN11を入力してコンデンサC1の両端の電圧を同時に変化させる電圧VM1を生成する。インバータ23は、PチャネルMOSトランジスタP23とNチャネルMOSトランジスタN23とを備え、昇圧クロックVIN11を入力してコンデンサC3の両端の電圧を同時に変化させる電圧VM3を生成する。インバータ21、23には、電源電圧VDC1が供給される。
ゲート制御部100は、インバータ121〜123とレベルシフタ131とを備え、昇圧クロック信号VIN21を入力してトランジスタP11のゲートに印加する電圧VG1を生成する。昇圧クロック信号VIN21は、電源電圧VDC1と電源電圧VSSとの間で変化する。レベルシフタ131は、その昇圧クロック信号VIN21と、インバータ121からその反転信号とを入力し、電源電圧VDC2と電源電圧VSSとの間で変化するようにレベルシフトしてインバータ122に出力する。インバータ122は、反転した信号をインバータ123に出力する。インバータ123は、さらに反転した信号をゲート電圧VG1としてトランジスタP11のゲートに印加する。インバータ121には電源電圧VDC1、VSSが供給され、インバータ122とレベルシフタ131には電源電圧VDC2、VSSが供給され、インバータ123には電源電圧VP1、VSSが供給される。
ゲート制御部200は、インバータ221〜222と、レベルシフタ231と、PチャネルMOSトランジスタP241〜P242とを備え、昇圧クロック信号VIN11を入力してトランジスタP12のゲートに印加する電圧VG2を生成する。昇圧クロック信号VIN11は、電源電圧VDC1と電源電圧VSSとの間で変化する。レベルシフタ231は、その昇圧クロック信号VIN11と、インバータ221からその反転信号とを入力し、電源電圧VDC2と電源電圧VSSとの間で変化するようにレベルシフトしてトランジスタP241のゲート及びインバータ222に出力する。インバータ222は、反転した信号をトランジスタP242のゲートに印加する。インバータ221には電源電圧VDC1、VSSが供給され、レベルシフタ231及びインバータ222には電源電圧VDC2、VSSが供給される。また、トランジスタP241には電源電圧VDC1、トランジスタP242には電源電圧VDC2が供給される。トランジスタP241、P242の接続ノードがトランジスタP12のゲートに接続されるため、トランジスタP12のゲートには電圧VDC1または電圧VDC2が印加されることになる。
ゲート制御部300は、インバータ321〜323とレベルシフタ331とを備え、昇圧クロック信号VIN21を入力してトランジスタP13のゲートに印加する電圧VG3を生成する。レベルシフタ331は、昇圧クロック信号VIN21と、インバータ321からその反転信号とを入力し、電源電圧VDC3と電源電圧VSSとの間で変化するようにレベルシフトしてインバータ322に出力する。インバータ322は反転した信号をインバータ323に出力する。インバータ323は、さらに反転した信号をゲート電圧VG3としてトランジスタP13のゲートに印加する。インバータ321には電源電圧VDC1、VSSが供給され、インバータ322及びレベルシフタ331には電源電圧VDC3、VSSが供給され、インバータ323には電源電圧VP3、VDC1が供給される。
ゲート制御部400は、インバータ421〜422とレベルシフタ431とPチャネルMOSトランジスタP441〜P442とを備え、昇圧クロック信号VIN11を入力してトランジスタP14のゲートに印加する電圧VG4を生成する。レベルシフタ431は、昇圧クロック信号VIN11と、インバータ421からその反転信号とを入力し、電源電圧VDC3と電源電圧VSSとの間で変化するようにレベルシフトしてトランジスタP441のゲート及びインバータ422に出力する。インバータ422は、反転した信号をトランジスタP442のゲートに印加する。インバータ421には電源電圧VDC1、VSSが供給され、レベルシフタ431及びインバータ422には電源電圧VDC3、VSSが供給される。また、トランジスタP441には電源電圧VDC2、トランジスタP442には電源電圧VDC3が供給される。トランジスタP441、P442の接続ノードがトランジスタP14のゲートに接続されるため、トランジスタP14のゲートには電圧VDC2または電圧VDC3が印加されることになる。
第1の昇圧手段は、トラジスタP11、P12と、インバータ21と、コンデンサC1、C2とを含む。第2の昇圧手段は、トランジスタP13、P14と、インバータ23と、コンデンサC3、C4とを含む。この昇圧回路10は、昇圧クロック信号VIN11及びVIN21が入力されてチャージポンプ動作を行い、第1の昇圧手段が電源電圧VDC1を昇圧して電源電圧VDC2を生成し、さらに、第2の昇圧手段が電源電圧VDC2を昇圧して電源電圧VDC3を生成する。ここでは、説明を簡単にするために、基準電圧となる電源電圧VSSが0ボルト(接地電圧)であり、電源電圧VDC1がVボルト(例えば、2.8ボルト)であり、電源電圧VDC2が2Vボルト(例えば、5.6ボルト)になり、電源電圧VDC3が3Vボルト(例えば、8.4ボルト)になるものとする。また、トランジスタの耐圧をV程度(例えば3ボルト)、2V程度(例えば6ボルト)、3V程度(例えば9ボルト)として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
レベルシフタ131、231、331、431(総称してn31とする)は、図2に示されるように、PチャネルMOSトランジスタP31、P32と、NチャネルMOSトランジスタN31、N32とを備える。トランジスタN31、N32のゲートに、それぞれクロック信号VINP、VINNが入力される。クロック信号VINNは、クロック信号VINPを反転した信号である。このレベルシフタn31は、背景技術で説明されたレベルシフタと同じ構成であるが、他の構成であってもよい。
トランジスタP31とトランジスタN31とは電源電圧VDDと電源電圧VSSとの間に直列に接続され、トランジスタP31及びN31のドレイン同士の接続ノードは、トランジスタP32のゲートに接続される。トランジスタP32、トランジスタN32は、電源電圧VDDと電源電圧VSSとの間に直列に接続される。トランジスタP32、N32のドレイン同士の接続ノードは、トランジスタP31のゲートに接続される。このノードからハイレベルが電圧VDDにレベルシフトされた出力信号VLSOが取り出される。
レベルシフタ131、231の場合、電源電圧VDDとして電源電圧VDC2が供給される。したがって、レベルシフタ131、231において、各トランジスタのゲート・ソース間、または、ゲート・ドレイン間に、2Vボルトの電圧が印加される。そのため、低耐圧トランジスタのゲート・ソース間耐圧がVボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ131、231の各トランジスタには、ゲート・ソース間耐圧が2Vボルト程度の中耐圧トランジスタを使用する必要がある。
また、レベルシフタ331、431の場合、電源電圧VDDとして電源電圧VDC3が供給される。したがって、レベルシフタ331、431において、各トランジスタのゲート・ソース間、または、ゲート・ドレイン間に、3Vボルトの電圧が印加される。中耐圧トランジスタのゲート・ソース間耐圧が2Vボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ331及び431の各トランジスタには、ゲート・ソース間耐圧が3Vボルト程度の高耐圧トランジスタを使用する必要がある。
図3に、インバータ121〜123、221〜222、321〜323、421〜422の構成が示される。インバータは、電源電圧VDD1とVDD0との間に、PチャネルMOSトランジスタP20とNチャネルMOSトランジスタN20とが直列に接続される。それぞれのトランジスタのゲートに入力信号INPUTが印加され、それぞれのドレインの接続ノードから出力信号OUTPUTが取り出される。
インバータ121、221、321、421の場合、電源電圧VDD1として電圧VDC1(Vボルト)が供給され、電源電圧VDD0として電圧VSSが供給される。したがって、これらのインバータのトランジスタは、低耐圧トランジスタを使用することができる。また、インバータ122、222の場合、電源電圧VDD1として電源電圧VDC2(最大2Vボルト)が供給され、電源電圧VDD0として電源電圧VSSが供給される。したがって、これらのインバータのトランジスタは、中耐圧トランジスタを使用する必要がある。さらに、インバータ322、422の場合、電源電圧VDD1として電源電圧VDC3(最大3Vボルト)が供給され、電源電圧VDD0として電源電圧VSSが供給される。したがって、これらのインバータのトランジスタは、高耐圧トランジスタを使用する必要がある。
インバータ123の場合は、電源電圧VDD1としてトランジスタP11、P12の接続ノードの電圧VP1が供給され、電源電圧VDD0として電源電圧VSSが供給される。したがって、インバータ123の入力がローレベル(VSS)になると、出力は電圧VP1のレベルになる。インバータ123の出力は、トランジスタP11のゲートに接続されている。そのため、インバータ123の入力にローレベル電圧(VSS)が印加されると、トランジスタP11はオフ状態(電気的に非導通状態)になる。インバータ123の入力がハイレベル(VDC2)になると、出力はローレベル(VSS)になり、トランジスタP11はオン状態(電気的に導通状態)になる。インバータ123が備える各トランジスタには、ゲート・ソース間またはゲート・ドレイン間に、2Vボルトの電圧が印加されるため、中耐圧トランジスタを使用する必要がある。
インバータ323の場合は、電源電圧VDD1としてトランジスタP13、P14の接続ノードの電圧VP3が供給され、電源電圧VDD0として電源電圧VDC1が供給される。したがって、インバータ323の入力がローレベル(電圧VSS)の場合、出力電圧VG3は電圧VP3になる。インバータ323の出力は、トランジスタP13のゲートに接続されている。そのため、インバータ323の入力にローレベル電圧(電圧VSS)が印加されると、トランジスタP13はオフ状態になる。インバータ323の入力がハイレベル(電圧VDC3)の場合、トランジスタN20は電源電圧VDD0をローレベル電圧として出力する。したがって、出力電圧VG3はローレベル(電圧VDC1)になり、トランジスタP13はオン状態になる。インバータ323が備える各トランジスタには、ゲート・ソース(ドレイン)間に3Vボルトが印加されるため、高耐圧トランジスタを使用する必要がある。
トランジスタP242及びP241は、電源電圧VDC2と電源電圧VDC1との間に直列に接続される。トランジスタP242、P241の接続ノードは、トランジスタP12のゲートに接続される。トラジスタP241のゲートは、レベルシフタ231の出力に直接接続され、トランジスタP242のゲートは、インバータ222を介してレベルシフタ231の出力に接続される。トラジスタP241及びトランジスタP242のゲートに印加される信号は、電源電圧VDC2と電源電圧VSSとの間で変化する。したがって、トランジスタP241及びトランジスタP242のゲートには、互いに逆相の関係にあるクロック信号が印加されることになり、一方がオン状態のときに他方はオフ状態となるように動作する。トランジスタP241がオン状態のときは、電圧VDC1がトランジスタP12のゲートに印加され、トランジスタP242がオン状態のときは、電圧VDC2がトランジスタP12のゲートに印加される。すなわち、トランジスタ241は、レベルシフタ231から出力される出力信号をスライスし、ローレベルを電源電圧VSSから電源電圧VDC1にシフトさせるレベルシフト手段として機能する。トランジスタP12は、ゲート電圧VG2が電圧VDC2のときオフ状態になり、ゲート電圧VG2が電圧VDC1のときオン状態になる。したがって、トランジスタP241がオン状態のとき、トランジスタP12はオン状態になり、トランジスタP242がオン状態のとき、トランジスタP12はオフ状態になる。
ここで、昇圧動作の開始時の動作を説明する。第1の昇圧手段のチャージポンプ動作が開始される前、電圧VDC2は電源電圧VDC1に等しいものとする。すなわち、コンデンサC2を電源電圧VDC1まで充電した状態で昇圧動作が開始される。
トランジスタP241、P242のゲート電圧は、電源電圧VDC2及び電源電圧VSSが供給されているレベルシフタ231及びインバータ222の出力であり、昇圧クロックVIN11に応じて電圧VDC2と電圧VSSとの間で変化する。すなわち、トランジスタP241、P242のゲート電圧のローレベルは電源電圧VSSであり、トランジスタP241、P242の一方はオン状態になる。チャージポンプ動作の開始時、電圧VDC2=電源電圧VDC1であるから、トランジスタP241、P242のどちらか一方がオン状態になって、トランジスタP12のゲートに電圧VDC1を与える。したがって、チャージポンプ動作の開始時、トランジスタP12のゲート電圧VG2が不安定状態にならず、トランジスタP12のスイッチング動作が正常に機能する。なお、動作開始時、トランジスタP12のゲート電圧VG2が不定状態であると、トランジスタP12がオン状態にならず、コンデンサC1の電荷をコンデンサC2へチャージすることができないため、チャージポンプ動作が正常に行われない。
昇圧クロック信号VIN11がローレベルのとき、トランジスタP241がオン状態となって、トランジスタP12のゲートに電圧VDC1を供給する(VG2=VDC1)。それとともに、インバータ21の出力は、ハイレベルになって、コンデンサC1との接続ノードの電圧VM1を引き上げ(VM1=VDC1)、コンデンサC1とトランジスタP11との接続ノードの電圧VP1を押し上げる(VP1=VM1+VDC1=2・VDC1)。したがって、トランジスタP12はオン状態になり、コンデンサC1からコンデンサC2へ電荷が移動して、コンデンサC2は充電され、電圧VDC2は上昇する。
トランジスタP241、P242では、ゲート・ソース(ドレイン)間に2Vボルトの電圧が印加されるため、中耐圧トランジスタを使用する必要がある。しかし、トランジスタP12では、ゲート・ソース(ドレイン)間及びソース・ドレイン間にVボルトの電圧が印加されるに過ぎず、低耐圧トランジスタを使用することができる。
一方、トランジスタP442及びP441は、電源電圧VDC3と電源電圧VDC2との間に直列に接続される。トランジスタP442及びP441の接続ノードは、トランジスタP14のゲートに接続される。トランジスタP441のゲートは、レベルシフタ431の出力に直接接続され、トランジスタP442のゲートは、インバータ422を介してレベルシフタ431の出力に接続される。トランジスタP441及びトランジスタP442のゲートに印加される信号は、電源電圧VDC3と電源電圧VSSとの間で変化する。したがって、トランジスタP441及びP442のゲートには、互いに逆相の関係になるクロック信号が印加されることになり、一方がオン状態のときに他方はオフ状態となるように動作する。トランジスタP441がオン状態のときは、電圧VDC2がトランジスタP14のゲートに印加され、トランジスタP442がオン状態のときは、電圧VDC3がトランジスタP14のゲートに印加される。すなわち、トランジスタP441は、レベルシフタ431から出力される出力信号をスライスし、ローレベルを電源電圧VSSから電源電圧VDC2にシフトさせるレベルシフト手段として機能する。トランジスタP14は、ゲート電圧VG4が電圧VDC3のときオフ状態になり、ゲート電圧VG4が電圧VDC2のときオン状態にある。したがって、トランジスタP441がオン状態のとき、トランジスタP14はオン状態になり、トランジスタP442がオン状態のとき、トランジスタP14はオフ状態になる。
ここで、昇圧動作の開始時の動作を説明する。第2の昇圧手段のチャージポンプ動作が開始される前、電圧VDC2は電源電圧VDC2に等しいものとする。すなわち、コンデンサC4を電源電圧VDC2まで充電した状態で昇圧動作が開始される。
トランジスタP441、P442のゲート電圧は、電源電圧VDC3及び電源電圧VSSが供給されているレベルシフタ431及びインバータ422の出力であり、昇圧クロックVIN11に応じて電圧VDC3と電圧VSSとの間で変化する。すなわち、トランジスタP441、P442のゲート電圧のローレベルは電源電圧VSSであり、トランジスタP441、P442の一方はオン状態になる。チャージポンプ動作の開始時、電圧VDC3=電源電圧VDC2であるから、トランジスタP441、P442のどちらか一方がオン状態になって、トランジスタP14のゲートに電圧VDC2を与える。したがって、チャージポンプ動作の開始時、トランジスタP14のゲート電圧VG4が不安定状態にならず、トランジスタP14のスイッチング動作が正常に機能する。なお、動作開始時、トランジスタP14のゲート電圧VG4が不定状態であると、トランジスタP14がオン状態にならず、コンデンサC3の電荷をコンデンサC4へチャージすることができないため、チャージポンプ動作が正常に行われない。
昇圧クロック信号VIN11がローレベルのとき、トランジスタP441がオン状態となって、トランジスタP14のゲートに電圧VDC2を供給する(VG4=VDC2)。それとともに、インバータ23の出力は、ハイレベルになって、コンデンサC3との接続ノードの電圧VM3を引き上げ(VM3=VDC1)、コンデンサC3とトランジスタP13との接続ノードの電圧VP3を押し上げる(VP3=VM3+VDC2=3・VDC1)。したがって、トランジスタP14はオン状態になり、コンデンサC3からコンデンサC4へ電荷が移動して、コンデンサC4は充電され、電圧VDC3は上昇する。
トランジスタP441、P442では、ゲート・ソース(ドレイン)間に3Vボルト(例えば8.4ボルト)の電圧が印加されるため、高耐圧トランジスタを使用する必要がある。しかし、トランジスタP14では、ゲート・ソース(ドレイン)間及びソース・ドレイン間にVボルト(例えば2.8ボルト)の電圧が印加されるに過ぎず、低耐圧トランジスタを使用することができる。
次に、図8及び図9を参照して、昇圧回路10の定常状態における動作が説明される。図8、図9に、昇圧回路10の各部の電圧波形が示される。昇圧回路10は、トランジスタP11〜P14のスイッチング動作と、インバータ21、23の反転動作とによってコンデンサC1及びC3の充放電を繰り返し、それに伴うコンデンサC1、C3からコンデンサC2、C4への電荷の移動によりチャージポンプ動作を行う。その結果、トランジスタP12を介してコンデンサC2が充電される。コンデンサC2の電圧VDC2が次第に立ち上がり、定常状態において電源電圧VDC1の約2倍(2Vボルト)に達する。また、トランジスタP14を介してコンデンサC4が充電され、コンデンサC4の電圧VDC3が次第に立ち上がり、定常状態において、電源電圧VDC1の約3倍(3Vボルト)に達する。
昇圧クロック生成回路12は、昇圧クロック信号VIN11と、昇圧クロック信号VIN21とを生成し、昇圧回路10に供給する。昇圧クロック信号VIN11は、図8(a)に示されるように、立ち下がりタイミングが昇圧クロック信号VIN21の立ち上がりタイミングよりΔt1遅れている。昇圧クロック信号VIN21は、図8(b)に示されるように、立ち下がりタイミングが昇圧クロック信号VIN11の立ち上がりタイミングよりΔt1遅れている。Δt1は、トランジスタP11、P12の接続ノードの電圧VP1の立ち下がり遷移時間、及び、トランジスタP13、P14の接続ノードの電圧VP3の立ち下がり遷移時間を考慮して、これらの遷移時間以上になるように設定される。昇圧クロック生成回路12は、Δt1を調整できるように構成されることが好ましい。
図8(a)及び(b)に示されるように、昇圧クロック信号VIN11及びVIN21は、Vボルトと0ボルトとの間で変化する。インバータ21、23の出力VM1、VM3は、図8(h)、(g)に示されるように、昇圧クロック信号VIN11に応答して0ボルトとVボルトとの間で変化する。トランジスタP11、P13のゲートには、昇圧クロック信号VIN21がゲート制御部100、300によりレベルシフトされた信号VG1、VG3が印加される(図8(f)、(d))。
レベルシフタ131により昇圧クロック信号VIN21のハイレベルがシフトされ、2Vボルトと0ボルトとの間で変化する信号が生成される。この信号は、電源電圧VDC2が供給されるインバータ122により反転され、電源電圧VP1が供給されるインバータ123によりさらに反転される。電源電圧VP1は、インバータ21の出力に一端が接続されるコンデンサC1の他端の電圧であり、図8(h)に示されるように、昇圧クロック信号VIN11に応じて変化する。したがって、ゲート制御部100では、図8(f)に示されるように、2V−1V−0ボルトの間で変化するゲート電圧VG1が生成され、トランジスタP11のゲートに印加される。
また、レベルシフタ231により昇圧クロック信号VIN11のハイレベルがレベルシフトされ、トランジスタP241によりローレベルがレベルシフトされる。したがって、図8(e)に示されるように、電源電圧VDC1と電源電圧VDC2との間で変化するゲート電圧VG2がトランジスタP12のゲートに印加される。
レベルシフタ331により昇圧クロック信号VIN21のハイレベルがシフトされ、3Vボルトと0ボルトとの間で変化する信号が生成される。この信号は、電源電圧VDC3が供給されるインバータ322により反転され、電源電圧VP3が供給されるインバータ323によりさらに反転される。電源電圧VP3は、インバータ23の出力に一端が接続されるコンデンサC3の他端の電圧であり、図8(g)に示されるように、昇圧クロック信号VIN11に応じて変化する。したがって、ゲート制御部300では、図8(d)に示されるように、3V−2V−1Vボルトの間で変化するゲート電圧VG3が生成され、トランジスタP13のゲートに印加される。
また、レベルシフタ431により昇圧クロック信号VIN11のハイレベルがレベルシフトされ、トランジスタP441によりローレベルがレベルシフトされる。したがって、図8(c)に示されるように、電源電圧VDC2と電源電圧VDC3との間で変化するゲート電圧VG4(3Vボルト−2Vボルト間で変化)がトランジスタP14のゲートに印加される。
トランジスタP14のゲート電圧VG4は、図8(c)に示されるように、最大3Vボルトの電圧が印加されるが、最小のゲート電圧VG4は2Vボルトである。また、トランジスタP14のソース電圧またはドレイン電圧は、2Vボルト〜3Vボルトである。ゲート・ソース(ドレイン)間電圧の最大値は、図9(a)、(b)に示されるように、±V(例えば±2.8)ボルトである。図9(a)には、トランジスタP14のゲート・ソース(ドレイン)間電圧(VG4−VDC3)の波形が、図9(b)には、トランジスタP14のゲート・ドレイン(ソース)間電圧(VG4−VP3)の波形が示される。また、トランジスタP14のソース・ドレイン間電圧(VDC3−VP3)は、図9(c)に示されるように、最大Vボルトである。
トランジスタP13のゲート電圧VG3は、図8(d)に示されるように、最大3Vボルトの電圧が印加されるが、最小のゲート電圧VG3はVボルトである。また、トランジスタP13のソース電圧またはドレイン電圧は、2Vボルト〜3Vボルトである。ここで、昇圧クロック信号VIN11及びVIN21の立ち下がり遅延タイミングΔt1は、トランジスタP14とP13との接続ノードの電圧VP3の立ち下がり遷移時間以上となるように調整されている。そのため、電圧VP3が2Vボルトになってから、トランジスタP13のゲート電圧VG3が最小のVボルトになる。したがって、図9(d)、(e)に示されるように、ゲート・ソース(ドレイン)間電圧の最大値は、±Vボルトとなる。なお、図9(d)には、トランジスタP13のゲート・ソース(ドレイン)間電圧(VG3−VP3)の波形が示され、図9(e)には、トランジスタP13のゲート・ドレイン(ソース)間電圧(VG3−VDC2)の波形が示される。また、トランジスタP13のソース・ドレイン間電圧(VP3−VDC2)は、図9(f)に示されるように、最大Vボルトである。
トランジスタP12のゲート電圧VG2は、図8(e)に示されるように、最大2Vボルトの電圧が印加されるが、最小のゲート電圧VG2はVボルトである。また、トランジスタP12のソース電圧またはドレイン電圧は、Vボルト〜2Vボルトである。ゲート・ソース(ドレイン)間電圧の最大値は、図9(a)、(b)に示されるように、±Vボルト(例えば±2.8ボルト)である。なお、図9(a)には、トランジスタP12のゲート・ソース(ドレイン)間電圧(VG2−VDC2)の波形が示され、図9(b)には、トランジスタP12のゲート・ドレイン(ソース)間電圧(VG2−VP1)の波形が示される。また、トランジスタP12のソース・ドレイン間電圧(VDC2−VP1)は、図9(c)に示されるように、最大Vボルトである。
トランジスタP11のゲート電圧VG1は、図8(f)に示されるように、最大2Vボルトであり、最小のゲート電圧VG1は0ボルトである。また、トランジスタP11のソース電圧またはドレイン電圧は、Vボルト〜2Vボルトである。ここで、昇圧クロック信号VIN11及びVIN21の立ち下がり遅延タイミングΔt1は、トランジスタP12とP11との接続ノードの電圧VP1の立ち上がり遷移時間以上となるように調整されている。そのため、電圧VP1がVボルトになってから、トランジスタP11のゲート電圧VG1が最小の0ボルトになる。したがって、図9(d)、(e)に示されるように、ゲート・ソース(ドレイン)間電圧の最大値は、±Vボルトとなる。なお、図9(d)には、トランジスタP11のゲート・ドレイン(ソース)間電圧(VG1−VP1)の波形が示され、図9(e)には、トランジスタP11のゲート・ドレイン(ソース)間電圧(VG1−VDC1)の波形が示される。また、トランジスタP11のソース・ドレイン間電圧(VP1−VDC1)は、図9(f)に示されるように、最大Vボルトである。
このように、昇圧回路10は、電源電圧VDC2、VDC1間に直列に接続されたトランジスタP241、P242の接続ノードが、コンデンサC1からコンデンサC2への電荷移動の経路となるトランジスタP12のゲートに接続されるため、トランジスタP12のゲート・ソース(ドレイン)間及びソース・ドレイン間の電圧印加を最大で±Vボルトに抑えることができる。このため、トランジスタP12は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
さらに、第1の昇圧手段のチャージポンプ動作の開始前に、電源電圧VDC2と電源電圧VDC1とが同電圧となっている状態においても、トランジスタP242のゲート電圧及びトランジスタP242のゲート電圧のローレベルは、電源電圧VSSとなるため、トランジスタP242、P241のうちのどちらか一方がオン(電気的に導通)する。そのため、第1の昇圧手段のチャージポンプ動作の開始時において、トランジスタP12のゲート電圧VG2が不定状態とならず、トランジスタP12のスイッチング動作が正常に機能する。トランジスタP12のゲート電圧VG2が不定状態であると、トランジスタP12がオンせず、コンデンサC1の電荷を、電源電圧VDC2を保持するコンデンサC2へ移動する放電動作が行われず、チャージポンプ動作が正常に行われない。
トランジスタP12のゲート電圧VG2がトランジスタP241のオンにより、電源電圧VDC1が供給される。さらに、インバータ21の反転動作によって、コンデンサC1の接続ノードの電圧VP1が、電源電圧VDC1の約2倍(2Vボルト)となると、電源電圧VDC2を保持するコンデンサC2への放電動作が行われる。
同様に、電源電圧VDC3、VDC2間に直列に接続されたトランジスタP441、P442の接続ノードが、コンデンサC3からコンデンサC4への電荷移動の経路となるトランジスタP14のゲートに接続されるため、トランジスタP14のゲート・ソース(ドレイン)間及びソース・ドレイン間の電圧印加を最大で±Vボルトに抑えることができる。このため、トランジスタP14は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
さらに、第2の昇圧手段のチャージポンプ動作の開始前に、電源電圧VDC3と電源電圧VDC2とが同電圧となっている状態においても、トランジスタP442のゲート電圧及びトランジスタP441のゲート電圧のローレベルは電源電圧VSSとなるので、トランジスタP442、P441のうちのどちらか一方がオン(電気的に導通)する。そのため、第2の昇圧手段のチャージポンプ動作の開始時において、トランジスタP14のゲート電圧VG4が不定状態とならず、トランジスタP14のスイッチング動作が正常に機能する。トランジスタP14のゲート電圧VG4が不定状態であると、トランジスタP14がオンせず、コンデンサC3の電荷を、電源電圧VDC3を保持するコンデンサC4へ放電する放電動作が行われず、チャージポンプ動作が正常に行われない。トランジスタP14のゲート電圧VG4がトランジスタP441のオンにより、電源電圧VDC2が供給される。さらに、インバータ23の反転動作によって、コンデンサC3の接続ノードの電圧VP3が、電源電圧VDC1の約3倍(3Vボルト)となると、電源電圧VDC3を保持するコンデンサC4への放電動作が行われる。
一方、第1の昇圧手段において、電源電圧VDC1からコンデンサC1への充電動作を行うトランジスタP11のゲート電圧VG1は、最大で2Vボルトとなるが、最小のゲート電圧VG1は0ボルトであり、ソース又はドレイン電圧はVボルト〜2Vボルトである。ここで、昇圧クロック信号VIN11及びVIN21の立ち下がり遅延タイミングΔt1は、トランジスタP11及びP12の接続ノードの電圧VP1の立ち下がり遷移時間以上となるように調整される。そのため、電圧VP1がVボルトとなってから、トランジスタP11のゲート電圧VG1が最小の0ボルトとなる。したがって、図9(d)、(e)に示されるように、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧である電圧(VG1−VP1)及び電圧(VG1−VDC1)の最大値は、±Vボルトである。このため、トランジスタP11は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
同様に、第2の昇圧手段において、電源電圧VDC2からコンデンサC3への充電動作を行うトランジスタP13のゲート電圧VG3は、最大で3Vボルトとなるが、最小のゲート電圧VG3はVボルトであり、ソース又はドレイン電圧は2Vボルト〜3Vボルトである。ここで、昇圧クロック信号VIN11及びVIN21の立ち下がり遅延タイミングΔt1は、トランジスタP14及びP13の接続ノードの電圧VP3の立ち下がり遷移時間以上となるように調整される。そのため、電圧VP3が2Vボルトとなってから、トランジスタP13のゲート電圧VG2が最小のゲート電圧のVボルトとなる。したがって、図9(d)、(e)に示されるように、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧である電圧(VG3−VP3)及び電圧(VG3−VDC2)の最大値は、±Vボルトである。このため、トランジスタP13は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
したがって、チャージポンプ動作を行うトランジスタP11〜P14として、ゲート・ソース間耐圧がVボルト程度(例えば3ボルト)の低耐圧トランジスタを使用することができる。中耐圧トランジスタを耐圧が約1/2の低耐圧トランジスタに変更することにより、トランジスタサイズを小さくする(例えば1/2以下)ことができる。特に、トランジスタP11〜P14は、電流を多く流すトランジスタであり、サイズ縮小化の効果は大きい。すなわち、幅広い入力電源電圧範囲にわたって、入力信号を供給するトランジスタの耐圧を満足するデバイスを選定することにより、チャージポンプ動作を行うトランジスタP11〜P14の耐圧も最適なものとすることができる。したがって、昇圧回路の基板面積を縮小化しつつ、効率のよい昇圧出力を得ることができる。
次に、本発明の第2の実施の形態に係る昇圧回路が説明される。昇圧回路20は、図10に示されるように、昇圧クロック生成回路22から昇圧クロック信号VIN11〜VIN13を供給され、電源電圧VDC1を約2倍に昇圧した電源電圧VDC2、約3倍に昇圧した電源電圧VDC3を生成する。図11に、昇圧回路20の構成が示される。図7に示される第1の実施の形態に係る昇圧回路10と同じ構成要素に関しては、同じ符号を付してその詳細な説明を省略する。ここでは、説明を簡単にするために、基準電圧となる電源電圧VSSが0ボルト(接地電圧)であり、電源電圧VDC1がVボルト(例えば、2.8ボルト)であるとする。また、昇圧回路20が理想的に動作するものとして、電源電圧VDC2は2Vボルト(例えば、5.6ボルト)に、電源電圧VDC3は3Vボルト(例えば、8.4ボルト)に昇圧されるものとして説明される。また、トランジスタの耐圧をV程度(例えば3ボルト)、2V程度(例えば6ボルト)、3V程度(例えば9ボルト)として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
昇圧回路20は、図11に示されるように、PチャネルMOSトランジスタP11〜P14と、コンデンサC1〜C4と、インバータ21、23と、ゲート制御部101、200、301、400とを具備する。第1の実施の形態との違いは、ゲート制御部100、300がゲート制御部101、301に置き換わり、インバータ23を駆動する昇圧クロック信号VIN11と異なる昇圧クロック信号VIN12によってインバータ21が駆動されることである。
ゲート制御回路101は、電源電圧VP1、VM1が供給されるインバータ124を備える。インバータ124には、昇圧クロック信号VIN13が入力され、インバータ124によって反転されてレベルシフトされた信号(電圧VG1)がトランジスタP11のゲートに印加される。
インバータ124は、図3に示されるように、他のインバータと同様の構成である。電源電圧VDD1としてトランジスタP11、P12の接続ノードの電圧VP1が供給され、電源電圧VDD0としてインバータ21の出力ノードの電圧VM1が供給される。インバータ124の入力信号は、電源電圧VDC1と電源電圧VSSとの間で変化する昇圧クロック信号VIN13である。インバータ124としては、中耐圧トランジスタを使用する必要がある。
ゲート制御回路301は、電源電圧VP3、VP1が供給されるインバータ324を備える。インバータ324の入力ノードには、電源電圧VDC2が接続され、出力ノードは、トランジスタP13のゲートに接続される(電圧VG3)。
インバータ324は、図3に示されるように、通常のインバータと同様の構成である。電源電圧VDD1としてトランジスタP13、P14の接続ノードの電圧VP3が供給され、電源電圧VDD0としてトランジスタP11、P12の接続ノードの電圧VP1が供給される。インバータ324の入力信号として、電源電圧VDC2が入力ノードに入力される。インバータ324においては、NチャネルMOSトランジスタN20は、中耐圧トランジスタを使用する必要があるが、PチャネルMOSトランジスタは、低耐圧トランジスタを使用することができる。
ここで、第1の昇圧手段は、トランジスタP11、P12と、インバータ21と、コンデンサC1、C2とを含む。第2の昇圧手段は、トランジスタP13、P14と、インバータ23と、コンデンサC3、C4とを含む。
昇圧回路20は、昇圧クロック信号VIN11〜VIN13が供給されてチャージポンプ動作を行って昇圧電圧を得る。第1の昇圧手段が電源電圧VDC1を昇圧して電源電圧VDC2を生成し、第2の昇圧手段が電源電圧VDC2を昇圧して電源電圧VDC3を生成する。
次に、図12、図13を参照して、昇圧回路20の動作を説明する。図12、図13には、昇圧回路20の定常状態における各部の電圧波形が示される。昇圧回路20は、トランジスタP11〜P14のスイッチング動作と、インバータ21、23の反転動作とによってコンデンサC1及びC3の充放電を繰り返し、それに伴うコンデンサC1、C3からコンデンサC2、C4への電荷の移動によりチャージポンプ動作を行う。その結果、トランジスタP12のドレイン(ソース)からコンデンサC2に電荷が充電される。コンデンサC2の電圧VDC2が次第に立ち上がり、定常状態において電源電圧VDC1の約2倍(2Vボルト)に達する。また、トランジスタP14のドレイン(ソース)からコンデンサC4に電荷が充電され、コンデンサC4の電圧VDC3が次第に立ち上がり、定常状態において、電源電圧VDC1の約3倍(3Vボルト)に達する。
昇圧クロック生成回路22は、図12(a)〜(c)に示されるように、Vボルトと0ボルトとの間で変化する昇圧クロック信号VIN11〜VIN13を生成し、昇圧回路20に供給する。図12(b)に示される昇圧クロック信号VIN12を基準とすると、昇圧クロック信号VIN11は、図12(a)に示されるように、昇圧クロック信号VIN12より立ち上がりタイミングをΔt2だけ早め、立ち下がりタイミングをΔt2だけ遅らせた信号である。昇圧クロック信号VIN13は、図12(c)に示されるように、昇圧クロック信号VIN12より立ち上がりタイミングをΔt2だけ遅らせ、立ち下がりタイミングをΔt2だけ早めた信号である。
Δt2で示される時間は、トランジスタP11、P12の接続ノードの電圧VP1の立ち上がり/立ち下がり遷移時間、トランジスタP13及びP14の接続ノードの電圧VP3の立ち上がり/立ち下がり遷移時間以上となるように、調整される。なお、この遅延時間Δt2は、電圧VP1の立ち上がり/立ち下がり遷移時間、電圧VP3の立ち上がり/立ち下がり遷移時間により異なる時間であってもよい。
昇圧クロック信号VIN11が入力されるゲート制御部200、400の動作は、第1の実施の形態で説明された動作と同じであり、説明を省略する。
ゲート制御部101では、昇圧クロック信号VIN12に応じてインバータ124の電源電圧VP1、VM1が変化するため(図12(i))、インバータ124の出力信号も変化する。インバータ124は、入力ノードにハイレベルの信号が印加されると電圧VM1を出力し、ローレベルの信号が印加されると電圧VP1を出力する。インバータ124には、昇圧クロック信号VIN13が入力されるため、インバータ124から出力される電圧VG1は、図12(g)に示されるように、昇圧クロック信号VIN11が立ち上がって2Δt2経過後に電圧VM1と同じ0ボルトになる。このとき、トランジスタP11のゲート電圧VG1が電圧VM1(0ボルト)であるから、トランジスタP11はオン状態になり、コンデンサC1が電源電圧VDC1によって充電される。
その後、電圧VG1は、昇圧クロック信号VIN13が立ち下がるとともにインバータ124の出力が反転して一旦電圧VP1と同じVボルトになり、トランジスタP11はオフ状態になる。さらに、電圧VG1は、Δt2経過後の昇圧クロックVIN12の立ち下がりに応じて電圧VP1とともに2Vボルトになる。
ここで、トランジスタP11のゲート電圧VG1は、最大2Vボルトになるが、最小0ボルトである。また、トランジスタP11のソース電圧またはドレイン電圧は、Vボルト〜2Vボルトである。図13(f)に電圧(VG1−VP1)の波形が示され、図13(h)に電圧(VG1−VDC1)の波形が示される。これらに示されるように、トランジスタP11のゲート・ソース(ドレイン)間電圧、すなわち電圧(VG1−VP1)及び電圧(VG1−VDC1)の最大値は、±Vボルト(例えば±2.8ボルト)である。
(ゲート制御部301)
昇圧クロックVIN11がハイレベルになってΔt2経過後、ゲート制御部301では、インバータ324に供給される電圧VP3は、図12(h)に示されるように、電圧VDC2と同じ電圧(2Vボルト)になる。このとき、昇圧クロック信号VIN2がハイレベルになり、インバータ324に供給される電圧VP1が、図12(i)に示されるように、2VボルトからVボルト(電圧VDC1)になる。そのため、入力ノードに電圧VDC2が接続されているインバータ324は、図12(e)に示されるように、低い電源電圧として供給される電圧VP1(Vボルト)を出力し、トランジスタP13のゲートに印加する(VG3)。これにより、トランジスタP13はオン状態になり、コンデンサC3は、電圧VDC2になるまで充電される。
また、昇圧クロック信号VIN12がローレベルになると、図12(i)に示されるように、電圧VP1は2Vボルトになる。インバータ324は、入力ノードに電圧VDC2(2Vボルト)が印加されているため、図12(e)に示されるように、高い電源電圧として供給されている電圧VP3(3Vボルト)を出力し、トランジスタP13のゲートに印加する。トランジスタP13は、オフ状態になる。その後、昇圧クロック信号VIN11がローレベルとなって、コンデンサC3の両端それぞれの電圧VP3、VM3は、図12(h)に示されるように、立ち上がる。
ここで、トランジスタP13のゲート電圧VG3は、最大3Vボルトとなり、最小Vボルトとなる。また、ソース(ドレイン)電圧は、2Vボルト〜3Vボルトである。図13(e)、(g)に示されるように、ゲート・ソース(ドレイン)間電圧の最大値は、±Vボルト(例えば±2.8ボルト)である。なお、図13(e)に、トランジスタP13のゲート・ドレイン(ソース)間電圧(VG3−VP3)の波形が示され、図13(g)に、トランジスタP13のゲート・ソース(ドレイン)間電圧(VG3−VDC2)が示される。
したがって、チャージポンプ動作を行うトランジスタP11〜P14として、ゲート・ソース間耐圧がVボルト程度(例えば3ボルト)の低耐圧トランジスタを使用することができる。その耐圧は、入力信号を供給するトランジスタの耐圧と同程度でよい。このように、第2の実施の形態に係る昇圧回路20は、第1の実施の形態に係る昇圧回路10よりもゲート電圧制御用の回路を削減することができ、基板面積をさらに縮小化することができる。
また、ここでは、第1、第2の昇圧手段により、2倍、3倍の昇圧電圧を得る実施の形態を説明したが、さらに、同様の昇圧手段を配置するとより高い電圧の昇圧電圧を得ることができる。
以上説明したように、本発明によれば、チャージポンプ動作を行うトランジスタP11〜P14として、ゲート・ソース間耐圧が入力信号を供給するトランジスタと同程度のトランジスタを使用することができる。これにより、幅広い入力電源電圧を効率よく昇圧出力しながら、かかる昇圧回路の基板面積を縮小化することができる。