JP5112034B2 - チャージポンプ回路 - Google Patents

Description

本発明は、チャージポンプ回路に関する。

従来より、クロック信号の発振によりオンオフさせるスイッチング素子と当該スイッチング素子により充放電させるコンデンサとを用いて、入力電圧を昇圧させた出力電圧を得るチャージポンプ回路が知られている。チャージポンプ回路は、同様に昇圧を行うスイッチングレギュレータと対比すると、コイルが不要（コイルレス）となる分、携帯電話機等の小型電子機器向けの電源回路として注目されている。そして、チャージポンプ回路では、搭載機器の要請により、消費電力を抑える為にクロック信号による昇圧動作を停止させるパワーセーブ機能（例えば、特許文献１を参照）と、昇圧動作を開始する前に出力段の電荷保持用コンデンサを予め充電（プリチャージ）させるプリチャージ機能（例えば、特許文献２を参照）と、が提案されている。
特開２００１−２８６１２６号公報 特開２００３−１８８２２号公報

ところで、パワーセーブ機能とプリチャージ機能とを同時に実現すれば、クロック信号に基づく昇圧を停止させる待機モードから、クロック信号に基づく昇圧を開始させる昇圧モードに復帰する際に、目的レベルの昇圧電圧を生成する為に要する時間を短縮化することができる。そこで、パワーセーブ機能とプリチャージ機能の両方を併せ持つチャージポンプ回路を単純に実現しようと試みた場合、図４に示すような構成となる。尚、第１、第２の電荷転送用スイッチング素子４、６は、発振回路２からＣＫ端子を介して供給されるクロック信号ＣＬＫとインバータ素子３を介した反転クロック信号／ＣＬＫによって相補的にオンオフするものである。

まず、第１の電荷転送用スイッチング素子４がオンし且つ第２の電荷転送用スイッチング素子６がオフする場合、電荷転送用コンデンサＣＡは、スイッチング素子ＳＷ１ａからスイッチング素子ＳＷ１ｂに向かう充電経路で、電源入力端子ＶＩＮに印加された電源電圧ＶＣＣによって充電される。

つぎに、第１の電荷転送用スイッチング素子４がオフし且つ第２の電荷転送用スイッチング素子６がオンする場合、電荷転送用コンデンサＣＡは、スイッチング素子ＳＷ２ｂ、スイッチング素子ＳＷ２ａ、電荷保持用コンデンサＣＢに向かう充電経路で、先の充電電圧ＶＣＣと併せて電源電圧ＶＣＣの２倍の電圧で充電される。更に、電荷転送用コンデンサＣＡに充電された電荷は、スイッチング素子ＳＷ２ａを介して電荷保持用コンデンサＣＢに転送されて保持される。

以上のように、第１、第２の電荷転送用スイッチング素子４、６の相補的なオンオフを繰り返していくと、最終的には電源電圧ＶＣＣを２倍に昇圧した電圧が、電荷保持用コンデンサＣＢの充電電圧として電源出力端子ＶＯＵＴより取り出すことができる。

尚、パワーセーブ機能としては、待機モードの際に、発振回路２より出力されるクロック信号ＣＬＫを例えばＨレベルに固定し、第１の電荷転送用スイッチング素子４をオンし、第２の電荷転送用スイッチング素子６をオフすることで実現される。尚、電荷転送用コンデンサＣＡからスイッチング素子ＳＷ２ａを介して電荷保持用コンデンサＣＢに向かう電荷転送用の経路は遮断されている。

また、プリチャージ機能としては、同じく待機モードの際に、電荷保持用コンデンサＣＢが、プリチャージ回路８により電源電圧ＶＣＣに基づき生成されたプリチャージ電圧ＶＰによって充電されることで実現される。尚、第２の電荷転送用スイッチング素子６のスイッチング素子ＳＷ２ａはオフしているので、電源出力端子ＶＯＵＴはハイインピーダンスとなっており、電荷保持用コンデンサＣＢにプリチャージされた電荷の放電用の経路は遮断されている。

すると、コンデンサの一般的な特性としてＦ特性やＢ特性等といった温度変化による容量変化が知られており、電荷保持用コンデンサＣＢにプリチャージされた電荷量の変化がたとえ生じていなくても、温度変化による電荷保持用コンデンサＣＢの容量変化によって、電荷保持用コンデンサＣＢの充電電圧が変化してしまう。即ち、待機モードの際に発振回路２の停止によって昇圧を停止したにも関わらず、電荷保持用コンデンサＣＢの充電電圧が温度変化によって変化してしまい、最悪の場合、想定外の電圧（例えば、素子耐圧を超えるような電圧）になる恐れがあった。

前記課題を解決する為の主たる発明は、一端にプリチャージ電源が接続されるとともに、他端に電荷転送用コンデンサの一端が接続される第１のスイッチング素子と、一端に出力電圧を取り出す電荷保持用コンデンサが接続され、他端に前記第１のスイッチング素子の他端が接続されるとともに前記電荷転送用コンデンサの一端が接続される第２のスイッチング素子と、前記出力電圧を昇圧させる第１のモードのとき入力電源に応じたハイレベルの電圧とローレベルの電圧を所定周期で切り替えながら前記電荷転送用コンデンサの他端に印加させ、前記出力電圧の昇圧を停止させる第２のモードのとき前記電荷転送用コンデンサの他端に前記ローレベルの電圧を印加させる電圧印加部と、前記第１のモードのとき前記第１及び前記第２のスイッチング素子を前記所定周期に同期させて相補的にオンオフして前記プリチャージ電源及び前記入力電源によって前記電荷保持用コンデンサを充電させ、前記第２のモードのとき前記第１及び前記第２のスイッチング素子を共にオンして前記電荷保持用コンデンサを前記プリチャージ電源で充電させるスイッチング制御部と、を有するチャージポンプ回路である。

本発明によれば、消費電力の低減化と昇圧の高速化を適切に実現したチャージポンプ回路を提供することができる。

＜＜＜チャージポンプ回路の構成＞＞＞
図１は、待機モードの際にパワーセーブ機能とプリチャージ機能を同時に実現させる本発明の一実施形態に係るチャージポンプ回路１００の全体的な構成を示した図である。

尚、待機モード（第２のモード）とは、チャージポンプ回路１００の昇圧時の動作を実質的に停止させるモードのことである。スリープモードと称される場合もある。一方、昇圧モード（第１のモード）とは、チャージポンプ回路１００の昇圧時の動作が実際に行われるモードのことである。

また、パワーセーブ機能とは、待機モードの際に、チャージポンプ回路１００全体の消費電力を抑える為の機能である。具体的には、待機モードの際に昇圧時の電荷転送を行うためのスイッチング動作を停止させることで実現される。

また、プリチャージ機能とは、待機モードの際に出力段のコンデンサ（後述の電荷保持用コンデンサＣ１）の昇圧の高速化を図る為の機能である。具体的には、待機モードの際に出力段のコンデンサを予め所定のレベル（後述のＥ１レベル）の電圧で充電（プリチャージ）させることで実現される。

チャージポンプ回路１００は、ＣＫ端子、ＶＣＣ端子、ＧＮＤ端子、ＣＰ１、ＣＰ２端子、ＶＧ端子、ＰＳ端子、ＶＭ端子を有した集積回路として提供される。尚、集積回路以外に、個々の電子部品をプリント基板上に配置して構成したディスクリート回路として提供される場合であってもよい。
ＶＣＣ端子は電源入力端子であり、Ｅ２レベルからＧＮＤレベルまでの入力電圧の入力電源２０が接続される。ＧＮＤ端子は接地される。

ＣＫ端子にはチャージポンプ回路１００の全体の動作を統括制御するマイコン等からのクロック信号ＣＬＫが入力される。尚、クロック信号ＣＬＫに関して、ハイレベル（以下、Ｈレベルと略称する。）はＥ０レベルとし、ローレベル（以下、Ｌレベルと略称する。）はＧＮＤレベルとする。また、昇圧モードの場合にはクロック信号ＣＬＫは発振によりＨレベルとＬレベルを所定周期で繰り返し、待機モードの場合にはクロック信号ＣＬＫはＨレベル又はＬレベルのいずれか一方に固定される。本実施形態では、クロック信号ＣＬＫは、待機モードの場合にＨレベルに固定される。

ＣＰ１、ＣＰ２端子の間には電荷転送用コンデンサＣ２が接続される。
ＶＧ端子はチャージポンプ回路１００の電源出力端子であり、ＶＧ端子には電荷保持用コンデンサＣ１が接続される。尚、電荷保持用コンデンサＣ１に保持される電荷に応じた電圧が、チャージポンプ回路１００の出力電圧ＶＯＵＴとして取り出される。

ＰＳ端子は上記マイコン等により待機モード又は昇圧モードが指定されたモード指定信号Ｓ０が入力される入力端子である。尚、本実施形態では、ＰＳ端子に入力されるモード指定信号Ｓ０は、昇圧モードの場合にはＨレベルに設定され、待機モードの場合にはＬレベルに設定される。

ＶＭ端子は、Ｅ１レベルからＧＮＤレベルまでの電圧（プリチャージ電圧）のプリチャージ電源１０が接続される電源入力端子である。尚、プリチャージ電源１０は、待機モードの際に電荷保持用コンデンサＣ１をプリチャージさせる為に用いられる。

チャージポンプ回路１００は、ドライバ部３０、ＣＭＯＳ型インバータ部４０、スイッチング制御信号出力部５０、ＣＭＯＳ電源電圧制御部６０、モード制御信号出力部７０、によって構成される。尚、ＣＭＯＳ型インバータ部４０は、本発明に係る「電圧印加部」の一実施形態である。また、スイッチング制御信号出力部５０、ＣＭＯＳ電源電圧制御部６０、モード制御信号出力部７０は、本発明に係る「スイッチング制御部」の一実施形態である。

ドライバ部３０は、プリチャージ電源１０がＶＭ端子を介して一端（ドレイン）に接続されるＰＭＯＳトランジスタＰ８（第１のスイッチング素子）と、電荷保持用コンデンサＣ１がＶＧ端子を介して一端（ソース）に接続されるＰＭＯＳトランジスタＰ９（第２のスイッチング素子）と、を直列接続して構成される。尚、ＰＭＯＳトランジスタＰ８、Ｐ９の接続ノード３１０はＣＰ２端子と接続されるので、ＰＭＯＳトランジスタＰ８、Ｐ９の間にＣＰ２端子を介して電荷転送用コンデンサＣ２の一端が接続されている。

ＣＭＯＳ型インバータ部４０は、昇圧モードのとき入力電源２０に応じたＨレベルの電圧とＬレベルの電圧を所定周期で切り替えながら電荷転送用コンデンサＣ２の他端（ＣＰ１端子）に印加させ、待機モードのとき電荷転送用コンデンサＣ２の他端に上記のＬレベルの電圧を印加させるものである。

具体的には、ＶＣＣ端子とＧＮＤ端子の間にＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１を直列接続し且つ両ゲートを接続して構成される。尚、ＣＭＯＳ型インバータ部４０の入力側の接続ノード４１０にはクロック信号ＣＬＫが入力され、ＣＭＯＳ型インバータ部４０の出力側の接続ノード４２０からはクロック信号ＣＬＫを論理反転した反転クロック信号／ＣＬＫがＣＰ１端子に向けて出力される。反転クロック信号／ＣＬＫは、ＣＫ端子に入力されたクロック信号ＣＬＫの電圧範囲（Ｅ０レベル〜ＧＮＤレベル）を、ＶＣＣ端子に印加される入力電源２０の電圧範囲（Ｅ２レベル〜ＧＮＤレベル）にレベルシフトした信号となる。

スイッチング制御信号出力部５０は、後述のＣＭＯＳ電源電圧制御部６０の接続ノード６２０とＧＮＤ端子間に、ＰＭＯＳトランジスタＮ６（第１のＰＭＯＳトランジスタ）とＮＭＯＳトランジスタＮ６（第１のＮＭＯＳトランジスタ）を直列接続して構成される入力側のＣＭＯＳトランジスタ部５１（第１のＣＭＯＳトランジスタ部）と、ＰＭＯＳトランジスタＰ７（第２のＰＭＯＳトランジスタ）とＮＭＯＳトランジスタＮ７（第２のＮＭＯＳトランジスタ）を直列接続して構成される出力側のＣＭＯＳトランジスタ部５２（第２のＣＭＯＳトランジスタ部）と、を設けて構成される。

尚、接続ノード５１０、５２０はそれぞれ相手側のＰＭＯＳトランジスタＰ６、Ｐ７のゲートと接続される。また、接続ノード５１０よりＰＭＯＳトランジスタＰ９をオンオフさせるスイッチング制御信号Ｓ１’が出力され、接続ノード５２０よりＰＭＯＳトランジスタＰ８をオンオフさせるスイッチング制御信号Ｓ１が出力される。また、ＮＭＯＳトランジスタＮ６、Ｎ７は、後述のモード制御信号出力部７０から出力されるモード制御信号Ｓ２、Ｓ２’によってオンオフする。

従って、本実施形態ではＰＭＯＳトランジスタＰ６、Ｐ７のソース電圧ＶＳとなるＣＭＯＳトランジスタ部５１、５２の電源電圧は、後述のＣＭＯＳ電源電圧制御部６０の接続ノード６２０から供給される。また、スイッチング制御信号Ｓ１、Ｓ１’は、モード制御信号Ｓ２、Ｓ２’の電圧範囲（Ｅ２レベル〜ＧＮＤレベル）を、後述のＣＭＯＳ電源電圧制御部６０から供給されるソース電圧ＶＳの電圧範囲（Ｅ４レベル〜ＧＮＤレベル）にレベルシフトした信号となる。

ＣＭＯＳ電源電圧制御部６０は、昇圧モードの場合にはスイッチング制御信号出力部５０におけるＣＭＯＳトランジスタ部５１、５２の電源電圧（ソース電圧ＶＳ）をＨレベルの電圧とし、待機モードの場合にはＣＭＯＳトランジスタ部５１、５２の電源電圧をＬレベルの電圧とさせる制御を行うものである。

ＣＭＯＳ電源電圧制御部６０は、ＶＧ端子とＧＮＤ端子との間に、ＰＭＯＳトランジスタＰ４（第３のＰＭＯＳトランジスタ）とＮＭＯＳトランジスタＮ４（第３のＮＭＯＳトランジスタ）を直列接続した入力側のＣＭＯＳトランジスタ部６１（第３のＣＭＯＳトランジスタ部）と、ＰＭＯＳトランジスタＰ５（第４のＰＭＯＳトランジスタ）とＮＭＯＳトランジスタＮ５（第４のＮＭＯＳトランジスタ）を直列接続した出力側のＣＭＯＳトランジスタ部６２（第４のＣＭＯＳトランジスタ部）と、を設けて構成される。

尚、ＣＭＯＳトランジスタ部６１、６２の接続ノード６１０、６２０はそれぞれ相手側のＰＭＯＳトランジスタＰ４、Ｐ５のゲートと接続されており、更に、ＣＭＯＳトランジスタ部６２の接続ノード６２０は、スイッチング制御信号出力部５０におけるＰＭＯＳトランジスタＰ６、Ｐ７のソースと接続される。また、ＮＭＯＳトランジスタＮ４、Ｎ５は、ＰＳ端子に入力されたモード指定信号Ｓ０に基づいて生成されるモード制御信号Ｓ３、Ｓ３’によりオンオフする。

従って、接続ノード６２０の電圧が、ＣＭＯＳトランジスタ部５１、５２の電源電圧となる。尚、接続ノード６２０の電圧は、ＰＳ端子に入力されたモード指定信号Ｓ０の電圧範囲（Ｅ３レベル〜ＧＮＤレベル）を、ＶＧ端子に接続される電荷保持用コンデンサＣ１の電圧範囲（Ｅ４レベル〜ＧＮＤレベル）にレベルシフトしたものとなる。

モード制御信号出力部７０は、スイッチング制御信号出力部５０のＮＭＯＳトランジスタＮ６、Ｎ７のゲートに供給するモード制御信号Ｓ２、Ｓ２’と、ＣＭＯＳ電源電圧制御部６０のＮＭＯＳトランジスタＮ４、Ｎ５のゲートに供給するモード制御信号Ｓ３、Ｓ３’を生成する。

尚、モード制御信号Ｓ２、Ｓ２’は、昇圧モードの場合にはＮＭＯＳトランジスタＮ６、Ｎ７を相補的にオンオフさせ、待機モードの場合にはＮＭＯＳトランジスタＮ６、Ｎ７を共にオンさせるための制御信号である。

また、モード制御信号Ｓ３、Ｓ３’は、昇圧モードの場合にはＮＭＯＳトランジスタＮ４をオン且つＮＭＯＳトランジスタＮ５をオフして接続ノード６２０の電圧をＨレベルとし、待機モードの場合にはＮＭＯＳトランジスタＮ４をオフ且つＮＭＯＳトランジスタＮ５をオンして接続ノード６２０の電圧をＬレベルとさせるための制御信号である。

従って、モード制御信号出力部７０は、モード制御信号Ｓ２、Ｓ２’、Ｓ３、Ｓ３’によって、昇圧モードの場合にはＰＭＯＳトランジスタＰ６とＮＭＯＳトランジスタＮ７のペアとＰＭＯＳトランジスタＰ７とＮＭＯＳトランジスタＮ６のペアを相補的にオンオフさせ、待機モードの場合にはＰＭＯＳトランジスタＰ６、Ｐ７を共にオフさせるとともにＮＭＯＳトランジスタＮ６、Ｎ７のペアを共にオンさせる。

モード制御信号出力部７０は、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２を直列接続して構成され、ＶＣＣ端子とＧＮＤ端子間に設けられるＣＭＯＳ型インバータ部７１と、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２とＶＣＣ端子の間に設けられるＰＭＯＳトランジスタＰ３と、ＮＭＯＳトランジスタＮ２のソース側（ＧＮＤ端子側）に設けられるＮＭＯＳトランジスタＮ３と、ＰＳ端子に入力されたモード指定信号Ｓ０を反転させるインバータ素子７２と、により構成される。

尚、ＰＳ端子に入力されたモード指定信号Ｓ０は、ＰＭＯＳトランジスタＰ３のゲート、ＮＭＯＳトランジスタＮ３のゲート、そしてインバータ素子７２に入力される。また、ＣＭＯＳ型インバータ部７１の入力側の接続ノード７１０にはＣＫ端子に入力されたクロック信号ＣＬＫが入力される。本構成により、ＣＭＯＳ型インバータ部７１の入力側の接続ノード７１０よりモード制御信号Ｓ２が出力され、出力側の接続ノード７１２よりモード制御信号Ｓ２’が出力される。また、インバータ素子７２の入力側よりモード制御信号Ｓ３が出力され、インバータ素子７２の出力側よりモード制御信号Ｓ３’が出力される。

即ち、昇圧モードのときＣＭＯＳ型インバータ部４０のトランジスタＰ１、Ｎ１のスイッチング周期と同期を合わせてＰＭＯＳトランジスタＰ８、Ｐ９を相補的にオンオフしてプリチャージ電源１０及び入力電源２０によって電荷保持用コンデンサＣ１を充電させるとともに電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１に向けて電荷を転送させる。また、待機モードのときＰＭＯＳトランジスタＰ８、Ｐ９を共にオンして電荷保持用コンデンサＣ１をプリチャージ電源１０で予め充電させる。

＜＜＜チャージポンプ回路の動作＞＞＞
＝＝＝昇圧モード＝＝＝
図１に示したチャージポンプ回路１００の昇圧モードの場合の動作について図２に示すタイミングチャートを用いて説明する。尚、以下では、便宜上、図２に示される時刻ｔ０〜ｔ６までの期間ＴＡ〜ＴＦそれぞれにおける動作を説明する。

まず、時刻ｔ０〜ｔ１の期間ＴＡにおけるチャージポンプ回路１００の動作について説明する。尚、時刻ｔ０以前において、チャージポンプ回路１００は、マイコン等から入力されるクロック信号ＣＬＫ、モード指定信号Ｓ０によって昇圧モードを設定している場合とする。具体的には、時刻ｔ０以前において、ＣＫ端子にはHレベル（Ｅ０レベル）の電圧とＬレベル（ＧＮＤレベル）の電圧を所定周期で繰り返すクロック信号ＣＬＫの入力が開始されるとともに、ＰＳ端子にはＨレベル（Ｅ３レベル）の電圧に固定されたモード指定信号Ｓ０の入力が開始される場合とする。また、時刻ｔ０以前では、電荷保持用コンデンサＣ１がプリチャージ電源１０のＥ１レベルの電圧によってプリチャージされる場合とする。

期間ＴＡにおいて、モード制御信号出力部７０では、モード指定信号Ｓ０がＨレベルであり、またクロック信号ＣＬＫがＨレベルの為、ＰＭＯＳトランジスタＰ２、Ｐ３がオフ、ＮＭＯＳトランジスタＮ２、Ｎ３がオンとなり、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２は、クロック信号ＣＬＫのＨレベルを反転したＬレベル（ＧＮＤレベル）となる。

また、期間ＴＡにおいて、ＣＭＯＳ型インバータ部４０では、クロック信号ＣＬＫがＨレベル（Ｅ０レベル）である為、ＰＭＯＳトランジスタＰ１はオフ、ＮＭＯＳトランジスタＮ１はオンとなる。従って、出力側の接続ノード４２０より出力される反転クロック信号／ＣＬＫは、クロック信号ＣＬＫのＨレベル（Ｅ０レベル）を反転したＬレベル（ＧＮＤレベル）となる。尚、反転クロック信号／ＣＬＫはＣＰ１端子に入力される。

また、期間ＴＡにおいて、ＣＭＯＳ電源電圧制御部６０では、モード指定信号Ｓ０がＨレベル（Ｅ３レベル）の為、ＮＭＯＳトランジスタＮ４とＰＭＯＳトランジスタＰ５のペアがオン、ＮＭＯＳトランジスタＮ５とＰＭＯＳトランジスタＰ４のペアがオフとなる。従って、出力側のＣＭＯＳトランジスタ部６２の接続ノード６２０は、ＶＧ端子のＥ４レベルの電圧となる。尚、電荷保持用コンデンサＣ１は予めプリチャージされているため、ＶＧ端子のＥ４レベルの電圧は、プリチャージ電源１０のＥ１レベルの電圧である。

また、期間ＴＡにおいて、スイッチング制御信号出力部５０では、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２がＬレベル（ＧＮＤレベル）の為、ＮＭＯＳトランジスタＮ６とＰＭＯＳトランジスタＰ７のペアはオフであり、クロック信号ＣＬＫはＨレベル（Ｅ０レベル）である為、ＮＭＯＳトランジスタＮ７とＰＭＯＳトランジスタＰ６のペアはオンである。従って、入力側のＣＭＯＳトランジスタ部５１の接続ノード５１０は、ＣＭＯＳ電源電圧制御部６０の接続ノード６２０のＨレベル（Ｅ４レベル）の電圧となり、出力側のＣＭＯＳトランジスタ部５２の接続ノード５２０はＬレベル（ＧＮＤレベル）の電圧となる。

また、期間ＴＡにおいて、ドライバ部３０では、出力側のＣＭＯＳトランジスタ部５２の接続ノード５２０はＬレベル（ＧＮＤレベル）の電圧の為、ＰＭＯＳトランジスタＰ８はオンとなり、入力側のＣＭＯＳトランジスタ部５１の接続ノード５１０はＨレベル（Ｅ４レベル）の電圧の為、ＰＭＯＳトランジスタＰ９はオフとなる。

従って、期間ＴＡでは、ＣＰ１端子を基準としたＣＰ２端子は、ＶＭ端子、ＰＭＯＳトランジスタＰ８を介したプリチャージ電源１０のＥ１レベルの電圧となり、電荷転送用コンデンサＣ２はＥ１レベルの電圧によって充電される。また、ＰＭＯＳトランジスタＰ９がオフしている為、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送は行われない。従って、期間ＴＡでは、電荷保持用コンデンサＣ１はプリチャージ電源１０のＥ１レベルの電圧を維持する。

つぎに、期間ＴＡのつぎの時刻ｔ１〜ｔ２の期間ＴＢにおけるチャージポンプ回路１００の動作について説明する。

期間ＴＢにおいて、モード制御信号出力部７０では、クロック信号ＣＬＫがＬレベル（ＧＮＤレベル）であり、モード指定信号Ｓ０がＨレベル（Ｅ３レベル）の為、ＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ３がオン、ＰＭＯＳトランジスタＰ３、ＮＭＯＳトランジスタＮ２がオフとなる。従って、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２は、クロック信号ＣＬＫのＬレベル（ＧＮＤレベル）を反転したＨレベル（Ｅ２レベル）となる。

また、期間ＴＢにおいて、ＣＭＯＳ型インバータ部４０では、クロック信号ＣＬＫがＬレベルの為、ＰＭＯＳトランジスタＰ１はオンし、ＮＭＯＳトランジスタＮ１はオフする。従って、ＣＭＯＳ型インバータ部４０の出力側の接続ノード４２０は、クロック信号ＣＬＫのＬレベル（ＧＮＤレベル）を反転したＨレベル（Ｅ２レベル）となる。

また、期間ＴＢにおいて、ＣＭＯＳ電源電圧制御部６０では、モード指定信号Ｓ０がＨレベル（Ｅ３レベル）の為、ＮＭＯＳトランジスタＮ４とＰＭＯＳトランジスタＰ５のペアがオン、ＮＭＯＳトランジスタＮ５とＰＭＯＳトランジスタＰ４のペアがオフとなる。従って、出力側のＣＭＯＳトランジスタ部６２の接続ノード６２０は、ＶＧ端子のＥ４レベル（期間ＴＡのときのＥ１レベル）の電圧となる。

また、期間ＴＢにおいて、スイッチング制御信号出力部５０では、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２がＨレベル（Ｅ２レベル）の為、ＮＭＯＳトランジスタＮ６とＰＭＯＳトランジスタＰ７のペアはオンであり、クロック信号ＣＬＫはＬレベル（ＧＮＤレベル）である為、ＮＭＯＳトランジスタＮ７とＰＭＯＳトランジスタＰ６のペアはオフである。従って、入力側のＣＭＯＳトランジスタ部５１の接続ノード５１０は、Ｌレベル（ＧＮＤレベル）となり、出力側のＣＭＯＳトランジスタ部５２の接続ノード５２０は、ＣＭＯＳ電源電圧制御部６０の出力側の接続ノード６２０のＨレベル（Ｅ４レベル）の電圧となる。

また、期間ＴＢにおいて、ドライバ部３０では、出力側のＣＭＯＳトランジスタ部５２の接続ノード５２０はＨレベル（Ｅ４レベル）の為、ＰＭＯＳトランジスタＰ８はオフとなり、入力側のＣＭＯＳトランジスタ部５１の接続ノード５１０はＬレベル（ＧＮＤレベル）の為、ＰＭＯＳトランジスタＰ９はオンとなる。

従って、期間ＴＢでは、ＣＰ１端子を基準としたＣＰ２端子の電圧は、期間ＴＡのときのプリチャージ電源１０のＥ１レベルに対して、入力電源２０のＥ２レベルを加算したレベル（＝Ｅ１＋Ｅ２）の電圧となる。そして、電荷転送用コンデンサＣ２は電位（Ｅ１＋Ｅ２）によって充電される。また、ＰＭＯＳトランジスタＰ９がオンしている為、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送が行われ、電荷保持用コンデンサＣ１は期間ＴＡのときのＥ１レベルから電荷転送分昇圧する。

期間ＴＢのつぎの時刻ｔ２〜ｔ３の期間ＴＣにおけるチャージポンプ回路１００の動作は、期間ＴＡのときの動作と同様である。従って、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送は行われず、電荷保持用コンデンサＣ１は期間ＴＢのときの電位を維持する。

期間ＴＣのつぎの時刻ｔ３〜ｔ４の期間ＴＤにおけるチャージポンプ回路１００の動作は、期間ＴＢのときの動作と同様である。従って、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送は行われ、電荷保持用コンデンサＣ１は期間ＴＣのときの電位から電荷転送分昇圧する。

期間ＴＤのつぎの時刻ｔ４〜ｔ５の期間ＴＥにおけるチャージポンプ回路１００の動作は、期間ＴＡのときの動作と同様である。従って、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送は行われず、電荷保持用コンデンサＣ１は期間ＴＣのときの電位を維持する。

期間ＴＥのつぎの時刻ｔ５〜ｔ６の期間ＴＦにおけるチャージポンプ回路１００の動作は、期間ＴＢのときの動作と同様である。従って、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送は行われ、電荷保持用コンデンサＣ１は期間ＴＤのときの電位から電荷転送分昇圧する。

尚、図２に示す例では、時刻ｔ６において、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１への電荷転送が完了し、電荷保持用コンデンサＣ１の充電電圧は、プリチャージ電源１０のＥ１レベルに入力電源２０のＥ２レベルを加算した最終的なレベルの電圧として安定化する。

以上のように、昇圧モードのときＰＭＯＳトランジスタＰ８、Ｐ９を相補的にオンオフしてプリチャージ電源１０及び入力電源２０によって電荷保持用コンデンサＣ１を充電させるとともに電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１に向けて電荷を転送させる。尚、待機モードの際に電荷保持用コンデンサＣ１をプリチャージ電源１０のＥ１レベルによってプリチャージしておくことで、電荷保持用コンデンサＣ１の充電電圧を目的レベルの電圧に向けて昇圧するに際し、電荷転送用コンデンサＣ２から電荷保持用コンデンサＣ１に向けての電荷転送を速やかに終わらせることが可能となる。

＝＝＝待機モード＝＝＝
図１に示したチャージポンプ回路１００の待機モードの場合の動作について図３に示すタイミングチャートを用いて説明する。

まず、ＣＫ端子にはＨレベル（Ｅ０レベル）に固定されたクロック信号ＣＬＫが入力され、ＰＳ端子にはLレベル（ＧＮＤレベル）に固定されたモード指定信号Ｓ０が入力される。この結果、チャージポンプ回路１００は、パワーセーブ機能とプリチャージ機能を同時に実現する待機モードが設定される。

このとき、モード制御信号出力部７０では、ＰＭＯＳトランジスタＰ３がオン、ＮＭＯＳトランジスタＮ３がオフとなる。この為、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２は、ＶＣＣ端子に印加されたＥ２レベルで一定となり、ＣＭＯＳ型インバータ部７１はクロック信号ＣＬＫに基づくインバータ動作を停止する。

また、ＣＭＯＳ型インバータ部４０では、クロック信号ＣＬＫがＨレベル（Ｅ０レベル）に固定されている為、ＰＭＯＳトランジスタＰ１がオフ、ＮＭＯＳトランジスタＮ１がオンとなる。すると、ＣＭＯＳ型インバータ部４０の出力側の接続ノード４２０、更にはＣＰ１端子の電位は、Ｌレベル（ＧＮＤレベル）に固定される。

また、ＣＭＯＳ電源電圧制御部６０では、モード指定信号Ｓ０がＬレベル（ＧＮＤレベル）の為、ＮＭＯＳトランジスタＮ４とＰＭＯＳトランジスタＰ５のペアがオフ、ＮＭＯＳトランジスタＮ５とＰＭＯＳトランジスタＰ４のペアがオンとなる。このとき、出力側のＣＭＯＳトランジスタ部６２の接続ノード６２０は、ＮＭＯＳトランジスタＮ５を介したＬレベル（ＧＮＤレベル）となる。

また、スイッチング制御信号出力部５０では、ＣＭＯＳ型インバータ部７１の出力側の接続ノード７１２がＨレベル（Ｅ２レベル）で一定である為、ＮＭＯＳトランジスタＮ６はオンとなる。一方、クロック信号ＣＬＫがＨレベルに固定される為、ＮＭＯＳトランジスタＮ７もオンとなる。ところで、ＣＭＯＳ電源電圧制御部６０の出力側のＣＭＯＳトランジスタ部６２の接続ノード６２０は前述したとおりＬレベル（ＧＮＤレベル）である為、ＰＭＯＳトランジスタＰ６、Ｐ７は、ＮＭＯＳトランジスタＮ７、Ｎ６がそれぞれオンしているにも関わらず、それぞれオフとなる。従って、入力側のＣＭＯＳトランジスタ部５１、５２には貫通電流が流れない仕様となっている。また、接続ノード５１０、５２０は、ＮＭＯＳトランジスタＮ６、Ｎ７を介してそれぞれＬレベル（ＧＮＤレベル）となる。

また、ドライバ部３０では、スイッチング制御信号出力部５０の接続ノード５１０、５２０がＬレベル（ＧＮＤレベル）である為、ＰＭＯＳトランジスタＰ８、Ｐ９はそれぞれオンとなる。このとき、ＣＰ１、ＣＰ２端子の間に接続された電荷転送用コンデンサＣ２は、ＶＭ端子、ＰＭＯＳトランジスタＰ８、ＣＰ２端子を介したプリチャージ電源１０のＥ１レベルによって充電される。更に、ＶＧ端子に接続された電荷保持用コンデンサＣ１は、ＶＭ端子、ＰＭＯＳトランジスタＰ８、Ｐ９、ＶＧ端子を介したプリチャージ電源１０のＥ１レベルの電圧によってプリチャージされる。尚、電荷保持用コンデンサＣ１のＥ４レベルは、図２に示すように、ＧＮＤレベルから除々にプリチャージ電源１０のＥ１レベルに変化して安定化する。

以上の動作によって、チャージポンプ回路１００は、モード指定信号Ｓ０をＬレベルに固定され待機モードが設定された場合に、ＣＭＯＳ型インバータ部４０のクロック信号ＣＬＫに基づく昇圧動作を停止してパワーセーブ機能を実現するとともに、出力段の電荷保持用コンデンサＣ１をプリチャージ電源１０のＥ１レベルの電圧によってプリチャージさせるプリチャージ機能を実現することが可能となる。

また、待機モードのとき、上記のとおりＰＭＯＳトランジスタＰ８、Ｐ９を両方オンさせているので、ＶＧ端子、ＰＭＯＳトランジスタＰ９、ＣＰ２端子、電荷転送用コンデンサＣ２、ＣＰ１端子、ＮＭＯＳトランジスタＮ１、ＧＮＤ端子に至る電荷保持用コンデンサＣ１にプリチャージされた電荷の放電用経路が確立している。従って、温度変化によって電荷保持用コンデンサＣ１の容量が変化するような場合、プリチャージ電源１０のＥ１レベルに応じてプリチャージされた電荷量は変化しないものの、電荷保持用コンデンサＣ１のＥ４レベルは変化するが、電荷保持用コンデンサＣ１にプリチャージされた電荷を上記放電用経路で放電させることができる。即ち、待機モードの際に、温度変化に基づいて電荷保持用コンデンサＣ１のＥ４レベルが、素子耐圧を超えるような想定外のレベルに変化することを抑制できる。

尚、スイッチング制御信号出力部５０において、ＣＭＯＳトランジスタ部５１、５２の電源電圧（ＰＭＯＳトランジスタＰ６、Ｐ７のソース電圧ＶＳ）は、ＣＭＯＳ電源電圧制御部６０によって、昇圧モードの場合にはＨレベルとなり、待機モードの場合にはＬレベルとなる仕様である。従って、待機モードの場合には、ＰＭＯＳトランジスタＰ６、Ｐ７はオフするので、ドライバ部３０のＰＭＯＳトランジスタＰ８、Ｐ９を両方オンさせるためにＮＭＯＳトランジスタＮ６、Ｎ７を共にオンしたとしても、ＣＭＯＳトランジスタ部５１、５２には貫通電流が流れなくなる。

また、ＣＭＯＳ電源電圧制御部６０は、ＶＧ端子に接続された電荷保持用コンデンサＣ１の電圧を動作電圧として稼動するものである。このため、ＣＭＯＳ電源電圧制御部６０、更にはスイッチング制御信号出力部５０は、電荷保持用コンデンサＣ１の電圧が発生していない状態では稼動することができないので、チャージポンプ回路１００の全体の消費電力を抑えることができる。

また、ドライバ部３０を構成する２つのスイッチング素子としては、ＰＭＯＳトランジスタＰ８、Ｐ９を採用している。尚、ＰＭＯＳトランジスタＰ８、Ｐ９のドレイン・ソース間には、図１に示すように寄生ダイオードＤ８、Ｄ９が発生している。従って、待機モードの場合に、ＰＭＯＳトランジスタＰ９をオフすると、ＶＧ端子は寄生ダイオードＤ９の逆方向電圧によりハイインピーダンスとなる。しかし、本実施形態では、待機モードの場合に、ＰＭＯＳトランジスタＰ８、Ｐ９は共にオンするので、寄生ダイオードＤ８、Ｄ９の影響を受けなくて済ませることができる。

尚、ドライバ部３０を構成する２つのスイッチング素子としては、ＰＭＯＳトランジスタＰ８、Ｐ９の他に、昇圧モードの場合には相補的にＨレベルとＬレベルを繰り返し待機モードの際に共にＨレベルとなるスイッチング制御信号Ｓ１、Ｓ１’を出力させる構成にスイッチング制御信号出力部５０を変更することで、ＮＭＯＳトランジスタを採用することもできる。また、ＰＭＯＳトランジスタＰ８、Ｐ９以外のトランジスタについても、トランジスタのタイプを変更することも勿論可能である。

以上、本発明に係る一実施形態について説明したが、前述の実施形態の説明は、本発明の理解を容易とする為のものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。

本発明の一実施形態に係るチャージポンプ回路の構成を示した図である。 本発明の一実施形態に係るチャージポンプ回路の昇圧モードの場合の動作を説明するタイミングチャートである。 本発明の一実施形態に係るチャージポンプ回路の待機モードの場合の動作を説明するタイミングチャートである。 従来のチャージポンプ回路の構成を示した図である。

符号の説明

１０ プリチャージ電源
２０ 入力電源
３０ ドライバ部
４０ ＣＭＯＳ型インバータ部
５０ スイッチング制御信号出力部
６０ ＣＭＯＳ電源電圧制御部
７０ モード制御信号出力部
１００ チャージポンプ回路
Ｃ１ 電荷転送用コンデンサ
Ｃ２ 電荷保持用コンデンサ

Claims (4)

1. 一端にプリチャージ電源が接続されるとともに、他端に電荷転送用コンデンサの一端が接続される第１のスイッチング素子と、
   一端に出力電圧を取り出す電荷保持用コンデンサが接続され、他端に前記第１のスイッチング素子の他端が接続されるとともに前記電荷転送用コンデンサの一端が接続される第２のスイッチング素子と、
   前記出力電圧を昇圧させる第１のモードのとき入力電源に応じたハイレベルの電圧とローレベルの電圧を所定周期で切り替えながら前記電荷転送用コンデンサの他端に印加させ、前記出力電圧の昇圧を停止させる第２のモードのとき前記電荷転送用コンデンサの他端に前記ローレベルの電圧を印加させる電圧印加部と、
   前記第１のモードのとき前記第１及び前記第２のスイッチング素子を前記所定周期に同期させて相補的にオンオフして前記プリチャージ電源及び前記入力電源によって前記電荷保持用コンデンサを充電させ、前記第２のモードのとき前記第１及び前記第２のスイッチング素子を共にオンして前記電荷保持用コンデンサを前記プリチャージ電源で充電させるスイッチング制御部と、
   を有することを特徴とするチャージポンプ回路。
2. 請求項１に記載のチャージポンプ回路において、
   前記スイッチング制御部は、
   第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタを直列接続して構成される第１のＣＭＯＳトランジスタ部と、第２のＰＭＯＳトランジスタと第２のＮＭＯＳトランジスタを直列接続して構成される第２のＣＭＯＳトランジスタ部と、を備え、前記第１及び前記第２のＣＭＯＳトランジスタ部の接続ノードは、それぞれ相手側のＰＭＯＳトランジスタのゲートと接続され、当該接続ノードより前記第１及び前記第２のスイッチング素子をオンオフさせるスイッチング制御信号が出力されるスイッチング制御信号出力部と、
   前記第１のモードの場合には前記第１及び前記第２のＣＭＯＳトランジスタ部の電源電圧をハイレベルの電圧とさせ、前記第２のモードの場合には前記第１及び前記第２のＣＭＯＳトランジスタ部の電源電圧をローレベルの電圧とさせるＣＭＯＳ電源電圧制御部と、
   前記第１のモードの場合には前記第１のＰＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのペアと前記第２のＰＭＯＳトランジスタと前記第１のＮＭＯＳトランジスタのペアを相補的にオンオフさせ、前記第２のモードの場合には前記第１及び前記第２のＰＭＯＳトランジスタをオフさせるとともに前記第１及び前記第２のＮＭＯＳトランジスタのペアをオンさせるように、前記第１及び前記第２のＮＭＯＳトランジスタのオンオフを制御するモード制御信号を出力するモード制御信号出力部と、
   を有することを特徴とするチャージポンプ回路。
3. 請求項２に記載のチャージポンプ回路において、
   前記ＣＭＯＳ電源電圧制御部は、
   第３のＰＭＯＳトランジスタと第３のＮＭＯＳトランジスタを直列接続した第３のＣＭＯＳトランジスタ部と、第４のＰＭＯＳトランジスタと第４のＮＭＯＳトランジスタを直列接続した第４のＣＭＯＳトランジスタ部と、を備え、
   前記第３及び前記第４のＣＭＯＳトランジスタ部の接続ノードがそれぞれ相手側のＰＭＯＳトランジスタのゲートと接続され、
   前記第４のＣＭＯＳトランジスタ部の接続ノードの電圧を、前記スイッチング制御信号出力部における前記第１及び前記第２のＣＭＯＳトランジスタ部の電源電圧とすること、
   を特徴とするチャージポンプ回路。
4. 請求項１に記載のチャージポンプ回路において、前記第１及び前記第２のスイッチング素子はＭＯＳトランジスタであること、を特徴とするチャージポンプ回路。

Images