JP2009183111A - チャージポンプ回路およびそれを備える電子機器 - Google Patents

チャージポンプ回路およびそれを備える電子機器 Download PDF

Info

Publication number
JP2009183111A
JP2009183111A JP2008021475A JP2008021475A JP2009183111A JP 2009183111 A JP2009183111 A JP 2009183111A JP 2008021475 A JP2008021475 A JP 2008021475A JP 2008021475 A JP2008021475 A JP 2008021475A JP 2009183111 A JP2009183111 A JP 2009183111A
Authority
JP
Japan
Prior art keywords
voltage
circuit
charge pump
node
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008021475A
Other languages
English (en)
Inventor
Takayuki Nakai
貴之 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008021475A priority Critical patent/JP2009183111A/ja
Priority to US12/265,189 priority patent/US7944276B2/en
Publication of JP2009183111A publication Critical patent/JP2009183111A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】昇圧効率(または降圧効率)を低下させることなくチャージポンプ回路の過電流を抑制する。
【解決手段】出力電圧Voutが所定の判定電圧よりも高い場合、保護トランジスタT101,T104はオフ状態であり、駆動トランジスタT1,T4は、それぞれ、制御信号Sc1,Sc4に応答してオン/オフする。出力電圧Voutが判定電圧よりも低くなると、保護トランジスタT101,T104がオン状態になり、駆動トランジスタT1,T4のゲートが設定ノードNsetに接続され、駆動トランジスタT1,T4が強制的にオフ状態になる。
【選択図】図1

Description

この発明は、入力電圧を昇圧または降圧して出力電圧を出力するチャージポンプ回路に関し、さらに詳しくは、過電流による回路破壊を防止する技術に関する。
従来より、比較的簡単な構成で実現できる電源回路として、チャージポンプ回路が広く知られている。チャージポンプ回路には、入力電圧を昇圧することにより正の出力電圧を出力する昇圧型チャージポンプ回路と、入力電圧を降圧することにより負の出力電圧を出力する降圧型チャージポンプ回路とがある。
図10は、一般的な昇圧型チャージポンプ回路の構成を示す。このチャージポンプ回路は、ポンピング容量C81に電荷を蓄積する電荷蓄積動作と、ポンピング容量C81に蓄積された電荷を転送する電荷転送動作とを交互に実行することによって、電源電圧Vddの2倍の電圧値を有する正の出力電圧Vout(=2Vdd)を出力する。
電荷蓄積期間(電荷蓄積動作の実行期間)では、駆動回路801,802,803,804は、それぞれ、接地電圧Vss,電源電圧Vdd,電源電圧Vdd,出力電圧Voutを出力する。これにより、駆動トランジスタT81,T82がオン状態になるとともに駆動トランジスタT83,T84がオフ状態になるので、ポンピング容量C81は、電源電圧Vddと接地電圧Vssとの電圧差に対応する電荷(正電荷)を蓄積する。
一方、電荷転送期間(電荷転送動作の実行期間)では、駆動回路801,802,803,804は、それぞれ、出力電圧Vout,接地電圧Vss,接地電圧Vss,電源電圧Vddを出力する。これにより、駆動トランジスタT83,T84がオン状態になるとともに駆動トランジスタT81,T82がオフ状態になるので、ポンピング容量C81に蓄積された電荷(正電荷)が出力ノードNoutに転送される。
昇圧型チャージポンプ回路では、駆動トランジスタT81,T84のゲートに出力電圧Vout(2Vdd)を供給することにより、駆動トランジスタT81,T84をオフ状態にすることができる。しかし、出力ノードNoutの地絡(出力ノードNoutと意図しない低電圧ノード(例えば、接地ノード)との短絡)が発生して、出力ノードNoutにおける出力電圧Voutが電源電圧Vddよりも低くなった場合、出力電圧Voutが駆動トランジスタT81,T84のゲートに供給されても、駆動トランジスタT81,T84は、オフ状態にならずにオン状態になる。そのため、駆動トランジスタT81,T84の両方がオン状態になり、入力ノードNinと出力ノードNoutとの間に過電流が発生してしまう。
〔降圧型チャージポンプ回路〕
図11は、一般的な降圧型チャージポンプ回路の構成を示す。このチャージポンプ回路は、電荷蓄積動作と電荷転送動作とを交互に実行することによって、接地電圧Vssを電源電圧Vddの分だけ降圧した負の出力電圧Vout(=−Vdd)を出力する。
電荷蓄積期間では、駆動回路901,902,903,904は、それぞれ、電源電圧Vdd,接地電圧Vss,接地電圧Vss,出力電圧Voutを出力する。これにより、駆動トランジスタT91,T92がオン状態になるとともに駆動トランジスタT93,T94がオフ状態になるので、ポンピング容量C91は、電源電圧Vddと接地電圧Vssとの電圧差に対応する電荷(負電荷)を蓄積する。
一方、電荷転送期間では、駆動回路901,902,903,904は、それぞれ、出力電圧Vout,電源電圧Vdd,電源電圧Vdd,接地電圧Vssを出力する。これにより、駆動トランジスタT93,T94がオン状態になるとともに駆動トランジスタT91,T92がオフ状態になるので、ポンピング容量C91に蓄積された電荷(負電荷)が出力ノードNoutに転送される。
降圧型チャージポンプ回路では、駆動トランジスタT91,T94のゲートに出力電圧Vout(−Vdd)を供給することにより、駆動トランジスタT91,T94をオフ状態にすることができる。しかし、出力ノードNoutの天絡(出力ノードNoutと意図しない高電圧ノード(例えば、電源ノード)との短絡)が発生して、出力ノードNoutにおける出力電圧Voutが接地電圧Vssよりも高くなった場合、出力電圧Voutが駆動トランジスタT91,T94のゲートに供給されても、駆動トランジスタT91,T94は、オフ状態にならずにオン状態になる。そのため、駆動トランジスタT91,T94の両方がオン状態になり、入力ノードNinと出力ノードNoutとの間に過電流が発生してしまう。
このように、出力ノードNoutにおける意図しない電圧変動に起因して過電流が発生するので、チャージポンプ回路が破壊されてしまうおそれがあった。
そこで、特開2004−320862号公報(特許文献1)には、昇圧型チャージポンプ回路の入力ノードに出力電流量を調整可能な定電圧回路を接続し、チャージポンプ回路入力ノードに供給される電流量を制限することで地絡時に発生する過電流を抑制するDC−DCコンバータが開示されている。詳しくは、定電圧回路には、入力電圧を受ける入力端子とチャージポンプ回路の入力ノードに接続される出力ノードとの間に電圧制御トランジスタが設けられており、その電圧制御トランジスタのゲート電圧を制御することにより、定電圧回路の出力電流量が調整される。
特開2004−320862号公報
しかしながら、特許文献1では、定電圧回路の電圧制御トランジスタにおいて電圧降下が発生するので、入力電圧よりも低い電圧がチャージポンプ回路に供給される。そのため、チャージポンプ回路の昇圧効率が低下してしまう。
また、特許文献1では、定電圧回路は、チャージポンプ回路よりも高い電流駆動能力を備えている必要があった。例えば、チャージポンプ回路の出力電流を500mAにするためには、定電圧回路は、1A以上の出力電流を出力する必要があった。このように、高い電流駆動能力を備えなければならないので、定電圧回路の回路規模を低減することが困難であった。
そこで、この発明は、チャージポンプ回路の昇圧効率(または降圧効率)を低下させるなく、過電流を抑制することを目的とする。
この発明の1つの局面に従うと、チャージポンプ回路は、入力電圧を昇圧または降圧して出力電圧を出力する回路であって、ポンピング容量と、上記入力電圧を受ける入力ノードと上記ポンピング容量の一方端との間に接続される第1の駆動トランジスタと、上記出力電圧を出力するための出力ノードと上記ポンピング容量の一方端との間に接続される第2の駆動トランジスタとを含み、電荷蓄積モードにおいて上記第1の駆動トランジスタをオン状態にして上記ポンピング容量に電荷を蓄積する一方、電荷転送モードにおいて上記第2の駆動トランジスタをオン状態にして上記ポンピング容量に蓄積された電荷を上記出力ノードへ転送するポンピング回路と、所定の判定電圧と上記出力電圧との高低関係に基づいて、上記第1および第2の駆動トランジスタの少なくとも1つを上記オン状態時よりも抵抗値が高い高抵抗状態に設定する保護回路とを備える。
上記チャージポンプ回路では、出力ノードにおいて意図しない電圧変動が発生すると、保護回路は、第1および第2の駆動トランジスタの少なくとも1つを高抵抗状態にする。これにより、入力ノードと出力ノードとの間における過電流を抑制することができる。また、ポンピング回路の前段に電流量を調整するための構成を設けなくても良いので、チャージポンプ回路の昇圧効率を低下させることなく昇圧動作(または降圧動作)を実行することができる。さらに、保護回路の電流駆動能力は、ポンピング回路よりも小さくても良いので、従来のように回路規模を大きくしなくても良い。そのため、チャージポンプ回路の回路規模を低減することができる。
好ましくは、上記保護回路は、上記第1の駆動トランジスタを高抵抗状態に設定するための第1の設定電圧を受ける第1の設定ノードに接続されるソースと、上記出力ノードに接続されるゲートと、上記第1の駆動トランジスタのゲートに接続されるドレインとを有する第1の保護トランジスタを含む。
上記チャージポンプ回路では、第1の設定電圧と第1の駆動トランジスタの閾値電圧とで定められる判定電圧と出力ノードにおける出力電圧との高低関係に応じて、第1の駆動トランジスタのゲートと第1の設定ノードとの接続状態が切り換えられる。
好ましくは、上記保護回路は、上記第2の駆動トランジスタを高抵抗状態に設定するための第2の設定電圧を受ける第2の設定ノードに接続されるソースと、上記出力ノードに接続されるゲートと、上記第2の駆動トランジスタのゲートに接続されるドレインとを有する第2の保護トランジスタを含む。
上記チャージポンプ回路では、第2の設定電圧と第2の駆動トランジスタの閾値電圧とで定められる判定電圧と出力ノードにおける出力電圧との高低関係に応じて、第2の駆動トランジスタのゲートと第2の設定ノードとの接続状態が切り換えられる。
好ましくは、上記保護回路は、上記出力ノードにおける出力電圧と上記判定電圧とを比較する第1の比較回路と、上記第1の駆動トランジスタを高抵抗状態にするための第1の設定ノードと上記第1の駆動トランジスタのゲートとの間に接続され、上記第1の比較回路による比較結果に応答してオン/オフする第1の保護スイッチとを含む。
上記チャージポンプ回路では、第1の比較回路による比較結果に応じて、第1の駆動トランジスタのゲートと第1の設定ノードとの接続状態が切り換えられる。
好ましくは、上記保護回路は、上記出力ノードにおける出力電圧と上記判定電圧とを比較する第2の比較回路と、上記第2の駆動トランジスタを高抵抗状態にするための第2の設定ノードと上記第2の駆動トランジスタのゲートとの間に接続され、上記第2の比較回路による比較結果に応答してオン/オフする第2の保護スイッチとを含む。
上記チャージポンプ回路では、第2の比較回路による比較結果に応じて、第2の駆動トランジスタのゲートと第2の設定ノードとの接続状態が切り換えられる。
以上のように、入力ノードと出力ノードとの間における過電流を抑制することができる。また、チャージポンプ回路の昇圧効率を低下させることなく昇圧動作(または降圧動作)を実行することができる。さらに、チャージポンプ回路の回路規模を低減することができる。
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
(実施形態1)
図1は、この発明の実施形態1によるチャージポンプ回路の構成を示す。このチャージポンプ回路1は、入力電圧Vinと基準電圧Vrefとの電圧差に対応する電荷を蓄積する電荷蓄積モードと、蓄積された電荷を転送する電荷転送モードとを有する。また、このチャージポンプ回路1では、出力ノードNoutにおける意図しない電圧変動に起因する過電流を抑制するための処理(過電流抑制処理)が実行される。
チャージポンプ回路1は、ポンピング回路10と、駆動回路101,102,103,104と、保護回路11とを備える。なお、ここでは、チャージポンプ回路1は、正の出力電圧Voutを出力する昇圧用チャージポンプ回路であり、入力電圧Vin,基準電圧Vref,出力電圧Voutは、それぞれ、電源電圧Vdd,接地電圧Vss,入力電圧Vinの2倍の電圧値を有する電圧“2Vdd”である。
〔ポンピング回路〕
ポンピング回路10は、ポンピング容量C1と、出力容量C2と、駆動トランジスタT1〜T4とを含む。なお、ここでは、駆動トランジスタT1,T3,T4は、P型トランジスタであり、駆動トランジスタT2は、N型トランジスタである。
駆動トランジスタT1は、入力電圧Vinを受ける入力ノードNinとポンピング容量C1の一方端との間に接続される。駆動トランジスタT2は、ポンピング容量C1の他方端と基準電圧Vrefを受ける基準ノードNrefとの間に接続される。駆動トランジスタT3は、入力ノードNinとポンピング容量C1の他方端との間に接続される。駆動トランジスタT4は、ポンピング容量C1の一方端と出力ノードNoutとの間に接続される。出力容量C2は、出力ノードNoutと基準ノードNrefとの間に接続される。また、駆動トランジスタT1,T4のバックゲートは、それぞれ、保護抵抗R1,R4を介してポンピング容量C1の一方端,出力ノードNoutに接続される。
〔駆動回路〕
駆動回路101は、クロック信号CK1に応答して、駆動トランジスタT1のゲートに出力電圧Voutと基準電圧Vrefとの間で振幅する制御信号Sc1を出力する。
駆動回路102は、クロック信号CK1に応答して、駆動トランジスタT2のゲートに入力電圧Vinと基準電圧Vrefとの間で振幅する制御信号Sc2を出力する。
駆動回路103は、クロック信号CK2に応答して、駆動トランジスタT3のゲートに入力電圧Vinと基準電圧Vrefとの間で振幅する制御信号Sc3を出力する。
駆動回路104は、クロック信号CK2に応答して、駆動トランジスタT4のゲートに出力電圧Voutと入力電圧Vinとの間で振幅する制御信号Sc4を出力する。
駆動回路101〜104は、遅延回路,インバータ,レベルシフタなどを用いて構成することができる。
〔通常動作〕
ここで、図2を参照しつつ、図1に示したチャージポンプ回路1による通常動作について説明する。
電荷蓄積期間では、クロック信号CK1は、ハイレベルからローレベルに遷移する。その遷移に応答して、駆動回路101は、制御信号Sc1をローレベル(Vss)に設定し、駆動回路102は、制御信号Sc2をハイレベル(Vdd)に設定する。これにより、駆動トランジスタT1,T2は、オフ状態からオン状態に遷移する。一方、クロック信号CK2はハイレベルのままであるので、制御信号Sc3,Sc4は、それぞれ、ハイレベル(Vdd),ハイレベル(2Vdd)のままである。そのため、駆動トランジスタT3,T4は、オフ状態のままである。その結果、ポンピング容量C1の一方端が入力ノードNinに接続されるとともにポンピング容量C1の他方端が基準ノードNrefに接続されるので、ポンピング容量C1は、入力電圧Vin(電源電圧Vdd)と基準電圧Vref(接地電圧Vss)との電圧差に対応する電荷(正電荷)を蓄積する。
電荷転送期間(ここでは、昇圧期間)では、クロック信号CK1は、ハイレベルのままであるので、制御信号Sc1,Sc2は、それぞれ、ハイレベル(2Vdd),ローレベル(Vdd)のままである。そのため、駆動トランジスタT1,T2は、オフ状態のままである。一方、クロック信号CK2は、ハイレベルからローレベルへ遷移する。その遷移に応答して、駆動回路103は、制御信号Sc3をローレベル(Vss)に設定し、駆動回路104は、制御信号Sc4をローレベル(Vdd)に設定する。これにより、駆動トランジスタT3,T4は、オフ状態からオン状態へ遷移する。その結果、ポンピング容量C1の一方端が出力ノードNoutに接続されるとともにポンピング容量C1の他方端が入力ノードNinに接続されるので、ポンピング容量C1に蓄積された電荷(正電荷)が出力ノードNoutに転送され、出力ノードNoutが昇圧される。
〔保護回路〕
図1に示した保護回路11は、出力電圧Voutを監視し、出力ノードNoutにおける電圧(出力電圧Vout)が所定の判定電圧よりも低くなると、駆動トランジスタT1,T2のそれぞれをオフ状態にする。判定電圧は、出力ノードNoutにおける意図しない電圧変動についての判定基準となる電圧(例えば、入力電圧Vinもしくは、入力電圧Vinの近傍)である。また、保護回路11は、保護トランジスタT101,T104を含む。なお、ここでは、保護トランジスタT101,T104は、P型トランジスタである。
保護トランジスタT101のソースは、設定電圧Vsetを受ける設定ノードNsetに接続され、ドレインは、駆動トランジスタT101のゲートに接続され、ゲートは、出力ノードNoutに接続される。設定電圧Vsetは、駆動トランジスタT1,T2を高抵抗状態(オン状態時よりも抵抗値が高い状態、例えば、オフ状態)にするための電圧である。ここでは、設定電圧Vsetは、電源電圧Vddである。
保護トランジスタT104のソースは、設定ノードNsetに接続され、ドレインは、駆動トランジスタT104のゲートに接続され、ゲートは、出力ノードNoutに接続される。
また、保護トランジスタT101,T104のバックゲートは、それぞれ、保護抵抗R101,R104を介して出力ノードNoutに接続される。
〔過電流抑制処理〕
次に、図1に示した保護回路11による過電流抑制処理について説明する。ここで、保護トランジスタT101,T104の閾値電圧を“Vthp”とすると、判定電圧は、“Vdd−Vthp”になる。
出力ノードNoutにおける出力電圧Voutが判定電圧(Vdd−Vthp)よりも高い場合、保護トランジスタT101はオフ状態であるので、駆動トランジスタT1のゲートは、設定ノードNsetから切り離されている。そのため、駆動トランジスタT1は、制御信号Sc1に応答してオン/オフする。同様に、保護トランジスタT104もオフ状態であるので、駆動トランジスタT4は、制御信号Sc4に応答してオン/オフする。
一方、出力ノードNoutの地絡(出力ノードNoutと意図しない低電圧ノード(例えば、接地ノード)との短絡)など、出力ノードNoutにおいて意図しない電圧低下が発生して、出力電圧Voutが判定電圧(Vdd−Vthp)よりも低くなると、保護トランジスタT101がオン状態になり、駆動トランジスタT1のゲートが設定ノードNsetに接続される。これにより、駆動トランジスタT1のゲート電圧が設定電圧Vsetに固定されるので、駆動トランジスタT1は、制御信号Sc1の電圧レベルに拘わらず、強制的にオフ状態になる。同様に、保護トランジスタT104がオン状態になり、駆動トランジスタT4のゲートが設定ノードNsetに接続されるので、駆動トランジスタT4は、制御信号Sc4の電圧レベルに拘わらず、強制的にオフ状態になる。
以上のように、出力ノードNoutにおける意図しない電圧変動(ここでは、意図しない電圧低下)が発生すると、保護回路11が駆動トランジスタT1,T4を強制的にオフ状態にする。これにより、入力ノードNinと出力ノードNoutとの間における過電流を抑制することができる。
また、ポンピング回路10の前段に電流量を調整するための構成を設けなくても良いので、チャージポンプ回路1の昇圧効率を低下させることなく通常動作を実行することができる。
さらに、保護回路11の電流駆動能力は、駆動回路101〜104と同程度であっても良い。駆動回路101〜104の電流駆動能力は、通常、ポンピング回路10よりも小さい。このように、保護回路11の電流駆動能力は、ポンピング回路10よりも小さくても良いので、従来のように回路規模を大きくしなくても良い。そのため、チャージポンプ回路1の回路規模を低減することができる。
また、駆動トランジスタT1のバックゲートとポンピング容量C1の一方端との間に保護抵抗R1を接続することにより、駆動トランジスタT1の寄生ダイオードを介して流れる過電流の電流量を少なくすることができる。同様に、駆動トランジスタT2,保護トランジスタT101,T104に対して保護抵抗R4,R101,R104がそれぞれ設けられているので、それぞれのトランジスタにおいて寄生ダイオードにおける電流量を少なくすることができる。これにより、出力電圧Voutの意図しない変動に起因する過電流をさらに抑制することができる。また、保護抵抗R1,R4,R101,R104を、それぞれ、保護トランジスタT101,T104のオン/オフに応答して動作するスイッチに置き換えた場合も、寄生ダイオードにおける電流量を少なくすることができる。
なお、図3のように、保護トランジスタT101,T104の接続関係を変更しても良い。図3に示した保護回路11aでは、保護トランジスタT104のソースは、保護トランジスタT101を介して設定ノードNsetに接続される。このように構成した場合も、出力ノードNoutにおいて意図しない電圧低下が発生したときに、駆動トランジスタT1,T4をオフ状態にすることができる。
(実施形態2)
図4は、この発明の実施形態2によるチャージポンプ回路の構成を示す。このチャージポンプ回路2は、図1に示した保護回路11に代えて、保護回路21を備える。その他の構成は、図1と同様である。
〔保護回路〕
保護回路21は、比較器201,204と、保護スイッチSW1,SW4とを含む。
比較器201,204は、出力電圧Voutと判定電圧Vcomとを比較する。ここでは、判定電圧Vcomは、電源電圧Vddである。保護スイッチSW1は、設定ノードNsetと駆動トランジスタT1のゲートとの間に接続され、比較器201による比較結果に応答してオン/オフする。保護スイッチSW4は、設定ノードNsetと駆動トランジスタT4のゲートとの間に接続され、比較器204による比較結果に応答してオン/オフする。ここでは、スイッチSW1,SW4は、出力電圧Voutが判定電圧Vcomよりも低い場合にオン状態になる。
〔過電流抑制処理〕
次に、図4に示した保護回路21による過電流抑制処理について説明する。
出力ノードNoutにおける出力電圧Voutが判定電圧Vcom(Vdd)よりも高い場合、スイッチSW1,SW4はオフ状態であるので、駆動トランジスタT1,T4のゲートは、設定ノードNsetから切り離されている。そのため、駆動トランジスタT1,T4は、それぞれ、制御信号Sc1,Sc4に応答してオン/オフする。
一方、出力ノードにおいて意図しない電圧低下が発生して、出力電圧Voutが判定電圧Vcom(Vdd)よりも低くなると、スイッチSW1,SW4がオン状態になり、駆動トランジスタT1,T4のゲートが設定ノードNsetに接続される。これにより、駆動トランジスタT1,T4のゲート電圧が設定電圧Vsetに固定されるので、駆動トランジスタT1,T4は、それぞれ、制御信号Sc1,Sc4の電圧レベルに拘わらず、強制的にオフ状態になる。
以上のように、出力ノードNoutにおいて意図しない電圧変動(ここでは、意図しない電圧低下)が発生すると、保護回路21が駆動トランジスタT1,T4を強制的にオフ状態にすることにより、入力ノードNinと出力ノードNoutとの間における過電流を抑制することができる。
また、ポンピング回路10の前段に電流量を調整するための構成を設けなくても良いので、チャージポンプ回路2の昇圧効率を低下させることなく通常動作を実行することができる。
さらに、保護回路21の電流駆動能力は、ポンピング回路10よりも小さくても良いので、従来のように回路規模を大きくしなくても良い。そのため、チャージポンプ回路2の回路規模を低減することができる。
なお、図5のように、保護回路から比較器204を取り除いても良い。図5に示した保護回路21aでは、保護スイッチSW4は、比較器201による比較結果に応答してオン/オフする。
また、図6のように、スイッチSW1、SW4の接続関係を変更しても良い。図6に示した保護回路21bでは、スイッチSW4の一方端は、スイッチSW1を介して設定ノードNsetに接続される。このように構成した場合も、出力ノードNoutにおける出力電圧Voutが判定電圧Vcom(Vdd)よりも低いときに、駆動トランジスタT1,T4をオフ状態にすることができる。
(降圧型チャージポンプ回路)
図7のように、実施形態1によるチャージポンプ回路は、昇圧用チャージポンプ回路としてだけでなく、降圧用チャージポンプ回路としても使用可能である。図7に示した降圧用チャージポンプ回路1aでは、駆動トランジスタT1,T3,T4は、N型トランジスタであり、駆動トランジスタT2は、P型トランジスタである。なお、図7では、入力電圧Vin,基準電圧Vrefは、それぞれ、接地電圧Vss,電源電圧Vddであり、チャージポンプ回路1aは、入力電圧Vin(Vss)から基準電圧Vref(Vdd)の分だけ降圧した負の出力電圧Vout(−Vdd)を出力する。
〔通常動作〕
次に、図8を参照しつつ、図7に示した降圧型チャージポンプ回路1aによる通常動作について説明する。
電荷蓄積期間では、クロック信号CK1は、ローレベルからハイレベルに遷移する。その遷移に応答して、駆動回路101は、制御信号Sc1をハイレベル(Vdd)に設定し、駆動回路102は、制御信号Sc2をローレベル(Vss)に設定する。これにより、駆動トランジスタT1,T2は、オフ状態からオン状態に遷移する。一方、クロック信号CK2はローレベルのままであるので、制御信号Sc3,Sc4は、それぞれ、ローレベル(Vss),ローレベル(−Vdd)のままである。そのため、駆動トランジスタT3,T4は、オフ状態のままである。その結果、ポンピング容量C1の一方端が入力ノードNinに接続されるとともにポンピング容量C1の他方端が基準ノードNrefに接続されるので、ポンピング容量C1は、電源電圧Vddと接地電圧Vssとの電圧差に対応する電荷(負電荷)を蓄積する。
電荷転送期間(ここでは、降圧期間)では、クロック信号CK1は、ローレベルのままであるので、制御信号Sc1,Sc2は、それぞれ、ローレベル(−Vdd),ハイレベル(Vdd)のままである。そのため、駆動トランジスタT1,T2は、オフ状態のままである。一方、クロック信号CK2は、ローレベルからハイレベルへ遷移する。その遷移に応答して、駆動回路103は、制御信号Sc3をハイレベル(Vdd)に設定し、駆動回路104は、制御信号Sc4をハイレベル(Vss)に設定する。これにより、駆動トランジスタT3,T4は、オフ状態からオン状態へ遷移する。その結果、ポンピング容量C1の一方端が出力ノードNoutに接続されるとともにポンピング容量C1の他方端が入力ノードNinに接続されるので、ポンピング容量C1に蓄積された電荷(負電荷)が出力ノードNoutに転送される。
〔保護回路〕
図7において、保護回路11は、出力ノードNoutにおける出力電圧Voutを監視し、出力電圧Voutが所定の判定電圧よりも高くなると、駆動トランジスタT1,T2のそれぞれをオフ状態にする。なお、ここでは、保護トランジスタT101,T104は、N型トランジスタであり、設定電圧Vsetは、接地電圧Vssである。
〔過電流抑制動作〕
次に、図7に示した保護回路11による過電流抑制動作について説明する。ここで、保護トランジスタT101,T104の閾値電圧を“Vthn”とすると、判定電圧は、“Vss+Vthn”になる。
出力ノードにおける出力電圧Voutが判定電圧(Vss+Vthn)よりも低い場合、保護トランジスタT101はオフ状態であるので、駆動トランジスタT1のゲートは、設定ノードNsetから切り離されている。そのため、駆動トランジスタT1は、制御信号Sc1に応答してオン/オフする。同様に、保護トランジスタT104もオフ状態であるので、駆動トランジスタT4は、制御信号Sc4に応答してオン/オフする。
一方、出力ノードNoutの天絡(出力ノードNoutと意図しない高電圧ノード(例えば、電源ノード)との短絡)など、出力ノードNoutにおいて意図しない電圧上昇が発生して、出力電圧Voutが判定電圧(Vss+Vthn)よりも高くなると、保護トランジスタT101がオン状態になり、駆動トランジスタT1のゲートが設定ノードNsetに接続される。これにより、駆動トランジスタT1のゲート電圧が設定電圧Vsetに固定されるので、駆動トランジスタT1は、制御信号Sc1の電圧レベルに拘わらず、強制的にオフ状態になる。同様に、保護トランジスタT104がオン状態になり、駆動トランジスタT4のゲートが設定ノードNsetに接続されるので、駆動トランジスタT4は、制御信号Sc4の電圧レベルに拘わらず、強制的にオフ状態になる。
以上のように、出力ノードNoutにおいて意図しない電圧変動(ここでは、意図しない電圧上昇)が発生すると、保護回路11が駆動トランジスタT1,T4を強制的にオフ状態にする。これにより、入力ノードNinと出力ノードNoutとの間における過電流を抑制することができる。
なお、図9のように、実施形態2に示したチャージポンプ回路も降圧用チャージポンプ回路として使用することができる。図9に示したチャージポンプ回路2aでは、スイッチSW1,SW4は、出力電圧Voutが判定電圧Vcomよりも高い場合にオン状態になる。ここでは、判定電圧Vcomは、接地電圧Vssである。
次に、図9に示した保護回路21による過電流抑制処理について説明する。
出力ノードNoutにおける出力電圧Voutが判定電圧Vcom(Vss)よりも低い場合、スイッチSW1,SW4はオフ状態であるので、駆動トランジスタT1,T4のゲートは、設定ノードNsetから切り離されている。そのため、駆動トランジスタT1,T4は、それぞれ、制御信号Sc1,Sc4に応答してオン/オフする。
一方、出力ノードNoutにおいて意図しない電圧上昇が発生して、出力電圧Voutが判定電圧Vcom(Vss)よりも高くなると、スイッチSW1,SW4がオン状態になり、駆動トランジスタT1,T4のゲートが設定ノードNsetに接続される。これにより、駆動トランジスタT1,T4のゲート電圧が設定電圧Vsetに固定されるので、駆動トランジスタT1,T4は、それぞれ、制御信号Sc1,Sc4の電圧レベルに拘わらず、強制的にオフ状態になる。
以上のように、出力ノードNoutにおいて意図しない電圧変動(ここでは、意図しない電圧上昇)が発生すると、保護回路21が駆動トランジスタT1,T4が強制的にオフ状態にすることにより、入力ノードNinと出力ノードNoutとの間における過電流を抑制することができる。
(その他の実施形態)
以上の各実施形態において、保護回路は、2つの駆動トランジスタT1,T4に対応する2つの保護トランジスタT101,T104(または、2つのスイッチSW1,SW4)を含んでいるが、少なくとも一方の保護トランジスタ(または、少なくとも一方のスイッチ)を含んでいれば、意図しない電圧変動に起因する過電流を抑制することが可能である。
また、駆動トランジスタT1,T4に同一の設定電圧Vsetを供給するものとして説明したが、駆動トランジスタT1,T4にそれぞれ異なる設定電圧Vsetを供給しても良い。また、設定電圧Vsetが入力電圧Vinと同一である場合、設定ノードNsetは、入力ノードNinであっても良い。例えば、図1に示したチャージポンプ回路1において、保護トランジスタT101,T104のソースを入力ノードNinに接続しても良い。
以上のように、この発明によるチャージポンプ回路は、昇圧効率(または降圧効率)を低下させることなく過電流を抑制することができるので、携帯電話,デジタルビデオカメラ,デジタルスチールカメラなどの電子機器の電源回路などとして有用である。
この発明の実施形態1によるチャージポンプ回路の構成を示す図。 図1に示したチャージポンプ回路による動作について説明するためのタイミングチャート。 図1に示したチャージポンプ回路の変形例を示す図。 この発明の実施形態2によるチャージポンプ回路の構成を示す図。 図4に示したチャージポンプ回路の変形例を示す図。 図4に示したチャージポンプ回路の別の変形例を示す図。 図1に示したチャージポンプ回路を降圧型チャージポンプ回路として使用する例について説明するための図。 図7に示したチャージポンプ回路の動作について説明するためのタイミングチャート。 図4に示したチャージポンプ回路を降圧型チャージポンプ回路として使用する例について説明するための図。 従来の昇圧型チャージポンプ回路について説明するための図。 従来の降圧型チャージポンプ回路について説明するための図。
符号の説明
1,2 昇圧型チャージポンプ回路
1a,2a 降圧型チャージポンプ回路
10 ポンピング回路
101,102,103,104 駆動回路
11,11a,21,21a,21b 保護回路
C1 ポンピング容量
C2 出力容量
T1,T2,T3,T4 駆動トランジスタ
T101,T104 保護トランジスタ
R1,R4,R101,R104 保護抵抗
201,204 比較器
SW1,SW4 保護スイッチ

Claims (9)

  1. 入力電圧を昇圧または降圧して出力電圧を出力する回路であって、
    ポンピング容量と、前記入力電圧を受ける入力ノードと前記ポンピング容量の一方端との間に接続される第1の駆動トランジスタと、前記出力電圧を出力するための出力ノードと前記ポンピング容量の一方端との間に接続される第2の駆動トランジスタとを含み、電荷蓄積モードにおいて前記第1の駆動トランジスタをオン状態にして前記ポンピング容量に電荷を蓄積する一方、電荷転送モードにおいて前記第2の駆動トランジスタをオン状態にして前記ポンピング容量に蓄積された電荷を前記出力ノードへ転送するポンピング回路と、
    所定の判定電圧と前記出力電圧との高低関係に基づいて、前記第1および第2の駆動トランジスタの少なくとも1つを前記オン状態時よりも抵抗値が高い高抵抗状態に設定する保護回路とを備える
    ことを特徴とするチャージポンプ回路。
  2. 請求項1において、
    前記保護回路は、
    前記第1の駆動トランジスタを高抵抗状態に設定するための第1の設定電圧を受ける第1の設定ノードに接続されるソースと、前記出力ノードに接続されるゲートと、前記第1の駆動トランジスタのゲートに接続されるドレインとを有する第1の保護トランジスタを含む
    ことを特徴とするチャージポンプ回路。
  3. 請求項1または請求項2において、
    前記保護回路は、
    前記第2の駆動トランジスタを高抵抗状態に設定するための第2の設定電圧を受ける第2の設定ノードに接続されるソースと、前記出力ノードに接続されるゲートと、前記第2の駆動トランジスタのゲートに接続されるドレインとを有する第2の保護トランジスタを含む
    ことを特徴とするチャージポンプ回路。
  4. 請求項1において、
    前記保護回路は、
    前記出力ノードにおける出力電圧と前記判定電圧とを比較する第1の比較回路と、
    前記第1の駆動トランジスタを高抵抗状態にするための第1の設定ノードと前記第1の駆動トランジスタのゲートとの間に接続され、前記第1の比較回路による比較結果に応答してオン/オフする第1の保護スイッチとを含む
    ことを特徴とするチャージポンプ回路。
  5. 請求項1または請求項4において、
    前記保護回路は、
    前記出力ノードにおける出力電圧と前記判定電圧とを比較する第2の比較回路と、
    前記第2の駆動トランジスタを高抵抗状態にするための第2の設定ノードと前記第2の駆動トランジスタのゲートとの間に接続され、前記第2の比較回路による比較結果に応答してオン/オフする第2の保護スイッチとを含む
    ことを特徴とするチャージポンプ回路。
  6. 請求項4において、
    前記保護回路は、
    前記第2の駆動トランジスタを高抵抗状態にするための第2の設定ノードと前記第2の駆動トランジスタのゲートとの間に接続され、前記第1の比較回路による比較結果に応答してオン/オフする第2の保護スイッチをさらに含む
    ことを特徴とするチャージポンプ回路。
  7. 請求項2または請求項4において、
    前記第1の設定ノードは、前記入力ノードである
    ことを特徴とするチャージポンプ回路。
  8. 請求項3,5,6のいずれか1項において、
    前記第2の設定ノードは、前記入力ノードである
    ことを特徴とするチャージポンプ回路。
  9. 請求項1〜8のいずれか1項に記載のチャージポンプ回路を備える
    ことを特徴とする電子機器。
JP2008021475A 2008-01-31 2008-01-31 チャージポンプ回路およびそれを備える電子機器 Pending JP2009183111A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008021475A JP2009183111A (ja) 2008-01-31 2008-01-31 チャージポンプ回路およびそれを備える電子機器
US12/265,189 US7944276B2 (en) 2008-01-31 2008-11-05 Charge pump circuit and electronic apparatus provided with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021475A JP2009183111A (ja) 2008-01-31 2008-01-31 チャージポンプ回路およびそれを備える電子機器

Publications (1)

Publication Number Publication Date
JP2009183111A true JP2009183111A (ja) 2009-08-13

Family

ID=40931083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021475A Pending JP2009183111A (ja) 2008-01-31 2008-01-31 チャージポンプ回路およびそれを備える電子機器

Country Status (2)

Country Link
US (1) US7944276B2 (ja)
JP (1) JP2009183111A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020136820A1 (ja) * 2018-12-27 2020-07-02 三菱電機株式会社 チャージポンプ回路及び半導体装置
WO2020136821A1 (ja) * 2018-12-27 2020-07-02 三菱電機株式会社 チャージポンプ回路及び半導体装置
JP2022006505A (ja) * 2020-06-24 2022-01-13 旭化成エレクトロニクス株式会社 チャージポンプ装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115597B1 (en) * 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
US7671665B2 (en) * 2008-07-01 2010-03-02 Hamilton Sundstrand Corporation Constant-ON state high side switch circuit
JP5300001B2 (ja) * 2008-10-07 2013-09-25 ルネサスエレクトロニクス株式会社 昇圧回路及び半導体集積回路装置
TW201105015A (en) * 2009-07-22 2011-02-01 Green Solution Tech Co Ltd Charge pump circuit
US8330509B2 (en) * 2010-04-12 2012-12-11 Intel Mobile Communications GmbH Suppression of low-frequency noise from phase detector in phase control loop
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9847712B2 (en) * 2013-03-15 2017-12-19 Peregrine Semiconductor Corporation Fault control for switched capacitor power converter
WO2017007991A1 (en) 2015-07-08 2017-01-12 Arctic Sand Technologies, Inc. Switched-capacitor power converters
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217971A (ja) * 1987-03-04 1988-09-12 Fuji Electric Co Ltd 電圧逓倍回路
US6320797B1 (en) * 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
US6310789B1 (en) 1999-06-25 2001-10-30 The Procter & Gamble Company Dynamically-controlled, intrinsically regulated charge pump power converter
KR100383769B1 (ko) * 2000-12-18 2003-05-14 주식회사 하이닉스반도체 펌핑 전압 레귤레이션 회로
US6734718B1 (en) * 2002-12-23 2004-05-11 Sandisk Corporation High voltage ripple reduction
JP4181441B2 (ja) 2003-04-14 2008-11-12 株式会社リコー Dc−dcコンバータ
JP4308158B2 (ja) 2004-03-30 2009-08-05 ローム株式会社 昇圧制御装置およびそれを用いた電子装置
JP4024814B2 (ja) * 2005-02-24 2007-12-19 シャープ株式会社 チャージポンプ方式dc/dcコンバータ回路
US7271642B2 (en) * 2005-12-27 2007-09-18 Aimtron Technology Corp. Charge pump drive circuit for a light emitting diode
US7250810B1 (en) * 2005-12-27 2007-07-31 Aimtron Technology Corp. Multi-mode charge pump drive circuit with improved input noise at a moment of mode change
TW200735510A (en) * 2006-01-27 2007-09-16 Rohm Co Ltd Charge pump circuit and electric appliance therewith
JP2008029098A (ja) * 2006-07-20 2008-02-07 Oki Electric Ind Co Ltd 昇圧回路
DE102006046387B4 (de) * 2006-09-29 2015-11-19 Texas Instruments Deutschland Gmbh DC-DC-Aufwärtswandler mit einer Ladungspumpe
KR100818710B1 (ko) * 2006-11-21 2008-04-01 주식회사 하이닉스반도체 전압펌핑장치
JP5078464B2 (ja) * 2007-06-29 2012-11-21 株式会社リコー チャージポンプ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217971A (ja) * 1987-03-04 1988-09-12 Fuji Electric Co Ltd 電圧逓倍回路
US6320797B1 (en) * 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020136820A1 (ja) * 2018-12-27 2020-07-02 三菱電機株式会社 チャージポンプ回路及び半導体装置
WO2020136821A1 (ja) * 2018-12-27 2020-07-02 三菱電機株式会社 チャージポンプ回路及び半導体装置
JPWO2020136820A1 (ja) * 2018-12-27 2021-09-27 三菱電機株式会社 チャージポンプ回路及び半導体装置
JPWO2020136821A1 (ja) * 2018-12-27 2021-09-27 三菱電機株式会社 チャージポンプ回路及び半導体装置
JP7134255B2 (ja) 2018-12-27 2022-09-09 三菱電機株式会社 チャージポンプ回路及び半導体装置
JP7191124B2 (ja) 2018-12-27 2022-12-16 三菱電機株式会社 チャージポンプ回路及び半導体装置
JP2022006505A (ja) * 2020-06-24 2022-01-13 旭化成エレクトロニクス株式会社 チャージポンプ装置
JP7438037B2 (ja) 2020-06-24 2024-02-26 旭化成エレクトロニクス株式会社 チャージポンプ装置

Also Published As

Publication number Publication date
US20090195298A1 (en) 2009-08-06
US7944276B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
JP2009183111A (ja) チャージポンプ回路およびそれを備える電子機器
US7405549B2 (en) Soft start circuit, power supply unit and electric equipment
JP4781744B2 (ja) 電源装置及びこれを用いた電気機器
JP5554910B2 (ja) チャージポンプ回路の制御回路およびそれらを利用した電源回路
JP4870058B2 (ja) 定電流駆動回路
JP5228971B2 (ja) 電源回路
US8638389B2 (en) Power supply circuit, integrated circuit device, solid-state imaging apparatus, and electronic apparatus
JP4666345B2 (ja) チャージポンプ回路
US7265526B2 (en) Semiconductor device
JP2009005442A (ja) スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法
JP2009131062A (ja) 降圧型スイッチングレギュレータ
JP2010051079A (ja) Dc−dcコンバータおよび制御方法
JP2007228679A (ja) チャージポンプ回路
JP5865028B2 (ja) Dcーdcコンバータ
JP2012044784A (ja) スイッチング電源装置
JP2011193579A (ja) 半導体装置
JP2016171676A (ja) 電源回路とその制御方法
JP2007014176A (ja) 多電源供給回路および多電源供給方法
JP2018057072A (ja) 信号出力回路
US9231470B2 (en) Control circuit, time calculating unit, and operating method for control circuit
JP2009081984A (ja) チャージポンプ回路
JP2010146380A (ja) ソフトスタート回路及びそのソフトスタート回路を備えた電源回路
JP5082872B2 (ja) ソフトスタート回路
JP4808995B2 (ja) 半導体回路装置
JP2018007307A (ja) 同期整流方式のスイッチングレギュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925