JPS63217971A - 電圧逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧逓倍回路すなわち入力電圧でキャパシタを
充電し入力電圧とキャパシタの充電電圧を相加して逓倍
された出力電圧を出力端子から出力する回路であって、
キャパシタの接続状態をＭＯＳトランジスタにより切り
換えるようにした電圧逓倍回路に関する。

〔従来の技術〕

上述の電圧逓倍回路はよく知られているように、入力電
圧からその２倍ないしは３倍以上の整数倍の出力電圧を
得るもので、その原理は任意の数のキャパシタを入力電
圧により並列に充電しておき、キャパシタを直列に接続
損えすることにより、キャパシタの充電電圧の整数倍な
いしはそれに入力電圧を加えた高電圧を発生させる点に
ある。このキャパシタの接続状態を切り換えるにはスイ
ッチが用いられるが、電圧逓倍回路がＭＯ３回路ととも
に半導体内に集積化される場合やＭＯ３回路に付属して
用いられる場合、このスイッチにもＦＥＴとくにＭＯＳ
トランジスタを用いるのが好都合である。

第４図にこのＭＯＳトランジスタをスイッチに用いた従
来技術による電圧逓倍回路を示す０図示の電圧逓倍回路
１００は電源１からの入力電圧Ｖｔをその２倍の出力電
圧Ｖｏに変換するもので、図の中央部に示されている単
一のキャパシタ１０の充電電圧と入力電圧との和の出力
電圧が得られるように構成されている。ＭＯＳトランジ
スタ対１０１，１０２はキャパシタ１０の充電用で、前
者がｐチャネル形。

後者がｎチャネル形であって、スイッチ指令ＳがｒＨＪ
のとき同時にオンしてキャパシタ１０を図示の極性に充
電する。別のＭＯＳトランジスタ対１０３゜１０４は電
圧の相加用で両者ともｐチャネル形であり、スイッチ指
令Ｓが前述のようにｒＨＪのときいずれもオフしている
が、次にスイッチ指令ＳがｒＬＪになるとＭＯＳトラン
ジスタ１０１．１０２がオフすると同時にオン操作され
るので、キャパシタ１０の充電電圧と入力電圧の和つま
り入力電圧Ｖｔの２倍の電圧が出力電圧Ｖｏとして電圧
逓倍回路１００から出力される。負荷３は平滑コンデン
サ２を介してこの出力電圧を受ける。この際平滑コンデ
ンサ２は出力電圧Ｖｏ中の脈動分を吸収するとともにそ
の電圧値を安定化させる役目を果たす。

〔発明が解決しようとする問題点〕

前述の従来技術による電圧逓倍回路は第４図からもわか
るように構成が簡単で半導体内に容易に集積化できる利
点を有するが、稀にそのＭＯＳトランジスタが損傷を受
けあるいは破壊されることがある。この問題の原因を調
査したところ、次のようなことがわかった。

損傷や破壊を受けやすいのは不測の原因により負荷３側
で短絡が発生した場合であって、回路内の４個のＭＯＳ
トランジスタ中で出力側にあるＭＯＳトランジスタ１０
４が最もその影響を受けやすい、そこでこの出力ＭＯＳ
トランジスタ１０４の動作を考えて見ると、キャパシタ
１０が充電中であるときこの出力ＭＯＳトランジスタ１
０４はオフ状態にあるが、そのキャパシタ側端子の電位
は入力電圧Ｖｔと等しく、その出力側端子の電位は出力
電圧ＩＮと等しい、もちろん、入力電圧ｖｉＯ方が出力
電圧Ｖｏよりも低いから、出力ＭＯＳトランジスタ１０
４のオフ時のキャパシタ側端子の電位は出力側端子の電
位よりも低い、出力ＭＯＳトランジスタ１０４は前述の
ように例えばｐチャネルＭＯＳトランジスタであって、
そのサブストレートはｎ形でキャパシタ側端子と出力側
端子とは共にｐ形である。

上述のキャパシタ側端子と出力側端子との間の電位差は
出力ＭＯＳトランジスタ内のどこかで持たさねばならな
いから、第４図に見られるように出力ＭＯＳトランジス
タがｐチャネル形のときそのサブストレー）１子はオフ
時の電位が高い方の出力側端子に接続される。この接続
によってキャパシタ側端子のｐｎ接合に逆方向電圧が掛
かることになり、前述のオン時の電位差をこの逆バイア
ス状態の接合に持たせるわけである。ところが、前述の
ように負荷３側で短絡が生じると、同じオフ時であって
も、出力ＭＯＳトランジスタ１０４の出力側端子の電位
がキャパシタ側端子の電位よりも逆に低くなってしまう
、従って前述のキャパシタ側端子のｐｎ接合には順方向
電圧が掛かることになり、出力ＭＯＳトランジスタが導
通してしまう。

キャパシタ１０が充電されている時ＭＯＳトランジスタ
１０１はもちろんオン状態にあるから、オフ状態にある
べき出力ＭＯＳトランジスタ１０４が上のようにオンし
てしまうと、入力電圧Ｖｌは両ＭＯＳトランジスタ１０
１と短絡状態の負荷３とを介して短絡されてしまうこと
になる。

もちろん、両ＭＯＳトランジスタ１０１，１０４ともあ
る程度のオン抵抗をもつから入力電圧Ｖｉが完全に短絡
されてしまうわけではないが、キャパシタに対する充電
サイクルのつど部分短絡が繰り返えされるので、その状
態が続くと出力ＭＯＳトランジスタ１０４とそれに付随
してＭＯＳトランジスタ１０１が損傷を受けあるいは破
壊に至ることになる。

以上の問題への対策として出力ＭＯＳトランジスタ１０
４のオン抵抗値を上げるなどの手段で部分短絡電流を制
限することはできるが、これでは電圧逓倍回路の性能を
落とすことになるので良策といえない、もちろん、サブ
ストレート端子をキャパシタ側端子に接続しておくので
は、負荷短絡時の保護にはなってもキャパシタの充電時
間中に出力ＭＯＳトランジスタがオンしてしまうことに
なり回路動作が損なわれてしまう。

かかる問題点の解明と！！識に立って、本発明は負荷短
絡等により出力電圧が異常降下したときにも、回路内の
Ｍｏ５トランジスタが損傷を受けずに正規に動作するこ
とができる電圧逓倍回路を得ることを目的とする。

〔問題点を解決するための手段〕

上記目的は本発明によれば、冒頭記載の形式の電圧逓倍
回路に対してキャパシタと出力端子との間に接続される
出力ＭＯＳトランジスタのサブストレート端子をそのキ
ャパシタ側端子と出力側端子とに交互に切り換えるサブ
ストレート切換回路と、出力電圧の異常低下を検出する
異常検出回路とを設け、異常検出回路から異常検出信号
が発しられたとき前記出力ＭＯＳトランジスタに逆方向
電圧が掛かる方向にサブストレート切換回路を動作させ
ることによって達成される。

〔作用〕

前述の構成中の異常検出回路は出力電圧がその正規の値
の例えばＡ以下に異常低下したときにそれを検出できる
ものであればよい、サブストレート切換回路は回路内の
他部分と同様にＭｏ５トランジスタで構成するのが良く
、回路が正規に動作している間は出力ＭＯＳトランジス
タのサブストレート端子をキャパシタ側端子および出力
側端子の内の一方９例えば前述のように出力ＭＯＳトラ
ンジスタがｐチャネル形であるときは出力側端子の方に
接続しているが、異常検出回路から異常検出信号が発し
られた時これに応じて出力ＭＯＳトランジスタを他方例
えばキャパシタ側端子の方に切り換える。これによって
、回路の正常動作はもちろん異常検出信号が発しられた
異常時にも、出力ＭｏＳトランジスタのサブストレート
端子は常にそのサブストレート端子および出力側端子中
の電位の高い方に接続され、これによって電位の低い方
のｐｎ接合に逆方向電圧が掛がるようになり、該逆バイ
アス状態のｐｎ接合によって出力ＭＯＳトランジスタの
オフ動作時にサブストレート端子と出力側端子間に掛か
る差電圧が安全に負担されるので、出力ＭＯＳトランジ
スタが損傷を受けるおそれがなくなる。また、これによ
って出力ＭＯＳトランジスタはそれがオフ動作すべきと
きに確実にオフ動作状態を保つことになるから、回路動
作は常に正常に維持されて前述の部分短絡状態の発生が
回避され、回路内の残余のＭｏ３トランジスタも損傷す
るおそれがなくなる。

〔実施例〕 以下、図を参照しながら本発明の詳細な説明する。第１
図は入力電圧の２倍の出力電圧を発生する電圧逓倍回路
に本発明を実施した例を示すもので、前の第４図と同じ
部分には同じ符号が付されており、重複を避けるために
第４図と異なる部分についてのみ構成と動作を説明する
。

図において符号２０が付された出力ＭＯＳトランジスタ
２０のサブストレート端子は、従来と異なり出力ＭＯＳ
トランジスタのサブストレート端子にも出力側端子にも
接続されず、図の出方端子側に示されたサブストレート
切換回路３ｏの２個のＭＯＳトランジスタ３１．３２の
相互接続点に結ばれる。

該両ＭＯ３Ｉ−ランジスタ３１，３２は出力ＭＯＳトラ
ンジスタ２０のこのサブストレート端子の切換接続用で
あって、この例ではいずれもｐチャネルＭＯＳトランジ
スタとして構成され、ＭＯＳトランジスタ３１の図の左
側の端子は出力ＭＯＳトランジスタのサブストレート端
子に、Ｍｏ３トランジスタ３２の図の右側の端子は出力
ＭＯＳトランジスタの出力側端子に接続されており、異
常検出回路４０のコンパレータ４１の出力の状態に応じ
て両ＭＯＳトランジスタ３１．３２は交互にオン操作さ
れる。サブストレート切換回路３０内のインバータ３３
はこの交互オン操作用である。コンパレータ４１はその
反転入力に出力電圧Ｖｏの値を受け、その非反転入力に
しきい値電圧設定器４２からの設定しきい値９例えば出
力電圧Ｖｏの正規の電圧値のＡを受けている。

負荷３の状態が正常で電圧逓倍回路１００が正規の動作
中のとき、異常検出回路４０のコンパレータ４１に与え
られる出力電圧Ｖｏの方がしきい値よりも高いので、コ
ンパレータ４１の出力状態はｒＬＪであり、これによっ
てサブストレート切換回路３０のＭＯＳトランジスタ３
２がオンしＭＯＳトランジスタ３１はオフするので、出
力ＭＯＳトランジスタ２０のサブストレート端子は出力
側端子に接続され、第４図の従来回路と同じ動作をする
。しかし、負荷３の短絡などが原因で出力電圧ｖＯの値
がしきい値よりも低くなると、異常検出回路４０のコン
パレータ４１はその出力状態をｒＨＪに変えることによ
って異常検出信号を発する。これに応じてサブストレー
ト切換回路３０のＭＯＳトランジスタ３１はオンしＭＯ
Ｓトランジスタ３２はオフするので、出力ＭＯＳトラン
ジスタ２０のサブストレート端子はキャパシタ側端子の
方に接続が切り換えられる。第２図はこの切換後の出力
ＭＯ３Ｉ−ランジスタ２０の状態を示すものである。

図示のようにｐチャネル形の出力ＭＯＳトランジスタ２
０が作り込まれた基板２１すなわちサブストレートはｎ
形で、キャパシタ側端子２２ないし出力側端子２３に対
応するドレインないしソースはいずれもｐ形で、両者間
にゲート２４が設けられている。

前述の切換動作後、サブストレート端子２１は図示のよ
うにキャパシタ側端子２２に接続されている。

このときキャパシタ側端子２２の方が出力側端子２３よ
り電位が高く、図ではこれが正負の符号で示されている
。出力側端子２３側のｐｎ接合ではキャパシタ側端子２
２に接続されたｎ形であるサブストレートの電位がｐ形
である出力側端子２３の電位よりも高いので、該ｐｎ接
合には逆方向電圧が掛かり、図で２５で示す空乏層がサ
ブストレート２１の方に広がり、これによってサブスト
レート端子２２と出力側端子２３との間の電位差が負担
される。つまり、本発明では異常検出信号に応じて出力
ＭＯＳトランジスタ２０のサブストレート端子２１をキ
ャパシタ側端子２２に切り換えることにより、出力側端
子２３のｐｎ接合に逆方向電圧を発生させて電位差をそ
こで持たせることにより、出力ＭＯＳトランジスタ２０
が誤ってオン動作するのを防止するわけである。もちろ
ん、負ｒｑ３における異常がなくなり出力電圧が回復し
たとき、出力端子２０のサブストレート端子は再び出力
側端子側に接続され、回路は正規の動作を再開する。

なお、この実施例における切換用のＭＯＳトランジスタ
３１，３２のサブストレート端子は図示のように浮かせ
ておくのがよい、この理由はやや煩雑になるので詳しい
説明は省くが、これらのサブストレート端子をドレイン
なリソース側に固定接続しておくと、従来回路における
出力ＭＯＳトランジスタに対すると同様な事由でオフ状
態にあるべきときに誤ってオン動作してしまうことがあ
るからである。また、従来回路においても同じであるが
、充電用のｐチャネル形ＭＯＳトランジスタ１０１のサ
ブストレート端子はキャパシタ１０側に接続される。こ
れは非充電時のこのＭＯＳトランジスタ１０１のオフ状
態において、電圧が相加されるそのキャパシタ側端子の
電位が入力電圧よりも高くなるので、その時の電位差を
ＭＯＳトランジスタ１゜１の入力側端子のｐｎ接合に持
たせるためである。

第３図は３倍電圧逓倍回路に本発明を適用した実施例を
示すものである。この実施例での電圧逓倍回路１００に
は図示のように２個のキャパシタ１０゜１１が設けられ
ており、新しく設けられたキャパシタｌＯの充電用のＭ
ＯＳトランジスタ１１１．１１２と電圧相互用のＭＯＳ
トランジスタ１１３が追加されている０図かられかるよ
うに、スイッチ指令ＳがｒＨＪのとき充電用のＭＯＳト
ランジスタ１０１　、１０２゜１１１、１１２が一斉に
オンしてキャパシタ１１．１２を入力電圧Ｖｔに充電し
、つぎにスイッチ指令ＳがｒＬＪになったとき電圧相互
用のＭＯＳトランジスタ１０３゜１１３および出力ＭＯ
Ｓトランジスタ２０が一斉にオンして、２個のキャパシ
タ１０．１１の充電電圧と入力電圧の和つまり入力電圧
Ｖｉの３倍の出力電圧Ｖ。

を発生する。これと同様に充電用ＭＯＳトランジスタ対
と電圧相加用ＭＯＳトランジスタとを追加して行くこと
により、入力電圧Ｖ１の任意の整数個の出力電圧Ｖｏを
発生させることができる。なお、この実施例における異
常検出回路には抵抗４３．ツェナダイオード４４および
ダイオード４５の直列が用いられており、出力電圧がツ
ェナダイオード４４のツェナ電圧より高いとき該ツェナ
ダイオード４４が導通してダイオード４５からの電圧に
よりＭＯＳトランジスタ３１がオフ、ＭＯＳトランジス
タ３２がオンされるが、出力電圧が異常低下したとき両
ＭＯＳトランジスタのオンオフ状態が切り換えられる。

〔発明の効果〕

以上の記載から明らかなように、本発明においてはＭＯ
Ｓトランジスタを切換スイッチとして用い入力電圧でキ
ャパシタを充電し入力電圧とキャパシタの充電電圧を相
加して逓倍された出力電圧を出力端子から出力する電圧
逓倍回路に、サブストレート切換回路と異常検出回路と
を設け、出力ＭＯＳトランジスタが例えばｐチャネル形
であるときそのサブストレート端子を出力電圧が正常な
間はそのキャパシタ側端子と出力側端子の内出力ＭＯＳ
トランジスタのオフ時に高い電位が掛かる方にサブスト
レート切換回路により接続しておいて、出力ＭＯＳトラ
ンジスタの両端の端子間に掛かる電位差を低い電位の方
の端子のｐｎ接合に持たせながら回路に正規の動作をさ
せ、負荷の短絡等により出力電圧が異常低下したとき異
常検出信号によりこれを検出して、サブストレート切換
回路に出力ＭＯＳトランジスタのサブストレート端子の
接続を切り換えるようにしたので、出力Ｍ０Ｓトランジ
スタの両端の端子間の電位差の方向が出力電圧の異常に
よりて逆転しても常に電位が低い方の端子のｐｎ接合に
より電位差が負担され、出力ＭＯＳトランジスタがオフ
動作すべきときに誤ったオン動作をするおそれがなくな
る。これによって、従来回路に見られていたような出力
ＭＯＳトランジスタの誤った時期のオン動作によって入
力電圧が出力ＭＯＳトランジスタを介して短絡ないしは
部分短絡されることがなくなり、出力ＭＯＳトランジス
タやそれに関連するＭＯＳトランジスタが損傷から安全
に保護される。

【図面の簡単な説明】

第１図から第３図までは本発明に関し、肉筆１図は本発
明を２倍電圧逓倍回路に適用した実施例回路図、第２図
は負荷に異常が発生した時の該回路内の出力ＭＯＳトラ
ンジスタの状態を示すその断面図、第３図は本発明を３
倍電圧週倍回路に適用した実施例回路図である。第４図
は従来技術による電圧逓倍回路の回路図である０図にお
いて、ｌ：電源、２：平滑コンデンサ、３：負荷、１０
．１１：キャパシタ、２０：出力ＭＯｓトランジスタ、
２１：サブストレートないしはサブストレート端子、２
２：キャパシタ側端子、２３：出力側端子、２４ニゲ−
１−１２５：空乏層、３０：サブストレート切換回路、
３１．３２：切換用ＭＯＳトランジスタ、３３：インバ
ータ、４０：異常検出回路、４１：コンパレータ、４２
：異常電圧検出のためのしきい値設定回路、４３：抵抗
、４４：ツェナダイオード、４５：ダイオード、１００
：電圧逓倍回路、１０１．１０２．１１１．１１２：充
電用ＭＯＳトランジスタ、１０３．１０４．１１３：電
圧相加用ＭＯＳトランジスタ、ｖｌ：入力電圧、ｖｏ：
出力電圧、で第１図 第２図

Claims (1)

【特許請求の範囲】
1. １）入力電圧でキャパシタを充電し入力電圧とキャパシ
   タの充電電圧を相加して逓倍された出力電圧を出力端子
   から出力する回路であって、キャパシタの接続状態をＭ
   ＯＳトランジスタにより切り換えるようにしたものにお
   いて、キャパシタと出力端子との間に接続される出力Ｍ
   ＯＳトランジスタのサブストレート端子をそのキャパシ
   タ側端子と出力側端子とに交互に切り換えるサブストレ
   ート切換回路と、出力電圧の異常低下を検出する異常検
   出回路とを設け、該異常検出回路から異常検出信号が発
   しられたとき前記出力ＭＯＳトランジスタに逆方向電圧
   が掛かる方向にサブストレート切換回路を動作させるよ
   うにしたことを特徴とする電圧逓倍回路。