CN112398451A - 差动比较电路 - Google Patents

差动比较电路 Download PDF

Info

Publication number
CN112398451A
CN112398451A CN201911166114.2A CN201911166114A CN112398451A CN 112398451 A CN112398451 A CN 112398451A CN 201911166114 A CN201911166114 A CN 201911166114A CN 112398451 A CN112398451 A CN 112398451A
Authority
CN
China
Prior art keywords
pair
voltage
circuit
input
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911166114.2A
Other languages
English (en)
Other versions
CN112398451B (zh
Inventor
许百享
孟昭宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN112398451A publication Critical patent/CN112398451A/zh
Application granted granted Critical
Publication of CN112398451B publication Critical patent/CN112398451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种差动比较电路,其特征在于,包含:差动输入对电路、主动负载电路、一对跨压产生装置及一对开关。差动输入对电路包含输入端及第一连接端。主动负载电路包含第二连接端。跨压产生装置电性耦接于第一及第二连接端之间,其中跨压产生装置在重置阶段在第一及该对第二连接端之间建立跨压,以及在操作阶段成为短路电路。开关分别在重置阶段将输入端电性耦接于第一连接端,以及在操作阶段使输入端不电性耦接于第一连接端,以使输入端分别接收信号输入及参考输入。本发明的差动比较电路可提高所接收的信号输入的范围,使操作更为弹性。

Description

差动比较电路
技术领域
本发明是有关于一种电路技术,且特别是有关于一种差动比较电路。
背景技术
传统的互补式金氧半晶体管影像感测器包含模拟像素阵列以及一组模拟至数字转换器即时地将由像素而来的模拟信号转换成数字形式。在模拟至数字转换器其中一个最重要的元件是互补式金氧半晶体管模拟电压比较器。这样的比较器通常包含传统的金氧半晶体管差动对,并利用电流镜做为主动负载。然而,这样的差动对容易因为重置的机制造成输入范围受限。
因此,如何设计一个新的差动比较电路,以解决上述的缺失,乃为此一业界亟待解决的问题。
发明内容
发明内容旨在提供本揭示内容的简化摘要,以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述,且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。
本发明内容的一目的是在提供一种差动比较电路,藉以改善先前技术的问题。
为达上述目的,本发明内容的一技术态样是关于一种差动比较电路,其特征在于,包含:差动输入对电路、主动负载电路、一对跨压产生装置以及一对开关。差动输入对电路包含一对输入端以及一对第一连接端。主动负载电路包含一对第二连接端。该对跨压产生装置电性耦接于该对第一连接端以及该对第二连接端之间,其中该对跨压产生装置配置以在重置阶段被电性驱动以在该对第一连接端以及该对第二连接端之间建立跨压,以及在操作阶段被电性关闭以成为短路电路。该对开关配置以分别在重置阶段将该对输入端电性耦接于该对第一连接端,以及在操作阶段使该对输入端不电性耦接于该对第一连接端,以使该对输入端分别接收信号输入以及参考输入。
于一实施例中,该对输入端包含在操作阶段中接收信号输入的信号输入端以及在操作阶段中接收参考输入的参考输入端,其中该对第一连接端其中一者为输出端,另一者为非输出端。
于一实施例中,在重置阶段中,信号输入端的第一电压准位、参考输入端的第二电压准位、非输出端的第三电压准位以及输出端的第四电压准位被重置到重置电压准位,其中重置电压准位大于或等于该对跨压产生装置产生的跨压以及主动负载电路建立的额外跨压的总和。
于一实施例中,在操作阶段,信号输入端的第一电压准位位于信号输入准位,且参考输入端的第二电压准位由重置电压准位降至信号输入准位。
于一实施例中,该对跨压产生装置包含第一跨压产生装置以及第二跨压产生装置,各包含至少一二极管接法晶体管(Diode-Connected Transistor)、至少一电阻、至少一偏压晶体管或其组合。
于一实施例中,各二极管接法晶体管以及偏压晶体管为N型金氧半晶体管或P型金氧半晶体管。
于一实施例中,该对跨压产生装置形成电流负载。
于一实施例中,差动输入对电路包含一对金氧半晶体管,该对金氧半晶体管包含做为该对输入端的二栅极以及做为该对第一连接端的二漏极。
于一实施例中,该对金氧半晶体管为P型金氧半晶体管且主动负载电路由N型金氧半晶体管形成。
于一实施例中,该对金氧半晶体管为N型金氧半晶体管且主动负载电路由P型金氧半晶体管形成。
于一实施例中,差动比较电路还包含一对控制开关,分别配置以在重置阶段不使各该对跨压产生装置的两端相电性耦接,以电性驱动该对跨压产生装置,并在操作阶段使各该对跨压产生装置的两端相电性耦接,以电性关闭该对跨压产生装置成为短路电路。
本发明的差动比较电路藉由跨压产生装置提高重置电压准位,更进一步提高差动输入对电路所接收的信号输入的范围。差动比较电路的操作将可因而更为弹性。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1A为本发明一实施例中,位于重置阶段的差动比较电路的电路图;
图1B为本发明一实施例中,位于操作阶段的差动比较电路的电路图;
图2为本发明一实施例中,参考输入端的电压准位以及信号输入端的电压准位在重置阶段以及操作阶段时的波形图;
图3A至图3D为本发明一实施例中,具有不同形式的跨压产生装置的差动比较电路的电路图;以及
图4A至图4D为本发明一实施例中,具有不同形式的跨压产生装置的差动比较电路1的电路图。
【符号说明】
1:差动比较电路 100:差动输入对电路
110:主动负载电路 120、130:跨压产生装置
140、150:开关 160、170:控制开关
D:漏极 G:栅极
GND:接地端 N1-N5:N型金氧半晶体管
P1-P2:P型金氧半晶体管 P3:驱动晶体管
P4-P7:P型金氧半晶体管 R:电阻
S:源极 TO:操作阶段
TR:重置阶段 V1、V2、VO、VND、VNO:电压准位
VDD:电压源 VS:信号输入准位
VR:重置电压准位 VSIG:电压差
具体实施方式
请同时参照图1A以及图1B。图1A为本发明一实施例中,位于重置阶段的差动比较电路1的电路图。图1B为本发明一实施例中,位于操作阶段的差动比较电路1的电路图。
差动比较电路1包含差动输入对电路100、主动负载电路110、一对跨压产生装置120、130以及一对开关140、150。
于一实施例中,差动输入对电路100包含P型金氧半晶体管P1及P2。各型金氧半晶体管P1及P2包含一个栅极、一个源极以及一漏极,并分别标示为G、S及D。
于本实施例中,P型金氧半晶体管P1及P2的源极透过驱动晶体管P3电性耦接于电压源VDD。P型金氧半晶体管P1及P2的栅极做为一对输入端,其中P型金氧半晶体管P1的栅极为具有电压准位V1的参考输入端,P型金氧半晶体管P2的栅极为具有电压准位V2的信号输入端。
P型金氧半晶体管P1及P2的漏极做为一对第一连接端。于一实施例中,P型金氧半晶体管P1的漏极做为具有电压准位VNO的非输出端,P型金氧半晶体管P2的漏极做为具有电压准位VO的输出端。
于一实施例中,主动负载电路110包含N型金氧半晶体管N1及N2。各N型金氧半晶体管N1及N2包含一个栅极、一个源极以及一漏极,并分别标示为G、S及D。
于一实施例中,N型金氧半晶体管N1及N2的源极电性耦接于接地端GND。N型金氧半晶体管N1及N2的栅极互相电性耦接。N型金氧半晶体管N1及N2的漏极做为一对第二连接端,其中N型金氧半晶体管N1的漏极电性耦接于N型金氧半晶体管N1及N2的栅极。于一实施例中,N型金氧半晶体管N1的漏极具有电压准位VND。
该对跨压产生装置120、130电性耦接于该对第一连接端以及该对第二连接端间。更详细地说,跨压产生装置120电性耦接于P型金氧半晶体管P1的漏极以及N型金氧半晶体管N1的漏极间。跨压产生装置130电性耦接于P型金氧半晶体管P2的漏极以及N型金氧半晶体管N2的漏极间。
在本实施例中,跨压产生装置120、130各为二极管接法晶体管(diode-connectedtransistor)。更详细地说,在本实施例中,跨压产生装置120、130各为栅极与源极互相电性耦接在一起的N型金氧半晶体管。
开关140、150分别设置于该对输入端以及该对第一连接端之间。更详细地说,开关140设置于P型金氧半晶体管P1的栅极与漏极间。开关150设置于P型金氧半晶体管P2的栅极与漏极间。
差动比较电路1的运作将在下面的段落中进行更详细的描述。
在重置阶段中,如图1A所示,开关140、150将该对输入端分别电性耦接于该对第一连接端。更详细地说,开关140将P型金氧半晶体管P1的栅极与漏极电性耦接,开关150将P型金氧半晶体管P2的栅极与漏极电性耦接。
更进一步地,在重置阶段中,跨压产生装置120、130被电性驱动以建立跨压。
于一实施例中,差动比较电路1还包含一对控制开关160、170,分别设置于各跨压产生装置120、130的两端间。更详细地说,控制开关160是设置于跨压产生装置120的两端间。控制开关170是设置于跨压产生装置130的两端间。
在重置阶段中,控制开关160配置以不电性耦接跨压产生装置120的两端,以使跨压产生装置120电性驱动以建立跨压。类似地,控制开关170配置以不电性耦接跨压产生装置130的两端,以使跨压产生装置130电性驱动以建立跨压。
请参照图2。图2为本发明一实施例中,参考输入端的电压准位V1以及信号输入端的电压准位V2在重置阶段TR以及操作阶段TO时的波形图。在图2中,电压准位V1的波形是以点状线段绘示。电压准位V2的波型是以实线绘示。
在重置阶段TR中,参考输入端的电压准位V1以及信号输入端的电压准位V2被重置到一个重置电压准位VR。由于参考输入端以及非输出端相电性耦接,且信号输入端以及输出端相电性耦接,非输出端的电压准位VNO以及输出端的电压准位VO也均被重置到重置电压准位VR。
进一步地,跨压产生装置120、130分别建立跨压VC1(未标示),且主动负载电路110的N型金氧半晶体管N1、N2分别建立另一个跨压VC2(未标示)。因此,重置电压准位VR相当于跨压VC1以及VC2的总和。这样的关系可表示为:
V1=V2=VR=VC1+VC2 (式1)
需注意的是,在本实施例中,主动负载电路110电性耦接于接地电位GND,以使重置电压准位VR相当于跨压VC1以及VC2的总和。在其他实施例中,当主动负载110是透过其他电性元件电性耦接于接地电位GND时,重置电压准位VR将由于这些额外的电性元件的跨压而大于跨压VC1以及VC2的总和。
在操作阶段中,如图1B所示,开关140、150不将该对输入端电性耦接于该对第一连接端。更详细地说,开关140不将P型金氧半晶体管P1的栅极与漏极相电性耦接,开关150不将P型金氧半晶体管P2的栅极与漏极相电性耦接。
更进一步地,在操作阶段中,该对跨压产生装置120、130被电性关闭以成为短路电路。
更详细地说,在操作阶段中,控制开关160配置以电性耦接跨压产生装置120的两端,以使跨压产生装置120成为短路电路。类似地,控制开关170配置以电性耦接跨压产生装置130的两端,以使跨压产生装置130成为短路电路。
如图2所示,在操作阶段TO中,信号输入端配置以接收信号输入,以使电压准位V2成为信号输入准位VS。其中,重置电压准位VR以及信号输入准位VS间的电压差为VSIG。
另一方面,参考输入端的电压准位V1在操作阶段从重置电压准位VR降至信号输入准位VS。
更进一步地,在操作阶段,非输出端的电压准位VNO以及主动负载电路110的该对第二连接端其中之一电性耦接于非输出端的电压准位,将由于电性关闭的跨压产生装置120造成的短路电路而为相同。其中电压准位VNO相当于主动负载电路110的N型金氧半晶体管N1所建立的跨压VC2。
因此,当电压准位V1降至信号输入准位VS的情形下,电压准位V1可使P型金氧半晶体管P1维持在饱和区的最低可能数值是表示为:
V1=VR-VSIG>VC2-|VTHP| (式2)
在(式2)中,电压VTHP是P型金氧半晶体管P1的阀值电压。
根据(式1),重置电压准位VR=VC1+VC2。因此,在这样的状况下,电压差VSIG可使P型金氧半晶体管P1维持在饱和区的最高可能数值是表示为:
VSIG<|VTHP|+VC1 (式3)
在部份技术中并未使用跨压产生装置120、130,以使参考输入端的电压准位V1以及信号输入端的电压准位V2重置到仅等于主动负载电路110的N型金氧半晶体管N1所建立的跨压VC2的重置电压准位。
在这样的情形下,电压差VSIG可使P型金氧半晶体管P1维持在饱和区的最高可能数值是表示为:
VSIG<|VTHP| (式4)
因此,电压差VSIG不能超过|VTHP|,而使差动输入对电路100的的信号输入的范围受限。
相对的,本发明的差动比较电路1藉由跨压产生装置120、130提高重置电压准位,更进一步提高差动输入对电路100所接收的信号输入的范围。差动比较电路1的操作将可因而更为弹性。
请参照图3A至图3D。图3A至图3D为本发明一实施例中,具有不同形式的跨压产生装置120、130的差动比较电路1的电路图。
在不同实施例中,各跨压产生装置120、130可包含如图3A所示的电阻R、如图3B所示的偏压N型金氧半晶体管N3、如图3C所示的偏压P型金氧半晶体管P4、如图3D所示的二极管接法P型金氧半晶体管P5或其组合。更进一步地,在图3A至图3D中,各跨压产生装置120、130所包含的元件数目可为至少一个,且可以彼此电性串联、并联或其组合。
请参照图4A至图4D。图4A至图4D为本发明一实施例中,具有不同形式的跨压产生装置120、130的差动比较电路1的电路图。
在不同的实施例中,跨压产生装置120、130可形成电流负载,如图4A、图4B所示由两个P型金氧半晶体管P6、P7实现的电流负载,或是图4C、图4D所示由两个N型金氧半晶体管N4、N5实现的电流负载。其中,图4A所示的电流负载是图4B所示的电流负载的相反。图4C所示的电流负载是图4D所示的电流负载的相反。
需注意的是,在其他实施例中,差动输入对电路100可由N型金氧半晶体管实现,而主动负载电路110可由P型金氧半晶体管实现。这样的结构并不在此重新绘制与赘述。
虽然上文实施方式中揭露了本发明的具体实施例,然其并非用以限定本发明,本发明所属技术领域中具有通常知识者,在不悖离本发明的原理与精神的情形下,当可对其进行各种更动与修饰,因此本发明的保护范围当以附随权利要求书所界定的范围为准。

Claims (11)

1.一种差动比较电路,其特征在于,包含:
一差动输入对电路,包含一对输入端以及一对第一连接端;
一主动负载电路,包含一对第二连接端;
一对跨压产生装置,电性耦接于该对第一连接端以及该对第二连接端之间,其中该对跨压产生装置配置以在一重置阶段被电性驱动以在该对第一连接端以及该对第二连接端之间建立一跨压,以及在一操作阶段被电性关闭以成为一短路电路;以及
一对开关,配置以分别在该重置阶段将该对输入端电性耦接于该对第一连接端,以及在该操作阶段使该对输入端不电性耦接于该对第一连接端,以使该对输入端分别接收一信号输入以及一参考输入。
2.根据权利要求1所述的差动比较电路,其特征在于,该对输入端包含在该操作阶段中接收该信号输入的一信号输入端以及在该操作阶段中接收该参考输入的一参考输入端,其中该对第一连接端其中一者为一输出端,另一者为一非输出端。
3.根据权利要求2所述的差动比较电路,其特征在于,在该重置阶段中,该信号输入端的一第一电压准位、该参考输入端的一第二电压准位、该非输出端的一第三电压准位以及该输出端的一第四电压准位被重置到一重置电压准位,其中该重置电压准位大于或等于该对跨压产生装置产生的该跨压以及该主动负载电路建立的一额外跨压的总和。
4.根据权利要求3所述的差动比较电路,其特征在于,在该操作阶段,该信号输入端的该第一电压准位位于一信号输入准位,且该参考输入端的该第二电压准位由该重置电压准位降至该信号输入准位。
5.根据权利要求1所述的差动比较电路,其特征在于,该对跨压产生装置包含一第一跨压产生装置以及一第二跨压产生装置,各包含至少一二极管接法晶体管(diode-connectedtransistor)、至少一电阻、至少一偏压晶体管或其组合。
6.根据权利要求5所述的差动比较电路,其特征在于,各该二极管接法晶体管以及该偏压晶体管为一N型金氧半晶体管或一P型金氧半晶体管。
7.根据权利要求1所述的差动比较电路,其特征在于,该对跨压产生装置形成一电流负载。
8.根据权利要求1所述的差动比较电路,其特征在于,该差动输入对电路包含一对金氧半晶体管,该对金氧半晶体管包含做为该对输入端的二栅极以及做为该对第一连接端的二漏极。
9.根据权利要求8所述的差动比较电路,其特征在于,该对金氧半晶体管为P型金氧半晶体管且该主动负载电路由N型金氧半晶体管形成。
10.根据权利要求8所述的差动比较电路,其特征在于,该对金氧半晶体管为N型金氧半晶体管且该主动负载电路由P型金氧半晶体管形成。
11.根据权利要求1所述的差动比较电路,其特征在于,还包含一对控制开关,分别配置以在该重置阶段不使各该对跨压产生装置的两端相电性耦接,以电性驱动该对跨压产生装置,并在该操作阶段使各该对跨压产生装置的两端相电性耦接,以电性关闭该对跨压产生装置成为一短路电路。
CN201911166114.2A 2019-08-15 2019-11-25 差动比较电路 Active CN112398451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/542,275 2019-08-15
US16/542,275 US10700674B1 (en) 2019-08-15 2019-08-15 Differential comparator circuit

Publications (2)

Publication Number Publication Date
CN112398451A true CN112398451A (zh) 2021-02-23
CN112398451B CN112398451B (zh) 2024-06-04

Family

ID=71125308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911166114.2A Active CN112398451B (zh) 2019-08-15 2019-11-25 差动比较电路

Country Status (2)

Country Link
US (1) US10700674B1 (zh)
CN (1) CN112398451B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11595033B2 (en) 2020-11-17 2023-02-28 Texas Instruments Incorporated Comparator architecture for reduced delay and lower static current

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150454A (ja) * 1997-11-19 1999-06-02 Nec Corp 全差動構成サンプル/ホールド比較回路
JP2000077988A (ja) * 1998-08-31 2000-03-14 Sony Corp 差動比較回路
CN1536759A (zh) * 2003-04-08 2004-10-13 威盛电子股份有限公司 差动放大器及相关的比较器
US20080079492A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Differential amplifier
JP2011166278A (ja) * 2010-02-05 2011-08-25 Riniaseru Design:Kk 差動増幅回路、2段増幅回路およびそれらを用いたa/d変換回路
TW201409943A (zh) * 2012-08-24 2014-03-01 Himax Tech Ltd 輸入介面電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7609093B2 (en) 2007-08-03 2009-10-27 Tower Semiconductor Ltd. Comparator with low supply current spike and input offset cancellation
JP2009124514A (ja) 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4725608B2 (ja) 2008-07-03 2011-07-13 ソニー株式会社 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
US8988111B2 (en) 2011-01-31 2015-03-24 SK Hynix Inc. Cascoded comparator with dynamic biasing for column parallel single slope ADCs
JP6180318B2 (ja) 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
CN106416230B (zh) 2014-01-22 2019-09-10 松下知识产权经营株式会社 固体摄像装置以及摄像装置
US9967496B2 (en) 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150454A (ja) * 1997-11-19 1999-06-02 Nec Corp 全差動構成サンプル/ホールド比較回路
JP2000077988A (ja) * 1998-08-31 2000-03-14 Sony Corp 差動比較回路
CN1536759A (zh) * 2003-04-08 2004-10-13 威盛电子股份有限公司 差动放大器及相关的比较器
US20080079492A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Differential amplifier
JP2011166278A (ja) * 2010-02-05 2011-08-25 Riniaseru Design:Kk 差動増幅回路、2段増幅回路およびそれらを用いたa/d変換回路
TW201409943A (zh) * 2012-08-24 2014-03-01 Himax Tech Ltd 輸入介面電路

Also Published As

Publication number Publication date
CN112398451B (zh) 2024-06-04
US10700674B1 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN100578418C (zh) 能够对超过电源电压的输入进行采样的自举电路
CN111313878B (zh) 一种模拟开关电路
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
US7271452B2 (en) Analog switch
US7492210B2 (en) Voltage selection circuit
US10972102B2 (en) Interface circuit
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
CN112398451B (zh) 差动比较电路
EP2011236A2 (en) Electronic circuit
CN113126534B (zh) 逻辑控制电路
US6377105B1 (en) On-chip higher-to-lower voltage input stage
CN110007706B (zh) 核心电源检测电路以及输入/输出控制系统
CN107733423B (zh) 缓冲器电路及应用其的电压产生器
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
US6590443B1 (en) Dynamic biasing for cascoded transistors to double operating supply voltage
CN107817378B (zh) 使用在io上的电压检测电路
CN113014240B (zh) 一种信号开关管的控制电路以及模拟开关电路
JP2003101405A (ja) レベルシフト回路
CN111224661B (zh) 驱动装置
KR20100053031A (ko) 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼
CN114362742A (zh) 一种高速接收电路及其运行方法
CN115902362A (zh) 输入电压检测电路
CN116054813A (zh) 电平转换电路
JPH04137915A (ja) ディジタル・アナログ変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant