CN115902362A - 输入电压检测电路 - Google Patents

Abstract

本发明公开了一种输入电压检测电路，包括：电压采样模块，用于对输入电压进行采样，以产生采样电压；滤波模块，用于对所述采样电压进行滤波，以产生第一电压；电压转换模块，用于根据所述第一电压产生随之改变的第二电压；以及整形输出模块，用于将所述第二电压与一阈值电压进行比较后，产生相应的检测逻辑信号，所述检测逻辑信号表征对所述输入电压的检测结果。本发明的输入电压检测电路不需要专门的基准模块来提供高精度的基准电压，并且电压采样模块和电压转换模块中的电流可以同向变化，能够抵消掉电阻和晶体管的导通阈值由于工艺变化造成的偏差，具有检测精度高、版图面积小、电路成本和功耗更低的优点。

Description

输入电压检测电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种输入电压检测电路。

背景技术

在各种电子设备或集成电路系统中都需要输入电压高于一定值才能正常工作，然而系统的供电电源经常出现供电不稳，当输入电压下降到某一值后电路可能无法正常工作或出现不稳定状态。

基于上述原因，各种电子系统中都设置有输入电压检测电路通过检测输入电压，当输入电压升高到正常工作的阈值电压以上时，给出检测逻辑上升沿跳变，电子设备或电路系统根据该逻辑跳变使电路进入正常工作状态；当输入电压降低到正常工作的阈值电压以下时，给出检测逻辑下降沿跳变，电子设备或电路系统根据该逻辑跳变通过关闭误动作的电路来消除误动作。

如图1所示为现有技术中一种传统输入电压检测电路，传统输入电压检测电路100由电阻分压模块110、基准模块120、比较器模块130、锁存器140以及反相器150组成。电阻分压模块110由电阻R1至R3以及PMOS晶体管T1构成，电阻R1至R3实现对输入电压Vin采样，PMOS晶体管T1实现了迟滞功能。电阻分压模块110分压得到的电压被提供至比较器模块130的正相输入端，同时基准模块120连接至比较器模块130的负相输入端。比较器模块130将采样获得的电压与基准模块120产生的基准电压进行比较，输出一控制信号至锁存器140进行整形后输出电压检测逻辑电平Vout。同时锁存器140还将输出电平Vout反馈回反相器150，经过反相器150控制PMOS晶体管T1的栅极电压，以实现迟滞的功能。该电压检测电路需要专门的基准模块来提供高精度的基准电压，增加了芯片的电路面积，提高了电路的成本和功耗。

发明内容

鉴于上述问题，本发明的目的在于提供一种输入电压检测电路，不需要专门的基准模块来提供高精度的基准电压，具有检测精度高、版图面积小、电路成本和功耗更低的优点。

根据本发明实施例，提供了一种输入电压检测电路，包括：电压采样模块，用于对输入电压进行采样，以产生采样电压；滤波模块，用于对所述采样电压进行滤波，以产生第一电压；电压转换模块，用于根据所述第一电压产生随之改变的第二电压；以及整形输出模块，用于将所述第二电压与一阈值电压进行比较后，产生相应的检测逻辑信号，所述检测逻辑信号表征对所述输入电压的检测结果。

可选的，所述电压采样模块包括：依次串联连接于所述输入电压和地之间的第一电阻、第二电阻和第一晶体管，所述第一晶体管短接成MOS二极管结构，其中，所述第一电阻和所述第二电阻的公共节点用于输出所述采样电压。

可选的，所述电压转换模块包括：依次串联连接于电源电压和地之间的第三电阻、第四电阻和第二晶体管，所述第二晶体管具有接收所述第一电压的控制端子，其中，所述第一电压产生的压降作用在所述第二晶体管上，使得流经所述第二晶体管的电流值随之改变，所述第四电阻和所述第二晶体管的公共节点用于输出所述第二电压。

可选的，所述第一晶体管和所述第二晶体管分别为NMOS晶体管。

可选的，所述第一晶体管和所述第二晶体管的导通阈值电压相等，且所述第一晶体管和所述第二晶体管的比例为n:1。

可选的，所述滤波模块包括：串联连接于所述采样电压和地之间的第五电阻和第一电容；以及二极管，所述二极管的阳极与所述采样电压连接，所述二极管的阴极与地连接，其中，所述第五电阻和所述第一电容的中间节点用于输出所述第一电压。

可选的，所述整形输出模块包括：一反相器，所述反相器的输入端用于接收所述第二电压；以及一缓冲器，所述缓冲器的输入端与所述反相器的输出端连接，所述缓冲器的输出端用于输出所述检测逻辑信号。

可选的，所述阈值电压为所述反相器的翻转阈值电压。

可选的，所述输入电压检测电路还包括：并联连接于所述第三电阻两端之间的第三晶体管，所述第三晶体管具有用于接收所述检测逻辑信号的控制端子，其中，所述第三晶体管用于产生迟滞窗口。

可选的，所述第三晶体管为PMOS晶体管。

综上所述，本发明实施例提供的输入电压检测电路包括：电压采样模块、滤波模块、电压转换模块和整形输出模块。其中，电压采样模块用于对输入电压进行采样以产生采样电压，滤波模块根据采样电压产生第一电压，电压转换模块用于根据第一电压产生随之改变的第二电压，整形输出模块用于将第二电压与一阈值电压进行比较后，产生相应的检测逻辑信号。首先，本发明实施例的输入电压检测电路无需设置专门的基准模块来获得高精度的基准电压，具有版图面积小、电路成本和功耗更低的优点。此外，当电阻存在工艺偏差时，本发明实施例的电压采样模块和电压转换模块中的电流可以同向变化，因此能够抵消掉电阻和晶体管的导通阈值电压由于工艺变化而造成的偏差，提高了检测精度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1为现有技术中一种传统输入电压检测电路的结构示意图。

图2为本发明实施例的一种输入电压检测电路的电路示意图。

图3为本发明实施例的输入电压检测电路的波形示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOS晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)具有第一端子、第二端子和控制端子，在MOS晶体管的导通状态，电流从第一端子流向第二端子。其中，PMOS晶体管的第一端子、第二端子和控制端子分别为源极、漏极和栅极，NMOS晶体管的第一端子、第二端子和控制端子分别为漏极、源极和栅极。

下面结合附图和实施例对本发明进一步说明。

图2为本发明实施例的一种输入电压检测电路的电路示意图。如图2所示，本实施例的输入电压检测电路200包括电压采样模块210、滤波模块220、电压转换模块230以及整形输出模块240。电压采样模块210的一端与输入电压Vin连接，另一端接地，其输出端连接至滤波模块220，其用于对输入电压Vin进行采样，以产生采样电压Vin_div。滤波模块220的一端与采样电压Vin_div连接，另一端接地，其输出端连接至电压转换模块230，其用于对采样电压Vin_div进行滤波，以产生第一电压VG。电压转换模块230的一端与电源电压VDD连接，另一端与地连接，其输出端连接至整形输出模块240，其用于根据所述第一电压VG产生随之改变的第二电压VD。整形输出模块240用于将第二电压VD与一阈值电压机械能比较后，产生相应的检测逻辑信号Vout，所述检测逻辑信号Vout表征对所述输入电压Vin的检测结果。

在本发明的较佳的实施例中，电压采样模块210具体包括电阻R1、电阻R2以及NMOS晶体管M1，电阻R1、电阻R2以及NMOS晶体管M1依次串联连接在输入电压Vin和地之间。电阻R1的一端与输入电压Vin连接，另一端与电阻R2的一端相连并构成第一节点P1，第一节点P1也就是采样电压Vin_div的输出端，电阻R2的另一端与NMOS晶体管M1的漏极连接，NMOS晶体管M1的栅极和漏极短接在一起以构成MOS二极管结构，NMOS晶体管的源极与地连接。

滤波模块220具体包括电阻R5、二极管D1和电容C1。其中，二极管D1的阳极与第一节点P1(即采样电压Vin_div)连接，二极管D1的阴极与地连接，电阻R5和电容C1依次串联连接在第一节点P1和地之间。电阻R5的一端与第一节点P1连接，另一端与电容C1的一端相连并构成第二节点P2，第二节点P2也就是第一电压VG的输出端，电容C1的另一端与地连接。

电压转换模块230具体包括电阻R3、电阻R4和NMOS晶体管M2，电阻R3、电阻R4和NMOS晶体管M2依次串联连接在电源电压VDD和地之间。电阻R3的一端与电源电压VDD连接，另一端与电阻R4的一端连接，电阻R4的另一端与NMOS晶体管M2的漏极连接并构成第三节点P3，第三节点P3也就是第二电压VD的输出端，NMOS晶体管M2的栅极与第一电压VG连接，NMOS晶体管M2的源极与地连接。其中，第一电压VG产生的压降作用在NMOS晶体管M2上，使得流经所述NMOS晶体管M2的电流值发生改变，继而使得第二电压VD发生改变。

整形输出模块240包括反相器INV和缓冲器BUF，反相器INV的输入端与第三节点P3相连以接收所述第二电压VD，缓冲器BUF的输入端与反相器INV的输出端连接，缓冲器BUF用于对反相器INV输出的逻辑信号进行整形保持以在其输出端产生所述检测逻辑信号Vout。

在本发明的一些较佳的实施例中，输入电压检测电路200还包括PMOS晶体管M3，PMOS晶体管M3并联连接于电阻R3的两端之间，即PMOS晶体管M3的源极与电阻R3的一端连接，PMOS晶体管M3的漏极与电阻R3的另一端连接，PMOS晶体管M3的栅极与反相器INV的输出端连接以接收所述检测逻辑信号Vout同相的逻辑信号。其中，PMOS晶体管M3用于产生迟滞窗口，该迟滞窗口能够使得当输入电压Vin由低到高的检测值大于输入电压Vin由高到低的检测值。

在本发明实施例中，电压采样模块210通过分压电阻网络和NMOS晶体管M1串联组成，当分压电阻网络由于工艺、环境温度及失配等因素造成偏差时，该NMOS晶体管M1可以使得分压电阻网络中的电流与电压转换模块230中的电流同向变化，进而抵消掉电阻工艺变化造成的偏差问题。此外，NMOS晶体管M1和M2的宽长比相同，使得NMOS晶体管M1和M2的导通阈值电压VTH相等，除此之外，NMOS晶体管M1和M2的比例为n:1，从而使得NMOS晶体管M1能够抵消NMOS晶体管M2中的工艺变化造成的偏差。在一些较佳的实施例中，NMOS晶体管M1和M2可以分别通过若干个具有相同的宽长比的单位晶体管构成，NMOS晶体管M1中并联的单位晶体管的数量是NMOS晶体管M2中并联的单位晶体管的数量的n倍，从而达到NMOS晶体管M1和M2的比例为n:1的效果。

图3为本发明实施例的输入电压检测电路的波形示意图，在图3中分别示出了输入电压Vin、采样电压Vin_div和检测逻辑信号Vout的波形图。如图3所示，当本发明实施例的输入电压检测电路200刚接上电源时，检测逻辑信号Vout的初始状态为低电平，PMOS晶体管M3被导通，电阻R3被短路。当输入电压Vin从较低电压开始上升时，由于电压采样模块210输出的采样电压Vin_div为：

其中，VGS为NMOS晶体管M1的栅源电压，VGS＝V_OV2+V_TH，V_OV2为NMOS晶体管M2的过驱动电压。因此，采样电压Vin_div跟随输入电压Vin也逐渐上升。

此外，在一颗芯片中，器件的工艺变化方向一般是一致的，即每一个MOS管的导通阈值电压VTH的偏差量都是一致的，因此，NMOS晶体管M1和M2的导通阈值电压VTH由于工艺变化而造成的偏差可以相互抵消掉。

此外，由于滤波模块220输出的第一电压VG＝Vin_div，由此可以得到NMOS晶体管M2中的电流值为：

其中，比例系数μ_n表示MOS管中单位场强作用下电子的平均漂移速度，Cox表示MOS管单位面积的栅氧化层电容，W/L表示MOS管的宽长比，V_G表示所述第一电压的电压值，V_TH表示MOS管的导通阈值电压。因此NMOS晶体管M2中的电流I_D也逐渐上升，当NMOS晶体管M2中的电流值在电阻R4上形成的压降VD达到反相器INV的翻转阈值电压时，检测逻辑信号Vout的逻辑电平发生翻转。在一些实施例中，反相器INV的翻转阈值电压等于电源电压VDD的1/2，即当VDD-I_D×R4＝VDD/2时，检测逻辑信号Vout的逻辑电平从低电平翻转为高电平，如图3中的实线所示。

当输入电压Vin从较高电压逐渐下降时，由于检测逻辑信号Vout为高电平，因此PMOS晶体管M3被关断，此外采样电压Vin_div也逐渐下降，当采样电压Vin_div下降到使得NMOS晶体管M2中的电流值在电阻R3和R4上的压降等于电源电压VDD的一半时，检测逻辑信号Vout从逻辑高电平翻转为逻辑低电平，如图3中的虚线所示。

综上所述，本发明实施例提供的输入电压检测电路包括：电压采样模块、滤波模块、电压转换模块和整形输出模块。其中，电压采样模块用于对输入电压进行采样以产生采样电压，滤波模块根据采样电压产生第一电压，电压转换模块用于根据第一电压产生随之改变的第二电压，整形输出模块用于将第二电压与一阈值电压进行比较后，产生相应的检测逻辑信号。首先，本发明实施例的输入电压检测电路无需设置专门的基准模块来获得高精度的基准电压，具有版图面积小、电路成本和功耗更低的优点。此外，当电阻存在工艺偏差时，本发明实施例的电压采样模块和电压转换模块中的电流可以同向变化，因此能够抵消掉电阻和晶体管的导通阈值电压由于工艺变化而造成的偏差，提高了检测精度。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种输入电压检测电路，包括：

电压采样模块，用于对输入电压进行采样，以产生采样电压；

滤波模块，用于对所述采样电压进行滤波，以产生第一电压；

电压转换模块，用于根据所述第一电压产生随之改变的第二电压；以及

整形输出模块，用于将所述第二电压与一阈值电压进行比较后，产生相应的检测逻辑信号，所述检测逻辑信号表征对所述输入电压的检测结果。

2.根据权利要求1所述的输入电压检测电路，其中，所述电压采样模块包括：

依次串联连接于所述输入电压和地之间的第一电阻、第二电阻和第一晶体管，所述第一晶体管短接成MOS二极管结构，

其中，所述第一电阻和所述第二电阻的公共节点用于输出所述采样电压。

3.根据权利要求2所述的输入电压检测电路，其中，所述电压转换模块包括：

依次串联连接于电源电压和地之间的第三电阻、第四电阻和第二晶体管，所述第二晶体管具有接收所述第一电压的控制端子，

其中，所述第一电压产生的压降作用在所述第二晶体管上，使得流经所述第二晶体管的电流值随之改变，所述第四电阻和所述第二晶体管的公共节点用于输出所述第二电压。

4.根据权利要求3所述的输入电压检测电路，其中，所述第一晶体管和所述第二晶体管分别为NMOS晶体管。

5.根据权利要求3所述的输入电压检测电路，其中，所述第一晶体管和所述第二晶体管的导通阈值电压相等，且所述第一晶体管和所述第二晶体管的比例为n:1。

6.根据权利要求1所述的输入电压检测电路，其中，所述滤波模块包括：

串联连接于所述采样电压和地之间的第五电阻和第一电容；以及

二极管，所述二极管的阳极与所述采样电压连接，所述二极管的阴极与地连接，

其中，所述第五电阻和所述第一电容的中间节点用于输出所述第一电压。

7.根据权利要求3所述的输入电压检测电路，其中，所述整形输出模块包括：

一反相器，所述反相器的输入端用于接收所述第二电压；以及

一缓冲器，所述缓冲器的输入端与所述反相器的输出端连接，所述缓冲器的输出端用于输出所述检测逻辑信号。

8.根据权利要求7所述的输入电压检测电路，其中所述阈值电压为所述反相器的翻转阈值电压。

9.根据权利要求3所述的输入电压检测电路，其中，还包括：

并联连接于所述第三电阻两端之间的第三晶体管，所述第三晶体管具有用于接收所述检测逻辑信号的控制端子，

其中，所述第三晶体管用于产生迟滞窗口。

10.根据权利要求8所述的输入电压检测电路，其中，所述第三晶体管为PMOS晶体管。

Images