CN115826718A

CN115826718A - 上电复位电路

Info

Publication number: CN115826718A
Application number: CN202211274208.3A
Authority: CN
Inventors: 张庆亚; 卫梦昭
Original assignee: Hangzhou Shenlian Microelectronics Technology Co ltd
Current assignee: Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date: 2022-10-18
Filing date: 2022-10-18
Publication date: 2023-03-21

Abstract

本发明公开了一种上电复位电路，包括：连接于第一电源和第二电源之间的反馈分压单元，第一电源和第二电源之一为电源电压，反馈分压单元用于对电源电压进行分压以生成第一采样电压和第二采样电压；比较单元，包括第一晶体管和第二晶体管，第一晶体管和第二晶体管的一端与第二电源连接，第一晶体管的控制端与第一采样电压连接，用于根据第一采样电压生成第一电流，第二晶体管的控制端与第二采样电压连接，用于根据第二采样电压生成第二电流，第一电流和第二电流在比较节点进行比较；以及整形单元，与比较节点连接，用于对比较节点的电压进行整形以输出复位信号，有效解决了传统上电复位电路对温度敏感的问题，避免了芯片上电过程中误触发的发生。

Description

上电复位电路

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种上电复位电路。

背景技术

随着芯片的集成度越来越高，在片上系统(System on Chip，SoC)集成电路设计中，单个芯片上集成的功能越来越多。上电复位电路(Power-On-Reset，POR)是SoC中必不可少的组成部分。在整个系统启动的初始阶段，需要保持芯片内部的电路的稳定，防止在电源电压上升过程中，造成芯片内部的电路出现逻辑环混乱的现象，上电复位电路提供一个芯片内部的上电复位信号，保证系统能够正常启动；在系统工作正常工作阶段，如果电源电压过低则可以自动复位，在电源电压上升过程中，上电复位信号一直保持低电平，直到电源电压上升到正常的工作电压后，上电复位信号会迅速翻转为高电平。此时，芯片开始初始化，而在初始化完成之前，芯片内部的器件会忽略外部信号(包括传输数据等)，仅有复位引脚会利用POR信号内部选通，实现初始化。

但是，由于现有的上电复位电路中的半导体器件对于温度的变化较为敏感，从而使得上电复位电路的输出信号随温度变化，容易误使IC芯片由复位状态转换为工作状态，导致IC芯片无法正常工作。

发明内容

有鉴于此，本发明的目的在于提供一种零温漂的上电复位电路，有效解决了传统上电复位电路对温度敏感的问题，避免了芯片上电过程中误触发的发生，确保芯片在上电后可以有效的复位。

根据本发明实施例，提供了一种上电复位电路，包括：连接于第一电源和第二电源之间的反馈分压单元，所述第一电源和所述第二电源之一为电源电压，所述反馈分压单元用于对电源电压进行分压以生成第一采样电压和第二采样电压；比较单元，包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的一端与所述第二电源连接，所述第一晶体管的控制端与所述第一采样电压连接，用于根据所述第一采样电压生成第一电流，所述第二晶体管的控制端与所述第二采样电压连接，用于根据所述第二采样电压生成第二电流，所述第一电流和所述第二电流在比较节点进行比较；以及整形单元，与所述比较节点连接，用于对所述比较节点的电压进行整形以输出复位信号。

可选的，所述反馈分压单元包括：依次连接于所述第一电源和所述第二电源之间的第一电阻、第二电阻和第三晶体管，所述第二电阻靠近所述第三晶体管的一端用于输出所述第一采样电压，所述第二电阻远离所述第三晶体管的一端用于输出所述第二采样电压，所述第三晶体管的控制端与所述第二采样电压连接。

可选的，所述第一晶体管、所述第二晶体管和所述第三晶体管的尺寸比为m:1:1，其中m为大于1的整数。

可选的，所述第一晶体管、所述第二晶体管和所述第三晶体管工作于亚阈值区。

可选的，所述比较单元还包括电流镜结构，用于将所述第二电流镜像到所述第一电流所在的支路，且所述比较节点位于所述第一电流所在的支路。

可选的，所述电流镜结构包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管的源极与所述第一电源连接，所述第四晶体管和所述第五晶体管的栅极彼此连接，且连接至所述第五晶体管的漏极，所述第四晶体管的漏极与所述第一电流的支路连接，所述第五晶体管的漏极与所述第二电流的支路连接。

可选的，所述第一晶体管、所述第二晶体管和所述第三晶体管为NMOS晶体管或者NPN管，所述第一电源的电压为电源电压，所述第二电源的电压为接地电压。

可选的，所述第四晶体管和所述第五晶体管为PMOS晶体管。

可选的，所述第一晶体管、所述第二晶体管和所述第三晶体管为PMOS晶体管或者PNP管，所述第一电源的电压为接地电压，所述第二电源的电压为电源电压。

可选的，所述第四晶体管和所述第五晶体管为NMOS晶体管。

综上所述，本发明实施例的上电复位电路利用反馈分压单元对电源电压进行分压以生成跟随电源电压变化的采样电压，然后通过比较单元将采样电压转换成电流进行比较，继而得到复位信号，通过将反馈分压单元和比较单元中的晶体管工作在亚阈值区来设置复位信号的翻转电压点，从而可以很容易地将该翻转电压设置成不随温度的变化而变化，实现了零温漂的上电复位电路，有效解决了传统上电复位电路对温度敏感的问题，避免了芯片上电过程中误触发的发生，确保芯片在上电后可以有效的复位。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出传统的上电复位电路的电路示意图。

图2示出了传统的上电复位电路在不同温度下的输出波形图。

图3示出了根据本发明一个实施例的上电复位电路的电路示意图。

图4示出了本发明实施例的上电复位电路在不同温度下的输出波形图。

图5示出了根据本发明另一个实施例的上电复位电路的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。PMOS晶体管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS晶体管的第一端、第二端和控制端分别为漏极、源极和栅极。

图1示出了传统的上电复位电路的电路示意图。如图1所示，该上电复位电路100包括电阻R1、电阻R2、NMOS晶体管M1以及反相器INV1。电阻R1的第一端与电源电压VDD相连，第二端与NMOS晶体管M1的漏极相连，电阻R2的第一端与电源电压VDD相连，第二端与NMOS晶体管M1的栅极相连，NMOS晶体管M1的源极与地相连，反相器INV1的输入端与NMOS晶体管M1的漏极相连，输出端用于输出复位信号POR。在电源电压VDD的上升过程中，电源电压VDD通过电阻R1将A点拉高，通过反相器INV1的反相，此时复位信号POR为低电平。同时电源电压VDD通过电阻R2对NMOS晶体管M1的栅极电容充电，当NMOS晶体管M1的栅极电压超过晶体管的导通阈值时，NMOS晶体管M1导通，将A点拉低，继而复位信号POR翻转为高电平。

图2示出了传统的上电复位电路在不同温度下的输出波形图，其中分别示出了上电复位电路100在125℃、27℃和-40℃下复位信号POR的波形变化。如图2所示，由于NMOS晶体管M1的导通阈值会随着温度的变化而变化，因此传统的上电复位电路100的输出高电平的触发电压在不同温度下也会不同，在实际应用过程中可能会使的IC芯片误触发，导致IC芯片无法正常工作。

图3示出了根据本发明一个实施例的上电复位电路的电路示意图。如图3所示，上电复位电路200包括反馈分压单元210、比较单元220和整形单元230。反馈分压单元210连接于第一电源201和第二电源202之间，第一电源201接电源电压VDD，第二电源202接参考地电压GND，所述反馈分压单元210用于对电源电压VDD进行分压以生成第一采样电压Vs1和第二采样电压Vs2。具体的，反馈分压单元210包括电阻R1、电阻R2和NMOS晶体管M1，电阻R1的第一端与第一电源201(即电源电压VDD)连接，电阻R1的第二端与电阻R2的第一端连接，电阻R2的第二端与NMOS晶体管M1的漏极连接，NMOS晶体管M1的源极与地GND连接，电阻R2靠近NMOS晶体管M1的一端用于输出所述第一采样电压Vs1，电阻R2远离NMOS晶体管M1的一端用于输出所述第二采样电压Vs2，NMOS晶体管M1的栅极与所述第二采样电压Vs2连接。

比较单元220包括NMOS晶体管M2和M3以及PMOS晶体管M4和M5。其中，PMOS晶体管M4和M5的源极与第一电源201(即电源电压VDD)相连，PMOS晶体管M4和M5的栅极与PMOS晶体管M5的漏极连接，以构成电流镜结构。NMOS晶体管M2的漏极与PMOS晶体管M4的漏极连接，NMOS晶体管M2的栅极与第一采样电压Vs1连接，NMOS晶体管M2的源极与地GND连接。NMOS晶体管M3的漏极与PMOS晶体管M5的漏极连接，NMOS晶体管M3的栅极与第二采样电压Vs2连接，NMOS晶体管M3的源极与地GND连接。

在本实施例中，NMOS晶体管M2用于根据第一采样电压Vs1生成第一电流I1，NMOS晶体管M3用于根据第二采样电压Vs2生成第二电流I2，PMOS晶体管M4和M5构成的电流镜用于将第二电流I2镜像到所述第一电流I1所在的支路，所述第一电流I1和第二电流I2在比较节点A上进行比较。

在本实施例中，整形单元230与所述比较节点A连接，用于对所述比较节点A的电压进行整形以输出复位信号POR。进一步的，整形单元230包括级联的反相器INV1和INV2，反相器INV1的输入端与比较节点A连接，输出端与反相器INV2的输入端连接，反相器INV2的输出端用于输出复位信号POR。

在本实施例中，NMOS晶体管M1、M2和M3的尺寸比为1:m:1，其中m为大于1的整数。该比率由晶体管的宽长比(W/L)确定，或者在具有不同数目的单位晶体管的情况下由单位晶体管的数目确定。例如，NMOS晶体管M1和M2的尺寸比为1:m，在一种情况下NMOS晶体管M1和M2中的每一个可以包括相同数量的晶体管，但是NMOS晶体管M2具有的宽长比(M/L)是NMOS晶体管M1的宽长比的m倍，m为大于1的整数。在另一种情况下，NMOS晶体管M1和M2可以包括不同数量的单位晶体管，每个单位晶体管具有相同的宽长比，但是NMOS晶体管M2中的单位晶体管的数量可以是NMOS晶体管M1中的单位晶体管的数量的m倍。

在本实施例中，NMOS晶体管M1、M2和M3工作在亚阈值区，晶体管的亚阈状态是MOSFET的一种重要工作状态(工作模式)，又称为MOSFET的亚阈值区(Subthresholdregion)。这是MOSFET的栅极电压Vgs处在阈值电压VT以下，又没有出现导电沟道的一种工作状态，即Vgs≤VT，表面势约等于费米势(即表面为弱反型)的状态。这时还是有一股较小的电流通过器件，该电流即成为亚阈电流。亚阈电流虽然较小，但是它能够很好地受到栅极电压的控制，所以亚阈状态的MOSFET在低电压、低功耗应用时很有利，特别在逻辑开关和存储器等大规模集成电路应用中非常受到人们的重视。

当晶体管工作在亚阈值区时，通过MOSFET的电流与过驱动电压之间的关系为：

其中，I_D为亚阈值状态下MOSFET的电流，I_D0为常数，W和L分别为MOSFET的宽和长，Veff为MOSFET的过驱动电压，n为常数，V_T为正温度系数电压，T为绝对温度。

当电源电压VDD为0时，上电复位电路200输出的复位信号POR为低电平。当电源电压VDD逐渐上升时，由于NMOS晶体管M2的尺寸比大于NMOS晶体管M3的尺寸比，所以NMOS晶体管M2相较于NMOS晶体管M3的过流能力更强，比较节点A为低电平，复位信号POR也为低电平。当电源电压VDD上升至

时，NMOS晶体管M2和M3的过流能力相同，此时NMOS晶体管M2的栅端电压低于NMOS晶体管M3的栅端电压，比较节点A处于翻转的临界状态，当电源电压VDD继续上升，NMOS晶体管M2的过流能力将低于NMOS晶体管M3的过流能力，此时比较节点A翻转为高电平，复位信号POR翻转为高电平。在复位芯片POR的翻转点，晶体管M1、M2和M3都工作在亚阈值区，V_GS2为负温度系数，V_T为正温度系数，通过调节m、R1和R2这三个参数可以将电压组合

的值调节成零温度系数。

综上，本实施例的上电复位电路200的输出翻转电压为：

其中，V_GS2为NMOS晶体管M2的栅源电压，n为常数，m为NMOS晶体管M2和M3之间的尺寸比，V_T为正温度系数电压，R1和R2为电阻R1和R2的阻值，该翻转电压不随温度的变化而变化。

在另外一些实施例中，上电复位电路200中的NMOS晶体管M1、M2和M3也可以由NPN晶体管来实现，本发明对此不做限制。

图4示出了本发明实施例的上电复位电路在不同温度下的输出波形图。如图4所示，本实施例的上电复位电路200在温度125℃、27℃和-40℃下复位信号POR的触发电压近似不变，不会受到不同温度环境的影响。

图5示出了根据本发明另一个实施例的上电复位电路的电路示意图。如图5所示，上电复位电路300包括反馈分压单元310、比较单元320和整形单元330。反馈分压单元310连接于第一电源301和第二电源302之间，第一电源301接参考地电压GND，第二电源302接电源电压VDD，所述反馈分压单元310用于对电源电压VDD进行分压以生成第一采样电压Vs1和第二采样电压Vs2。具体的，反馈分压单元310包括电阻R1、电阻R2和PMOS晶体管M1，电阻R1的第一端与第一电源301(即参考地GND)连接，电阻R1的第二端与电阻R2的第一端连接，电阻R2的第二端与PMOS晶体管M1的漏极连接，PMOS晶体管M1的源极与电源电压VDD连接，电阻R2靠近PMOS晶体管M1的一端用于输出所述第一采样电压Vs1，电阻R2远离PMOS晶体管M1的一端用于输出所述第二采样电压Vs2，PMOS晶体管M1的栅极与所述第二采样电压Vs2连接。

比较单元220包括PMOS晶体管M2和M3以及NMOS晶体管M4和M5。其中，NMOS晶体管M4和M5的源极与第一电源301(即电源电压VDD)相连，NMOS晶体管M4和M5的栅极与NMOS晶体管M5的漏极连接，以构成电流镜结构。PMOS晶体管M2的漏极与NMOS晶体管M4的漏极连接，PMOS晶体管M2的栅极与第一采样电压Vs1连接，PMOS晶体管M2的源极与地GND连接。PMOS晶体管M3的漏极与NMOS晶体管M5的漏极连接，PMOS晶体管M3的栅极与第二采样电压Vs2连接，PMOS晶体管M3的源极与地GND连接。

在本实施例中，PMOS晶体管M2用于根据第一采样电压Vs1生成第一电流I1，PMOS晶体管M3用于根据第二采样电压Vs2生成第二电流I2，NMOS晶体管M4和M5构成的电流镜用于将第二电流I2镜像到所述第一电流I1所在的支路，所述第一电流I1和第二电流I2在比较节点A上进行比较。

在本实施例中，整形单元330与所述比较节点A连接，用于对所述比较节点A的电压进行整形以输出复位信号POR。进一步的，整形单元330包括级联的反相器INV1，反相器INV1的输入端与比较节点A连接，输出端用于输出复位信号POR。

在本实施例中，PMOS晶体管M1、M2和M3的尺寸比为1:m:1，其中m为大于1的整数。该比率由晶体管的宽长比(W/L)确定，或者在具有不同数目的单位晶体管的情况下由单位晶体管的数目确定。例如，PMOS晶体管M1和M2的尺寸比为1:m，在一种情况下PMOS晶体管M1和M2中的每一个可以包括相同数量的晶体管，但是PMOS晶体管M2具有的宽长比(M/L)是PMOS晶体管M1的宽长比的m倍，m为大于1的整数。在另一种情况下，PMOS晶体管M1和M2可以包括不同数量的单位晶体管，每个单位晶体管具有相同的宽长比，但是PMOS晶体管M2中的单位晶体管的数量可以是PMOS晶体管M1中的单位晶体管的数量的m倍。

同样的，在本实施例中，PMOS晶体管M1、M2和M3也工作在亚阈值区，关于晶体管的亚阈值区的说明在上述的实施例中已经描述，在此不再赘述。

在另外一些实施例中，上电复位电路300中的PMOS晶体管M1、M2和M3也可以通过PNP型晶体管来实现，本发明对此不做限制。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims

1.一种上电复位电路，其特征在于，包括：

连接于第一电源和第二电源之间的反馈分压单元，所述第一电源和所述第二电源之一为电源电压，所述反馈分压单元用于对电源电压进行分压以生成第一采样电压和第二采样电压；

比较单元，包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的一端与所述第二电源连接，所述第一晶体管的控制端与所述第一采样电压连接，用于根据所述第一采样电压生成第一电流，所述第二晶体管的控制端与所述第二采样电压连接，用于根据所述第二采样电压生成第二电流，所述第一电流和所述第二电流在比较节点进行比较；以及

整形单元，与所述比较节点连接，用于对所述比较节点的电压进行整形以输出复位信号。

2.根据权利要求1所述的上电复位电路，其中，所述反馈分压单元包括：

依次连接于所述第一电源和所述第二电源之间的第一电阻、第二电阻和第三晶体管，

所述第二电阻靠近所述第三晶体管的一端用于输出所述第一采样电压，

所述第二电阻远离所述第三晶体管的一端用于输出所述第二采样电压，

所述第三晶体管的控制端与所述第二采样电压连接。

3.根据权利要求2所述的上电复位电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管的尺寸比为m:1:1，其中m为大于1的整数。

4.根据权利要求2所述的上电复位电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管工作于亚阈值区。

5.根据权利要求2所述的上电复位电路，其中，所述比较单元还包括电流镜结构，用于将所述第二电流镜像到所述第一电流所在的支路，且所述比较节点位于所述第一电流所在的支路。

6.根据权利要求5所述的上电复位电路，其中，所述电流镜结构包括第四晶体管和第五晶体管，

所述第四晶体管和所述第五晶体管的源极与所述第一电源连接，

所述第四晶体管和所述第五晶体管的栅极彼此连接，且连接至所述第五晶体管的漏极，

所述第四晶体管的漏极与所述第一电流的支路连接，所述第五晶体管的漏极与所述第二电流的支路连接。

7.根据权利要求6所述的上电复位电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管为NMOS晶体管或者NPN管，所述第一电源的电压为电源电压，所述第二电源的电压为接地电压。

8.根据权利要求7所述的上电复位电路，其中，所述第四晶体管和所述第五晶体管为PMOS晶体管。

9.根据权利要求6所述的上电复位电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管为PMOS晶体管或者PNP管，所述第一电源的电压为接地电压，所述第二电源的电压为电源电压。

10.根据权利要求9所述的上电复位电路，其中，所述第四晶体管和所述第五晶体管为NMOS晶体管。