CN117749150A - 一种快慢上电复位电路 - Google Patents
一种快慢上电复位电路 Download PDFInfo
- Publication number
- CN117749150A CN117749150A CN202410183013.0A CN202410183013A CN117749150A CN 117749150 A CN117749150 A CN 117749150A CN 202410183013 A CN202410183013 A CN 202410183013A CN 117749150 A CN117749150 A CN 117749150A
- Authority
- CN
- China
- Prior art keywords
- type transistor
- power
- circuit
- voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种快慢上电复位电路,只采用了反相器、电流镜电路、电阻、电容等常见电子器件,不需要设计复杂的基准VREF电路和施密特比较器电路,电路结构简单可靠,包括偏置单元包括第四P型晶体管,所述第四P型晶体管被配置为:源极接电源电压、栅极接上下电单元的输出端,漏极接第一电流镜电路和第二电流镜电路输入端,其中第一电流镜电路的输出电流通过第二N型晶体管复制到第二电流镜电路,第二电流镜电路的输出端接比较单元;比较单元包括第三P型晶体管,所述第三P型晶体管被配置为:源极通过第三N型晶体管接电源电压、栅极接上下电单元的输出端,漏极通过并联的第二电阻和电容与接地电压连接。
Description
技术领域
本申请涉及集成电路技术领域,特别涉及一种快慢上电复位电路。
背景技术
随着芯片的集成度越来越高,在片上系统(System on Chip,SoC)集成电路设计中,单个芯片上集成的功能越来越多。上电复位电路(Power-On-Reset,POR)是SoC中必不可少的组成部分。在整个系统启动的初始阶段,需要保持芯片内部的电路的稳定,防止在电源电压上升过程中,造成芯片内部的电路出现逻辑环混乱的现象,上电复位电路提供一个芯片内部的上电复位信号,保证系统能够正常启动;在系统正常工作阶段,如果电源电压过低则可以自动复位,在电源电压上升过程中,上电复位信号一直保持低电平,直到电源电压上升到正常的工作电压后,上电复位信号会迅速翻转为高电平。此时,芯片开始初始化,而在初始化完成之前,芯片内部的器件会忽略外部信号(包括传输数据等),仅有复位引脚会利用上电复位信号内部选通,实现初始化。
现有常规的上电复位电路实现的方式主要有两类,第一类为基于电源电压和基准电压比较,通过低电压的基准偏置电路产生基准电压与电源电压的分压进行比较。这个电路要求基准电压产生电路工作在比较低的电源电压下,由于基准电压电路存在稳定性差的问题,通常需要比较大的补偿电容,会导致基准电压的建立时间长。若电源采用快速上电的方式,则基准还没有完成建立,电源已经上电,则上电复位信号会在比较低的电源电压下完成复位,容易造成内部电路工作在低电压下,从而导致逻辑环混乱的现象;第二类为基于时域充放电的电压比较,利用电阻和电容的充电时间比电源上电慢的特性,当充电电压超过施密特触发器的阈值时,上电复位信号翻转为电源电压。该结构受限于电容和电阻的大小,尤其在上电时间较长的状态下,电容和电阻的值就要非常大,而大的版图面积不利于集成。
有鉴于此,目前亟需一种快慢上电复位电路。
发明内容
鉴于以上所述现有技术的缺点,本申请提出一种快慢上电复位电路,解决了基于电压比较的结构不能工作在快速上电以及基于时域充电不能工作在慢速上电的问题。
本申请为了实现上述目的具体采用以下技术方案:
一种快慢上电复位电路,包括:偏置单元、比较单元和上下电单元,其中:
偏置单元包括第四P型晶体管,所述第四P型晶体管被配置为:源极接电源电压,栅极接上下电单元的输出端,漏极接第一电流镜电路和第二电流镜电路输入端,其中第一电流镜电路的输出电流通过第二N型晶体管复制到第二电流镜电路,第二电流镜电路的输出端接比较单元;
比较单元包括第三P型晶体管,所述第三P型晶体管被配置为:源极通过第三N型晶体管接电源电压,栅极接上下电单元的输出端,漏极通过并联的第二电阻和电容与接地电压连接;
上下电单元包括第三N型晶体管,所述第三N型晶体管被配置为:漏极接电源电压,源极接第三P型晶体管的源极和第一反相器的输入端,栅极接第二反相器的输出端,其中第一反相器的输出端接第二反相器的输入端。
作为一种可选的技术方案,所述第一电流镜电路包括第一电阻和第一N型晶体管。
作为一种可选的技术方案,所述第一电阻的输入端接第四P型晶体管的漏极,输出端接第一N型晶体管的漏极;
所述第一N型晶体管和所述第二N型晶体管的栅极彼此连接,且连接至第一N型晶体管的漏极;
所述第一N型晶体管和所述第二N型晶体管的源极彼此连接,且连接至接地电压。
作为一种可选的技术方案,所述第二电流镜电路包括第一P型晶体管和第二P型晶体管。
作为一种可选的技术方案,所述第一P型晶体管和所述第二P型晶体管的源极接第四P型晶体管的漏极;
所述第一P型晶体管和所述第二P型晶体管的栅极彼此连接,且连接至第一P型晶体管的漏极;
所述第一P型晶体管的漏极与第二N型晶体管漏极连接,所述第二P型晶体管的漏极通过并联的第二电阻和电容与接地电压连接。
作为一种可选的技术方案,所述第二P型晶体管的漏极接第三P型晶体管的漏极。
作为一种可选的技术方案,还包括第三反相器,所述第三反相器的输入端接第二反相器的输出端,所述第三反相器的输出端接第二反相器的输入端。
作为一种可选的技术方案,当电源电压为零时,第三P型晶体管和第四P型晶体管导通,第三N型晶体管关闭。
作为一种可选的技术方案,所述第二反相器的输出端输出上电复位信号,当上电复位信号达到上电复位阈值时完成上电复位,关闭第三P型晶体管和第四P型晶体管。
本申请的有益效果包括:
本电路只采用了反相器、电流镜电路、电阻、电容等常见电子器件,不需要设计复杂的基准VREF电路和施密特比较器电路,电路结构简单可靠。
在复位阶段的充电流是电压的函数,在快上电时电源电压VDD变化较快,充电电流也是跟着快速充电;而当慢上电时电源电压VDD变化较慢,充电电流也是跟着慢速充电。
本申请的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。此外,应当理解,本说明书附图中的各个部件的比例关系不代表实际选材设计时的比例关系,其仅仅为结构或者位置的示意图,其中:
图1为传统的基于电源电压和基准电压比较的电路示意图;
图2为图1的输出波形图;
图3为传统的基于时域充放电的电压比较的电路示意图;
图4为图3的输出波形图;
图5为本发明的一个实施例上的上电复位电路的电路示意图;
图6为本发明的另一个实施例上的上电复位电路的电路示意图;
其中,100-传统的基于电源电压和基准电压比较的电路,200-传统的基于时域充放电的电压比较的电路,300-本发明的一个实施例上的上电复位电路的电路,400-本发明的另一个实施例上的上电复位电路的电路。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,所使用的术语,例如“顶部”和“底部”,指的是本申请在使用状态下靠近上方的部分为顶部,靠近下方的部分为底部;所使用的术语,例如“第一”和“第二”,仅是为了区分表述,而不是指示或暗示其具有重要性或顺序性的区别;所使用的术语,如“内”、“外”,指的是具体轮廓的内和外。上述术语的使用仅是为了便于清楚且简单地表述本申请的技术方案,不能理解为对本申请的限制。
实施例
如图1传统的基于电源电压和基准电压比较的电路100及图2所示:基于电源电压和基准电压比较的上电复位电路,通过低电压的基准偏置电路产生基准电压VREF,然后与电源电压VDD的分压比较(传统采用电阻R1和电阻R2进行分压)。当电源电压VDD到达启动电压Vcross时,其中:Vcross=VREF(1+R2/R1),比较器输出值翻转,即上电复位信号POR反转为高电平。传统的基于电源电压和基准电压比较的电路100要求基准电压VREF产生电路工作在比较低的电源电压VDD下,由于基准电压VREF电路存在稳定性较差的问题,通常需要比较大的补偿电容,会导致基准电压VREF的建立时间比较长。若电源采用快速上电的方式,则基准电压VREF还没有完成建立,电源已经上电,则复位信号POR会在比较低的电源电压VDD下完成复位,容易造成内部电路工作在低电压下导致逻辑错误。
如图3的传统的基于时域充放电的电压比较的电路200及图4所示:基于时域充放电的电压比较电路,利用电阻R1和电容C1的充电时间比电源上电慢的特性,当电压VO超过施密特触发器的阈值时,上电复位信号POR反转为高电平。传统的基于时域充放电的电压比较的电路200的结构受限于电阻R1和电容C1的大小,尤其在长的上电时间状态下,电阻R1和电容C1的值就要非常大,大的版图面积不利于集成。
为了解决传统的基于电源电压和基准电压比较的电路100和传统的基于时域充放电的电压比较的电路200结构上的缺陷,本发明提出了一种快慢上电复位电路,包括:偏置单元、比较单元和上下电单元,其中:偏置单元包括第四P型晶体管,所述第四P型晶体管被配置为:源极接电源电压,栅极接上下电单元的输出端,漏极接第一电流镜电路和第二电流镜电路输入端,其中第一电流镜电路的输出电流通过第二N型晶体管复制到第二电流镜电路,第二电流镜电路的输出端接比较单元;比较单元包括第三P型晶体管,所述第三P型晶体管被配置为:源极通过第三N型晶体管接电源电压,栅极接上下电单元的输出端,漏极通过并联的第二电阻和电容与接地电压连接;上下电单元包括第三N型晶体管,所述第三N型晶体管被配置为:漏极接电源电压,源极接第三P型晶体管的源极和第一反相器的输入端,栅极接第二反相器的输出端,其中第一反相器的输出端接第二反相器的输入端。
进一步地,该方案设计为三个部分:
偏置单元,通过两个开关(两个开关指:第四P型晶体管和第三P型晶体管)实现整个偏置单元是否开启工作,当上电复位电路处于低电平时,开关同时开启,启动偏置单元;
偏置单元通过内部设置的两组电流镜结构复制电流,实现最终目的:调节二电流镜电路的输出,通过最终的输出值结合第二电阻和电容继续调节第三P型晶体管;
比较单元,比较单元实质是比较第三P型晶体管的漏极和源极,由于晶体管的特性,高电平一端会流向低电平一端,并拉高低电平一端的电压值;比较单元的作用就是整个电路的目的,判断是否应该完成上电复位的过程;
上下电单元,当比较单元判定到第三P型晶体管的漏极和源极中的高电平端属于上下电单元时,上电复位过程完成,再通过关闭两个开关(两个开关指:第四P型晶体管和第三P型晶体管)实现整个偏置单元关闭,降低整个电路的功耗;当比较单元判定到第三P型晶体管的漏极和源极中的高电平端属于偏置单元时,上电复位未完成,继等待电源电压VDD上升。
可以毫无疑义的得出:
现有的复位电路采用的参考产生电路或比较器来设计,电路需要复杂的运放和比较器,里面包含电流偏置、补偿电阻和电容等,其面积和功耗都比较大。该发明电路结构简单,只包含电流镜、开关、电阻、电容、反相器,版图面积小,且工作完成后关闭偏置单元,降低整个电路的功耗。
现有的复位电路在快速上电或者慢速上电时,往往只能满足其一,在应用中只能调整外部电源上电来实现正确复位。该发明利用电压函数的电流充电从而实现快慢复位电路,解决其他复位电路不能满足两种应用的上电问题,无需调整外部电源。
作为一种可能实现的实施方式,所述第一电流镜电路包括第一电阻和第一N型晶体管。所述第一电阻的输入端接第四P型晶体管的漏极,输出端接第一N型晶体管的漏极;所述第一N型晶体管和所述第二N型晶体管的栅极彼此连接,且连接至第一N型晶体管的漏极;所述第一N型晶体管和所述第二N型晶体管的源极彼此连接,且连接至接地电压。所述第二电流镜电路包括第一P型晶体管和第二P型晶体管。所述第一P型晶体管和所述第二P型晶体管的源极接第四P型晶体管的漏极;所述第一P型晶体管和所述第二P型晶体管的栅极彼此连接,且连接至第一P型晶体管的漏极;所述第一P型晶体管的漏极与第二N型晶体管漏极连接,所述第二P型晶体管的漏极通过并联的第二电阻和电容与接地电压连接。所述第二P型晶体管的漏极接第三P型晶体管的漏极。
进一步地,如图5 本发明的一个实施例上的上电复位电路的电路300所示,该示例包括两个反相器、电阻R1、电阻R2、电容C1、开关MN1、开关MN2、开关MP1、开关MP2、开关MN3、开关MP3及开关MP4,其中:
反相器1为第一反相器的简称;
反相器2为第二反相器的简称;
电阻R1为第一电阻的简称;
电阻R2为第二电阻的简称;
开关MN1为第一N型晶体管的简称;
开关MN2为第二N型晶体管的简称;
开关MN3为第三N型晶体管的简称;
开关MP1为第一P型晶体管的简称;
开关MP2为第二P型晶体管的简称;
开关MP3为第三P型晶体管的简称;
开关MP4为第四P型晶体管的简称;
电压V1为开关MP4漏极的电压;
电压V2为开关MP3漏极的电压;
电压V3为开关MN3源极、开关MP3源极的电压(此处两开关源极相互连接,电压为相同值);
电压V4为反相器1输出端、反相器2输入端的电压(反相器1输出端接反相器2输入端,因此电压为相同值);
上电复位信号POR为电压V5,为反相器2输出端的电压。
详细地,当电源电压VDD为零时,开关MN3、开关MP3及开关MP4上的栅电压都为0,反相器1、反相器2的输入和输出都为0;这时开关MN3为关闭状态,开关MP3和开关MP4为开启状态,电压V1=电压V2=电压V3=电压V4=电压V5=0。
上电复位过程包括以下:
第一阶段:
电源电压VDD上升,开关MP4打开的情况下,电压V1缓慢上升,开关MN1的电流还没有建立,开关MP1是二极管连接,开关MP1和开关MP2的栅源电压都是等于V1,Vgsmp1=Vgsmp2=0,开关MP2的漏极的没有电流往下,即电阻R2没有电流流过,所以电压V2上的电压被电阻R2拉到0。其中,Vgsmp1表示开关MP1的级电压减去源级电压,Vgsmp2示开关MP2级电压减去源级电压。
第二阶段:
VDD上升到电流可以流过电阻R1和开关MN1(满足V1=VGS1+IR1*R1时,可开始流过电阻R1和开关MN1),开关MN1的电压上升到开关MN2可以开启,快关MN2开启后把开关MP1的电压拉下。
下拉到开关MP1开启,电流从开关MP1的源端经漏端流入开关MN2。由于开关MP2的栅压和开关MP1的栅压一样,电流从开关MP2的漏端往电阻R2和电容C1流过,完成镜像。镜像开启的顺序是开关MN1、开关MN2、开关MP1和开关MP2,所述开关MP2的电流是最后才导通的。
开关MP2的电流最后导通的意义在于:因电阻R2和电容C1的电压是相对0参考,地是不变的,电压V2翻转电压值就是固定的。
第三阶段:
由于复制的电流是与电压相关,开始的电流比较小,电压V2也比较小,随着电源电压VDD上升,电压V2也开始上升。当升到预设的电压V2翻转电压满足INV1的翻转点时,INV1和INV2翻转,上电复位信号POR反转为高电平,且等于电源电压VDD,其中:INV1指这个反相器1的输入电压。
上电复位信号POR等于电源电压VDD时,开关MP4的断开电源电压VDD和电压V1的连接,开关MP3断开电压V2和电压V3的连接,开关MN1连接电源电压VDD和电压V3,把电压V3拉高,复位完成。
更具体地,第二阶段中:
电压V1缓慢上升,直到电压V1满足:V1=VGS1+IR1*R1,第一电流镜电路才会开启,在此之前电压V2节点被电阻R2下拉仍为0。
其中:VGS1为MN1的过驱动电压和阈值之和,IR1为流过R1的电流。
电源电压VDD持续上升,使得电压V1满足:V1>VGS1+IR1*R1,开关MN1的电压上升到开关MN2可以开启,快关MN2开启后把开关MP1的电压拉下。下拉到开关MP1开启,电流从开关MP1的源端经漏端流入开关MN2,电流对电容充电,V2的电压上升,V3跟随上升。此时,镜像电流与电压V1的关系为:
式中,Vthn是开关MN1的开启阈值电压,K是开关MN1的跨导,由于Vthn、K只与工艺和尺寸相关,从上式得出,IR1是随V1变化而改变的。
电压V2的值等于IR1与电阻R2和电容C1的乘积,根据欧姆定律,电压等于电流乘以电阻抗,这里的电阻抗为电阻和电容并联,在开关MP3打开时,电压V3等于电压V2,如下式所示:
其中s=w*j=2πf*j, w为角频率,j是虚数单位,f为频率。
当f很小时,表示比较慢的上电,R2*C1*s=0,此时V3=IR1* R2。
当f很大时,表示比较快的上电,R2*C1*s远大于1,此时V3=IR1/(C1*s),电压V3和电压V2是电流除以电容的积分。
当电压V3的值到达反相器1的阈值时,反相器1的输出V4变为0,反相器2的输出POR变为VDD,关掉MP4和MP3,开启MN3。关掉MP4和MP3是因为复位信号已经获得,关掉偏置的电流,降低了功耗。开启MN3,把电源的电压连接到反相器,为反相器1提供电压。
作为一种可能实现的实施方式,还包括第三反相器,所述第三反相器的输入端接第二反相器的输出端,所述第三反相器的输出端接第二反相器的输入端。
如图6中本发明的另一个实施例上的上电复位电路的电路400所示:
反相器2的输出最初为0,上电复位POR也为0即:电压V5)也为0,但是反相器3(反相器3为第三反相器的简称)输出为高,反相器1需要克服反相器3的上拉才能实现切换。
同理电压V3从电源电压VDD到0变化时,反相器1需要克服反相器3的下拉才能实现切换,利用反相器3产生迟滞效果,在电压V3变化过程中出现波动时防止上电复位信号POR输出跳变。
进一步地,当电源电压为零时,第三P型晶体管和第四P型晶体管导通,第三N型晶体管关闭。
进一步地,所述第二反相器的输出端输出上电复位信号,当上电复位信号达到上电复位阈值时完成上电复位,关闭第三P型晶体管和第四P型晶体管。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种快慢上电复位电路,其特征在于,包括:偏置单元、比较单元和上下电单元,其中:
偏置单元包括第四P型晶体管,所述第四P型晶体管被配置为:源极接电源电压,栅极接上下电单元的输出端,漏极接第一电流镜电路和第二电流镜电路输入端,其中第一电流镜电路的输出电流通过第二N型晶体管复制到第二电流镜电路,第二电流镜电路的输出端接比较单元;
比较单元包括第三P型晶体管,所述第三P型晶体管被配置为:源极通过第三N型晶体管接电源电压,栅极接上下电单元的输出端,漏极通过并联的第二电阻和电容与接地电压连接;
上下电单元包括第三N型晶体管,所述第三N型晶体管被配置为:漏极接电源电压,源极接第三P型晶体管的源极和第一反相器的输入端,栅极接第二反相器的输出端,其中第一反相器的输出端接第二反相器的输入端。
2.如权利要求1所述的复位电路,其特征在于,所述第一电流镜电路包括第一电阻和第一N型晶体管。
3.如权利要求2所述的复位电路,其特征在于,所述第一电阻的输入端接第四P型晶体管的漏极,输出端接第一N型晶体管的漏极;
所述第一N型晶体管和所述第二N型晶体管的栅极彼此连接,且连接至第一N型晶体管的漏极;
所述第一N型晶体管和所述第二N型晶体管的源极彼此连接,且连接至接地电压。
4.如权利要求1所述的复位电路,其特征在于,所述第二电流镜电路包括第一P型晶体管和第二P型晶体管。
5.如权利要求4所述的复位电路,其特征在于,所述第一P型晶体管和所述第二P型晶体管的源极接第四P型晶体管的漏极;
所述第一P型晶体管和所述第二P型晶体管的栅极彼此连接,且连接至第一P型晶体管的漏极;
所述第一P型晶体管的漏极与第二N型晶体管漏极连接,所述第二P型晶体管的漏极通过并联的第二电阻和电容与接地电压连接。
6.如权利要求5所述的复位电路,其特征在于,所述第二P型晶体管的漏极接第三P型晶体管的漏极。
7.如权利要求1所述的复位电路,其特征在于,还包括第三反相器,所述第三反相器的输入端接第二反相器的输出端,所述第三反相器的输出端接第二反相器的输入端。
8.如权利要求1所述的复位电路,其特征在于,当电源电压为零时,第三P型晶体管和第四P型晶体管导通,第三N型晶体管关闭。
9.如权利要求1所述的复位电路,其特征在于,所述第二反相器的输出端输出上电复位信号,当上电复位信号达到上电复位阈值时完成上电复位,关闭第三P型晶体管和第四P型晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410183013.0A CN117749150B (zh) | 2024-02-19 | 2024-02-19 | 一种快慢上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410183013.0A CN117749150B (zh) | 2024-02-19 | 2024-02-19 | 一种快慢上电复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117749150A true CN117749150A (zh) | 2024-03-22 |
CN117749150B CN117749150B (zh) | 2024-04-19 |
Family
ID=90281755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410183013.0A Active CN117749150B (zh) | 2024-02-19 | 2024-02-19 | 一种快慢上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117749150B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050140406A1 (en) * | 2003-12-05 | 2005-06-30 | Pierre Rizzo | Power-on reset device |
CN202103637U (zh) * | 2011-06-21 | 2012-01-04 | 东南大学 | 一种具有零静态电流消耗和稳定起拉电压的上电复位电路 |
US20130207696A1 (en) * | 2012-02-10 | 2013-08-15 | David M. Gonzalez | Low Voltage CMOS Power on Reset Circuit |
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
CN103427812A (zh) * | 2012-05-25 | 2013-12-04 | 国家电网公司 | 一种上电复位电路及其方法 |
CN103633974A (zh) * | 2013-12-04 | 2014-03-12 | 安徽理工大学 | 一种具有固定阻容时间延迟特性的上电复位电路 |
US9882558B1 (en) * | 2015-07-07 | 2018-01-30 | Marvell International Ltd. | Power-on reset circuit |
CN207819874U (zh) * | 2017-12-27 | 2018-09-04 | 苏州菲达旭微电子有限公司 | 上电复位电路 |
US20180375512A1 (en) * | 2015-01-28 | 2018-12-27 | Csmc Technologies Fab2 Co., Ltd | Power on reset circuit |
CN211930610U (zh) * | 2020-01-31 | 2020-11-13 | 杭州士兰微电子股份有限公司 | 上电复位电路 |
CN112994672A (zh) * | 2021-05-12 | 2021-06-18 | 北京炬玄智能科技有限公司 | 一种上电复位电路 |
CN115826718A (zh) * | 2022-10-18 | 2023-03-21 | 杭州深谙微电子科技有限公司 | 上电复位电路 |
CN115955226A (zh) * | 2022-11-30 | 2023-04-11 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
CN117559979A (zh) * | 2023-11-14 | 2024-02-13 | 上海联影微电子科技有限公司 | 上电复位电路 |
-
2024
- 2024-02-19 CN CN202410183013.0A patent/CN117749150B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050140406A1 (en) * | 2003-12-05 | 2005-06-30 | Pierre Rizzo | Power-on reset device |
CN202103637U (zh) * | 2011-06-21 | 2012-01-04 | 东南大学 | 一种具有零静态电流消耗和稳定起拉电压的上电复位电路 |
US20130207696A1 (en) * | 2012-02-10 | 2013-08-15 | David M. Gonzalez | Low Voltage CMOS Power on Reset Circuit |
CN103427812A (zh) * | 2012-05-25 | 2013-12-04 | 国家电网公司 | 一种上电复位电路及其方法 |
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
CN103633974A (zh) * | 2013-12-04 | 2014-03-12 | 安徽理工大学 | 一种具有固定阻容时间延迟特性的上电复位电路 |
US20180375512A1 (en) * | 2015-01-28 | 2018-12-27 | Csmc Technologies Fab2 Co., Ltd | Power on reset circuit |
US9882558B1 (en) * | 2015-07-07 | 2018-01-30 | Marvell International Ltd. | Power-on reset circuit |
CN207819874U (zh) * | 2017-12-27 | 2018-09-04 | 苏州菲达旭微电子有限公司 | 上电复位电路 |
CN211930610U (zh) * | 2020-01-31 | 2020-11-13 | 杭州士兰微电子股份有限公司 | 上电复位电路 |
CN112994672A (zh) * | 2021-05-12 | 2021-06-18 | 北京炬玄智能科技有限公司 | 一种上电复位电路 |
CN115826718A (zh) * | 2022-10-18 | 2023-03-21 | 杭州深谙微电子科技有限公司 | 上电复位电路 |
CN115955226A (zh) * | 2022-11-30 | 2023-04-11 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
CN117559979A (zh) * | 2023-11-14 | 2024-02-13 | 上海联影微电子科技有限公司 | 上电复位电路 |
Non-Patent Citations (2)
Title |
---|
BO ZHOU等: "Sub-1-V BGR and POR Hybrid Circuit With 2.25-μA Current Dissipation and Low Complexity", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》, vol. 28, 27 July 2020 (2020-07-27), pages 228 - 2232 * |
许仕龙;魏恒;陈燕;刘长龙;: "用于无源标签芯片的高可靠性上电复位电路", 微电子学, no. 01, 20 February 2018 (2018-02-20), pages 69 - 73 * |
Also Published As
Publication number | Publication date |
---|---|
CN117749150B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
CN102761322B (zh) | 上电复位电路及其复位方法 | |
CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
CN108536211B (zh) | 电压调整器 | |
JP6048289B2 (ja) | バイアス回路 | |
JP5211889B2 (ja) | 半導体集積回路 | |
CN111934657B (zh) | 一种低功耗上电复位和掉电复位电路 | |
US20160191041A1 (en) | Circuit and Method for Power-On Reset of an Integrated Circuit | |
EP1034619B1 (en) | Zero power power-on-reset circuit | |
CN117749150B (zh) | 一种快慢上电复位电路 | |
CN112416043A (zh) | 负压产生电路以及芯片 | |
CN109660236B (zh) | 迟滞电路及其构成上电复位结构 | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN108418573B (zh) | 电源采样电路及包括其的零功耗上电复位电路 | |
WO2022205719A1 (zh) | 一种双向幅值限制的单管脚晶体振荡器电路 | |
JP7431632B2 (ja) | アナログスイッチ回路 | |
CN115173835A (zh) | 施密特触发器电路及相关的电子电路和电子设备 | |
CN114785331A (zh) | 可调式高精度复位电路 | |
CN210090550U (zh) | 一种低压零功耗cmos上电检测电路 | |
CN107992144A (zh) | 带隙基准源的启动电路 | |
CN108599745B (zh) | 单电容占空比可控振荡器 | |
CN107565935B (zh) | 一种降低振荡器功耗的电路 | |
US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
CN106982052B (zh) | 一种上电重置电路及电子装置 | |
TWI659610B (zh) | 具有磁滯功能之電源啟動重置電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |