CN102761322B - 上电复位电路及其复位方法 - Google Patents

上电复位电路及其复位方法 Download PDF

Info

Publication number
CN102761322B
CN102761322B CN201110109551.8A CN201110109551A CN102761322B CN 102761322 B CN102761322 B CN 102761322B CN 201110109551 A CN201110109551 A CN 201110109551A CN 102761322 B CN102761322 B CN 102761322B
Authority
CN
China
Prior art keywords
module
comparison module
automatic biasing
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110109551.8A
Other languages
English (en)
Other versions
CN102761322A (zh
Inventor
黄雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Priority to CN201110109551.8A priority Critical patent/CN102761322B/zh
Priority to US13/459,117 priority patent/US8547147B2/en
Priority to KR1020120045473A priority patent/KR101926000B1/ko
Publication of CN102761322A publication Critical patent/CN102761322A/zh
Application granted granted Critical
Publication of CN102761322B publication Critical patent/CN102761322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种上电复位电路及其复位方法，该上电复位电路，包括自偏置模块、反馈模块、比较模块和开关模块，其中，自偏置模块，与比较模块相连，用于启动后向比较模块的一个输入端提供稳定电压VNG；反馈模块，与比较模块相连，用于向比较模块的另一输入端提供电压VFB；比较模块，其输出端通过一个反相器与自偏置模块的使能端相连，且经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；开关模块，与比较模块的输出端和反相器的输出端相连，用于通过开关的导通和关闭，锁存反相器的输入输出状态。通过本发明提高了系统性能。

Description

上电复位电路及其复位方法
技术领域
本发明涉及电子线路领域，尤其涉及一种上电复位电路及其复位方法。
背景技术
通常情况下，电路系统在上电初期，电源电压还未达到稳定的预期状态时，许多电路元器件(例如，半导体器件等)以及电路节点的电压和逻辑状态是不稳定的。为了使电路系统在每次上电后都能从设计者所期望的状态开始操作，可以利用上电复位(PowerOnReset，简称为POR)电路在电源稳定后的一段时间内，该复位信号可强制电路系统处在设计者所期望的初始状态，待复位信号的有效期结束后，电路系统再从所期望的初始状态开始运行。即，它可以对电路系统中的其它模块进行复位操作，从而消除上电初始时电路模块的不稳定态。
在相关技术中，虽然已存在各式各样的上电复位电路，但功耗大、性能不稳定。例如，图1是根据相关技术的上电复位电路的示意图，如图1所示，电容C1储存的电荷需经电阻R1泄放到电源VDD，由于电阻R1与电容C1的值都较大，因此，电容C1储存的电荷需要较长时间才能放完。如果电源VDD掉电后很快再次上电，则由于电容C1储存的电荷来不及放完，所以，节点103的电压较高，使得方波整形电路101始终输出高电平，上电复位信号POR1也不能有效地产生。即，在上电很慢超过RC充电常数时，103节点一直为VDD，不能正确产生POR信号。而在实际应用中，上电速度可能从1uS到10mS甚至更多，为了应对10mS甚至更慢的上电，就需要大的电阻或电容增大RC乘积(大的RC意味着长的复位时间)。
可见，在上述相关技术中，由于电源VDD上升速度的不确定性，并不能保证电路系统在所有情形下上电复位信号都能有效地产生，性能不可靠。
发明内容
本发明的主要目的在于提供一种上电复位电路的复位方案，以至少解决上述相关技术中上电复位电路功耗大、性能不稳定的问题之一。
为了实现上述目的，根据本发明的一个方面，提供了一种上电复位电路。
根据本发明的上电复位电路，包括自偏置模块、反馈模块、比较模块和开关模块，其中，自偏置模块，与比较模块相连，用于启动后向比较模块的一个输入端提供稳定电压VNG；反馈模块，与比较模块相连，用于向比较模块的另一输入端提供电压VFB；比较模块，其输出端通过一个反相器与自偏置模块的使能端相连，且经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；开关模块，与比较模块的输出端和反相器的输出端相连，用于通过开关的导通和关闭，锁存反相器的输入输出状态。
优选地，反馈模块包括以下之一：电源电压VCC电阻分压电路、电流源充电电路、带隙电路。
优选地，自偏置模块还用于在反馈模块为电流源充电电路的情况下，为反馈模块提供启动电流。
优选地，自偏置模块由NMOS管和PMOS管组成，其中，NMOS管和PMOS管的选取，决定VNG的大小。
优选地，比较模块由比较器组成，比较器的阈值为自偏置模块产生的可调谐基准电压。
优选地，开关模块为一个PMOS管，其中，PMOS管的源极与电源电压VCC相连，PMOS管的漏极与比较模块的输出端相连，PMOS管的栅极与自偏置模块的使能端相连。
优选地，自偏置模块还包括：保护单元，用于在自偏置模块内部供电陡降时，断开自偏置电路与电源电压VCC之间的连接，以保护自偏置模块的稳定状态。
优选地，保护单元为一个PMOS管。
为了实现上述目的，根据本发明的另一方面，提供了一种使用上述复位电路的复位方法。
根据本发明的使用上述复位电路的复位方法，包括以下步骤：上电初期，开关模块关闭，在C0的作用下，比较模块的输出端的初始态电压为低电平，则通过反相器的自偏置模块的使能端为高电平，自偏置模块启动并产生稳定电压VNG，比较模块打开；上电后期，当反馈模块输出的VFB大于VNG时，比较模块的输出被上拉至高电平，且开关模块导通，将该高电平锁存，则通过反相器的自偏置模块的使能端为低电平，自偏置模块截止。
为了实现上述目的，根据本发明的再一方面，提供了一种上电复位电路的复位方法。
根据本发明的上电复位电路的复位方法，包括以下步骤：设置自偏置模块，自偏置模块与比较模块相连，用于启动后向比较模块的一个输入端提供稳定电压VNG；设置反馈模块，反馈模块与比较模块相连，用于向比较模块的另一输入端提供电压VFB；设置比较模块，比较模块的输出端通过一个反相器与自偏置模块的使能端相连，且经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；设置开关模块，开关模块与比较模块的输出端和反相器的输出端相连，用于通过开关的导通和关闭，锁存反相器的输入输出状态。
通过本发明，采用反馈模块向比较模块提供高于自偏置模块稳定电压VNG的输入电压VFB，使得比较模块的输出被上拉至高电位，从而将自偏置模块截止不再继续耗电，解决了相关技术中上电复位电路功耗大、性能不稳定的问题，降低了设计开发成本，增加了系统的可靠性，提高了系统性能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的上电复位电路的示意图；
图2是根据本发明实施例的上电复位电路的示意图；
图3是根据本发明优选实施例的上电复位电路的示意图；
图4是根据本发明实施例的上电复位电路复位方法的流程图；
图5是根据本发明另一实施例的上电复位电路的复位方法的流程图；
图6是根据本发明实施例一的上电复位电路的示意图；
图7是根据本发明实施例一的一种比较器电路的示意图；
图8是根据本发明实施例二的自偏置电路的示意图；以及
图9是根据本发明实施例三的提供受控节点电压的启动电路的示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
根据本发明实施例，提供了一种上电复位电路。图2是根据本发明实施例的上电复位电路的示意图，如图2所示，该上电复位电路包括自偏置模块202、反馈模块204、比较模块206和开关模块208，下面对各模块进行详细描述。
自偏置模块202，与比较模块206相连，用于启动后向比较模块206的一个输入端提供稳定电压VNG；
反馈模块204，与比较模块206相连，用于向比较模块206的另一输入端提供电压VFB；
比较模块206，其输出端通过一个反相器与自偏置模块202的使能(enable，简称为EN)端相连，且经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；
开关模块208，与比较模块206的输出端和反相器的输出端相连，用于通过开关的导通和关闭，锁存反相器的输入输出状态。
通过上述上电复位电路，采用反馈模块204向比较模块206提供高于自偏置模块202的稳定电压VNG的输入电压VFB，使得比较模块206的输出被上拉至高电位，从而将自偏置模块202截止不再继续耗电，解决了相关技术中上电复位电路功耗大、性能不稳定的问题，增加了系统的可靠性，提高了系统性能。
需要说明的是，在实施过程中，电源电压Vcc可以为器件内部工作电压(即，芯片工作电压)VDD。
例如，反馈模块204可以用于提供反馈电压VFB，以产生使能信号，结束POR电路。
在实施过程中，可以在自偏置模块202和比较模块206中均设置使能控制开关，以控制自偏置模块202和比较模块206的开启和关闭。优选地，比较模块206的使能可以由自偏置模块202来控制。
优选地，反馈模块204包括以下之一：电源电压VCC电阻分压电路、电流源充电电路、带隙电路。该方法可以向比较模块206输出与VNG的比较电压VFB，在实施过程中，还可以根据延时要求来选择所组成元件的大小，提高了系统的灵活性。例如，提供与电源电压相关度较小且能用于某些目的(即，提供VFB)的电流源，由于电流源电流小，所以，即使对小电容充电，也能获得较长的延时时间。
例如，在实施过程中，反馈模块204也可以为外置其他基准反馈形式的电路。
优选地，自偏置模块202还用于在反馈模块204为电流源充电电路的情况下，为反馈模块204提供启动电流。
优选地，自偏置模块202由NMOS管和PMOS管组成，其中，NMOS管和PMOS管的选取，决定VNG的大小。该方法可以提高系统的适应能力。
优选地，比较模块206由比较器组成，比较器的阈值为自偏置模块202产生的可调谐基准电压。该方法简单实用、可操作性强。
优选地，开关模块208为一个PMOS管，其中，PMOS管的源极与电源电压VCC相连，PMOS管的漏极与比较模块206的输出端相连，PMOS管的栅极与自偏置模块202的使能端相连。该方法简单有效、可以降低功耗。
图3是根据本发明优选实施例的上电复位电路的示意图，如图3所示，自偏置模块202还包括：保护单元302，用于在自偏置模块202内部供电陡降时，断开自偏置电路与电源电压VCC之间的连接，以保护自偏置模块202的稳定状态。该方法可以保证上电期间自偏置模块202的输出稳定电压，提高了系统的稳定性。
在实施过程中，自偏置模块202可以通过输出端I_P，向反馈模块204提供启动电流，此时，对于反馈模块204来说，自偏置模块202相当于一个电流源。
优选地，保护单元302为一个PMOS管。该方法简单有效、节约成本。
优选地，反相器为施密特触发器。该方法实现简单、可操作性强。
本发明实施例还提供了一种使用上述复位电路的复位方法。图4是根据本发明实施例的上电复位电路复位方法的流程图，如图4所示，该方法包括以下步骤：
步骤S402，上电初期，开关模块208关闭，在C0的作用下，比较模块206的输出端的初始态电压为低电平，则通过反相器的自偏置模块202的使能端为高电平，自偏置模块202的启动并产生稳定电压VNG，比较模块206打开；
步骤S404，上电后期，当反馈模块204输出的VFB大于VNG时，比较模块206的输出被上拉至高电平，且开关模块208导通，将该高电平锁存，则通过反相器的自偏置模块202的使能端为低电平，自偏置模块202截止。
通过上述步骤，采用反馈模块204向比较模块206提供高于自偏置模块202稳定电压VNG的输入电压VFB，使得比较模块206的输出被上拉至高电位，从而将自偏置模块202截止不再继续耗电，解决了相关技术中上电复位电路功耗大、性能不稳定的问题，降低了设计开发成本，增加了系统的可靠性，提高了系统性能。
对应于上述的上电复位电路，在本发明实施例中还提供了一种上电复位电路的复位方法。图5是根据本发明另一实施例的上电复位电路的复位方法的流程图，如图5所示，该方法包括以下步骤：
步骤S502，设置自偏置模块202，自偏置模块202分别与比较模块206和反馈模块204相连，用于启动后向比较模块206的一个输入端提供稳定电压VNG，以及向反馈模块204提供启动电流；
步骤S504，设置反馈模块204，反馈模块204与比较模块206相连，用于向比较模块206的另一输入端提供电压VFB；
步骤S506，设置比较模块206，比较模块206的输出端通过一个反相器与自偏置模块202的使能端相连，且经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；
步骤S508，设置开关模块208，开关模块208与比较模块206的输出端和反相器的输出端相连，用于通过开关的导通和关闭，锁存反相器的输入输出状态。
通过上述步骤，采用反馈模块204向比较模块206提供高于自偏置模块202稳定电压VNG的输入电压VFB，使得比较模块206的输出被上拉至高电位，从而将自偏置模块202截止不再继续耗电，解决了相关技术中上电复位电路功耗大、性能不稳定的问题，降低了设计开发成本，增加了系统的可靠性，提高了系统性能。
需要说明的是，本发明实施例中的上电复位电路，不仅可以为外部电路提供POR信号，还可以用于需要启动电路的电路。并且，它可以在上电后，关闭自身，不再消耗电能。
下面将结合实例对本发明实施例的实现过程进行详细描述。
实施例一
本实施例提供了一种上电复位电路，该电路可以为其内部电路提供通电复位信号(POR)，并用于需要启动电路的电路。例如，可以通过内部的自偏置电路向带隙电路提供启动电路。
图6是根据本发明实施例一的上电复位电路的示意图，如图6所示，C0用来保持rstb0在上电时初始电压是低电位(即，POR初始态)，通过一个施密特反相器(INV_SMT)获得rst信号；PM0(即，开关模块208)用来锁存POR结束态。
上电初期，由于C0的存在，V_S初始为低电平，则POR为高电平，VBIAS模块(即，自偏置模块202)使能产生V_NG，当VFB模块(即，反馈模块204)输出的V_FB高于V_NG后，比较器(COMP，即，比较模块206)将V_S拉高，POR变低，PM0和I0进入锁存状态，自偏置电路和比较器都被关闭，进入零功耗状态。
需要说明的是，上述上电复位电路启动结束的判定是由比较器来决定的。当反馈电压V_FB高于V_NG的电压值(即，VBIAS的稳定电压)时，比较器输出端rstb0为高电位，rst为低电位，关断自偏置电路，该POR电路将被锁存为结束态，从而实现零功耗。
其中，POR产生的脉宽由反馈信号V_FB的电压上升快慢决定，这样可以确保V_FB电压上升到V_NG才会结束。在实施过程中，选择合适的V_NG值(即，VNG)才可以确保带隙电路(即，反馈模块204)的启动。
在实施过程中，可以通过选择内部电压VDD的电平值，来设置上电复位供电电压的阈值(即，V_NG)，从VDD电阻分压获得V_FB，当带隙电压V_FB高于V_NG的电压值时，上电复位结束，自偏置电路关闭。
图7是根据本发明实施例一的一种比较器电路的示意图，如图7所示，本实施例提供了一种比较器(COMP)的实现电路。该比较器由PM1、PM0、NM0、NM1组成，比较器V+输入端与VFB模块的输出电压V_FB连接，V-输入端与VBIAS模块的稳态电压V_NG连接，尾电流I_N来自于VBIAS模块中的自偏置电路，VO输出端连接至反相器的输入端V_S。
可见，采用本实施例中的上电复位电路，可以解决相关技术中VDD上升速度慢的问题，且上电完成无功耗。
实施例二
本实施例中提供了一种自偏置电路的实现方案。图8是根据本发明实施例二的自偏置电路的示意图，该自偏置电路由PM0、PM1、NM0、NM1、R0组成，在实施过程中，可以通过选取不同的共源共栅的MOS管(cascode)来改变V_NG的电压值；PM4和C1用于启动自偏置电路；PM3、NM4和I9用于启动结束后关闭自偏置电路(例如，EN是高有效使能信号)；NM3用于在启动结束后将C1的负节点短接到地。
加电后，在快速上升或下降阶段，内部工作电压VDD可能会出现陡降的情况，若电容C1直接耦合到自偏置电路，则此时可能导致自偏置电路的关闭，而本实施例使用PM4(即，保护模块302)来避免此情况的发生。当POR还处于初始态，自偏置电路工作，它的启动由C1和PM4组成，由于PM4阈值高于V_NG的电压值，所以，PM4可以用来防止电源突然下降，C1的耦合而导致的自偏置电路的关断情况。而自偏置电路启动后，产生的电流源可以用来启动其他电路。例如，自偏置电路启产生的电流源可以用来启动带隙电路，以获得反馈电压V_FB(即，产生的电流源可以用来启动VFB模块，以输出电压VFB)。
具体地，如图8所示，本实施例中的电容C1没有直接耦合到自偏置NM4的栅极，需要通过PM4才能到达NM4的栅极。因为在加电期间，是通过将NM4的栅极电压上拉为高电平，来开启NMOS管，以启动自偏置电路的。如果在加电期间，有一个突然的供电压降，电容C1的负节点可能会下降至小于NM4的栅极电压，而这将被电容C1耦合到NM4栅极，导致关闭自偏置电路。因此，在这个通路上增加PM4以解决这个问题。增加了PM4之后，如果遇到加电期间供电电压的陡降，PM4将关闭，并具有高阻抗，因为PMOS管PM4比NMOS管NM4具有更高的阈值电压(Vth)。
并且，本实施例中的电容C1是通过内部电源VDD(可能会在某种状态下产生跳变)掉电保护PMOS管PM4(这个PM4可有可无取决于是否有上述掉电的情况)耦合到NM0的栅极上来启动自偏置电路的，所以，并不需要大的RC，能减小面积。
优选地，可以通过自偏置电路中NMOS和PMOS的选取，来获得dVgs(ΔVgs)电压的不同的比率，即，I0＝dVgs/R0。由于dVgs较小，所以，较小的电阻和电容能获得较长的通电复位(即，上电复位)延迟，而且电流被镜像以启动其他电路，例如，自偏置电路或带隙电路。由于较小的固定启动电流(该电流与供电电压VCC无关)，带隙电路在启动期间不会有陡变尖峰(Spike)，引起电路不稳定。由于具有更小的电阻和电容，所以能节省面积，并且，还可以通过电阻和电容的选择来设定通电复位延迟时间，顺利地启动带隙电路，尤其是在低电流下工作的带隙电路。
优选地，如果只是用来给数字电路提供rst信号，可以用I_P对电容充电，并反馈到VFB模块的I_P引脚。而这个延时可以由电流和电容大小以及比较器快慢来控制。
实施例三
图9是根据本发明实施例三的提供受控节点电压的启动电路的示意图，如图9所示，本实施例中的上电复位电路的受控节点电压V_FB(即，VFG)可以来自但不限于以下几种方式：(a)VDD电阻分压，即，感测VDD电平的电阻分压器；(b)电流源充电，可以通过电容充电以获得延迟的电流源；(c)外置其他基准反馈，POR本身无功耗(但其他基准有功耗)，例如，带隙电路的输出。此外，V_FB也可以来自最终稳态电压高于内部V_NG电压值(以完成通电复位)的任何节点。
例如，在受控节点电压的启动电路(即，反馈模块204的输出电压V_FB)为图9中(a)时，如图6所示，还可以通过复位信号POR对该启动电路进行使能。
优选地，本实施例中的上电复位电路可以包括一个使用可调谐基准电压作为阈值的比较器。例如，该可调谐基准电压可以由自偏置电路来提供。
在实施过程中，上述复位电路的复位方法可以分为两个阶段，即，初始状态和状态锁存。如图6所示，第一阶段：在加电期间，在电容C0的作用下，rstb0的初始态电压为“0”(即，低电位或低电平)，此时自偏置电路启动，比较器打开；第二阶段：直到受控节点电压V_FB高于V_NG的电压值时，rstb0将被固定电流(比较器尾电流)上拉为“1”(即，高电位或高电平)，在rstb0被上拉至高电位之后，rst将为低电位，并且rstb0被PMOS管PM0锁存到高电位，自偏置电路截止。需要说明的是，施密特触发器(即，反相器)的输入输出状态具有滞后性。
可见，本实施例中的上电复位电路可以在通电复位完成之后，rst和rstb0将自行关闭自偏置电路，不再消耗电能。并且可以在较低的电源电压下工作，还可以对通电复位的时长进行配置。
需要说明的是，上述实施例中的电路元件标识PM是指PMOS管，NM是指NMOS管。
综上所述，通过本发明实施例中的上电复位电路，不仅可以用来启动自偏置电路，而且还可以通过监控节点(rstb0或rst)电压来产生其他电路(例如，自偏置电路)的POR信号。并且，由于使用了较少的电阻和电容，所以能节省芯片面积，避免了相关技术中使用大电阻和电容而造成通电复位延时较长的问题。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种上电复位电路，其特征在于，包括自偏置模块、反馈模块、比较模块和开关模块，其中，
所述自偏置模块，与所述比较模块相连，用于启动后向所述比较模块的一个输入端提供稳定电压VNG；
所述反馈模块，与所述比较模块相连，用于向所述比较模块的另一输入端提供电压VFB；
所述比较模块，其输出端通过一个反相器与所述自偏置模块的使能端相连，且所述比较模块的输出端经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；
所述开关模块，与所述比较模块的输出端和所述反相器的输出端相连，用于通过开关的导通和关闭，锁存所述反相器的输入输出状态。
2.根据权利要求1所述的复位电路，其特征在于，所述反馈模块包括以下之一：电源电压VCC电阻分压电路、电流源充电电路、带隙电路。
3.根据权利要求2所述的复位电路，其特征在于，所述自偏置模块还用于在所述反馈模块为电流源充电电路的情况下，为所述反馈模块提供启动电流。
4.根据权利要求1所述的复位电路，其特征在于，所述自偏置模块由NMOS管和PMOS管组成，其中，所述NMOS管和所述PMOS管的选取，决定VNG的大小。
5.根据权利要求1所述的复位电路，其特征在于，所述比较模块由比较器组成，所述比较器的阈值为自偏置模块产生的可调谐基准电压。
6.根据权利要求1所述的复位电路，其特征在于，所述开关模块为一个PMOS管，其中，所述PMOS管的源极与电源电压VCC相连，所述PMOS管的漏极与所述比较模块的输出端相连，所述PMOS管的栅极与所述自偏置模块的使能端相连。
7.根据权利要求1所述的复位电路，其特征在于，所述自偏置模块还包括：
保护单元，用于在所述自偏置模块内部供电陡降时，断开自偏置电路与电源电压VCC之间的连接，以保护所述自偏置模块的稳定状态。
8.根据权利要求7所述的复位电路，其特征在于，所述保护单元为一个PMOS管。
9.一种使用权利要求1至8中任一项所述复位电路的复位方法，其特征在于，包括以下步骤：
上电初期，所述开关模块关闭，在C0的作用下，所述比较模块的输出端的初始态电压为低电平，则通过所述反相器的所述自偏置模块的使能端为高电平，所述自偏置模块启动并产生稳定电压VNG，所述比较模块打开；
上电后期，当所述反馈模块输出的VFB大于VNG时，所述比较模块的输出被上拉至高电平，且所述开关模块导通，将该高电平锁存，则通过所述反相器的所述自偏置模块的使能端为低电平，所述自偏置模块截止。
10.一种上电复位电路的复位方法，其特征在于，包括以下步骤：
设置自偏置模块，所述自偏置模块与比较模块相连，用于启动后向所述比较模块的一个输入端提供稳定电压VNG；
设置反馈模块，所述反馈模块与所述比较模块相连，用于向所述比较模块的另一输入端提供电压VFB；
设置所述比较模块，所述比较模块的输出端通过一个反相器与所述自偏置模块的使能端相连，且所述比较模块的输出端经电容C0接地，用于比较VFB与VNG的大小，并在VFB小于VNG的情况下，输出低电平，在VFB大于VNG的情况下，输出高电平；
设置开关模块，所述开关模块与所述比较模块的输出端和所述反相器的输出端相连，用于通过开关的导通和关闭，锁存所述反相器的输入输出状态。
CN201110109551.8A 2011-04-28 2011-04-28 上电复位电路及其复位方法 Active CN102761322B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110109551.8A CN102761322B (zh) 2011-04-28 2011-04-28 上电复位电路及其复位方法
US13/459,117 US8547147B2 (en) 2011-04-28 2012-04-28 Power-on-reset circuit and reset method
KR1020120045473A KR101926000B1 (ko) 2011-04-28 2012-04-30 파워 온 리셋 회로 및 리셋 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110109551.8A CN102761322B (zh) 2011-04-28 2011-04-28 上电复位电路及其复位方法

Publications (2)

Publication Number Publication Date
CN102761322A CN102761322A (zh) 2012-10-31
CN102761322B true CN102761322B (zh) 2016-08-03

Family

ID=47055656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110109551.8A Active CN102761322B (zh) 2011-04-28 2011-04-28 上电复位电路及其复位方法

Country Status (3)

Country Link
US (1) US8547147B2 (zh)
KR (1) KR101926000B1 (zh)
CN (1) CN102761322B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969023B (zh) * 2012-11-14 2015-06-17 福州瑞芯微电子有限公司 一种电子产品中eMMC的上电电路
CN102957407B (zh) * 2012-11-22 2015-09-30 江苏格立特电子有限公司 一种复位时间可调的复位电路
JP6102377B2 (ja) * 2013-03-15 2017-03-29 オムロン株式会社 センサ
US9397654B2 (en) 2014-10-09 2016-07-19 Qualcomm Incorporated Low power externally biased power-on-reset circuit
CN104298640B (zh) * 2014-10-11 2020-02-21 上海斐讯数据通信技术有限公司 在终端通信设备初始化中保持输入输出端状态稳定的电路
JP2016086253A (ja) * 2014-10-24 2016-05-19 ソニー株式会社 パワーオンリセット回路及び高周波通信装置
CN105790742B (zh) * 2014-12-23 2019-04-26 上海贝岭股份有限公司 上电复位电路
CN104868892B (zh) * 2015-05-29 2018-08-07 珠海市杰理科技股份有限公司 集成电路及其复位电路
KR20170006980A (ko) 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
CN105515555B (zh) * 2015-12-10 2018-05-29 上海集成电路研发中心有限公司 采用脉冲触发方式实现主电路上电的启动电路
US9698770B1 (en) * 2016-04-07 2017-07-04 Texas Instruments Incorporated Low power reset circuit
CN106059550A (zh) * 2016-06-03 2016-10-26 乐视控股（北京）有限公司 一种系统复位电路及电子设备
US10312902B2 (en) * 2016-10-28 2019-06-04 Analog Devices Global Low-area, low-power, power-on reset circuit
CN108063610B (zh) * 2016-11-07 2021-06-18 华润微集成电路(无锡)有限公司 上电复位脉冲产生电路
CN107342758B (zh) * 2017-07-20 2020-11-27 苏州精诚智造智能科技有限公司 一种基于rc复位模块的闭环控制复位电路
US10193545B1 (en) * 2017-08-28 2019-01-29 Silicon Laboratories Inc. Power-on reset system for secondary supply domain
CN107733407B (zh) * 2017-11-03 2020-09-01 中国电子科技集团公司第五十四研究所 一种快速充放电且复位时间可控的上电复位电路
CN110827866B (zh) * 2019-11-04 2021-03-12 宁波大学 一种eeprom上电读写保护电路
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
TWI726808B (zh) * 2020-09-04 2021-05-01 新唐科技股份有限公司 欠壓鎖定電路及其操作方法
CN115421549B (zh) * 2021-06-01 2024-07-05 上海艾为电子技术股份有限公司 自偏置带隙基准电路及其控制方法、电源电路及电子设备
CN113783557A (zh) * 2021-09-27 2021-12-10 普冉半导体(上海)股份有限公司 芯片上电复位电路
CN114785331B (zh) * 2022-04-01 2023-09-19 无锡力芯微电子股份有限公司 可调式高精度复位电路
KR20240129565A (ko) 2023-02-20 2024-08-27 주식회사 우즈만 테스트 컴퓨터 랩의 무인화 시스템 및 무인 테스트 컴퓨터 랩의 제어방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111067A (en) * 1991-04-29 1992-05-05 Intel Corporation Power up reset circuit
CN101022272A (zh) * 2006-03-26 2007-08-22 珠海炬力集成电路设计有限公司 上电复位电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472912A (ja) * 1990-07-13 1992-03-06 Nec Ic Microcomput Syst Ltd パワーオンリセット回路
JP2642512B2 (ja) * 1990-11-16 1997-08-20 シャープ株式会社 半導体集積回路
IT1253679B (it) 1991-08-30 1995-08-22 Sgs Thomson Microelectronics Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo.
US6005423A (en) 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
US5534804A (en) 1995-02-13 1996-07-09 Advanced Micro Devices, Inc. CMOS power-on reset circuit using hysteresis
US6335646B1 (en) 1999-04-28 2002-01-01 Oki Electric Industry Co., Ltd. Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage
US6362669B1 (en) 2000-04-10 2002-03-26 Xilinx, Inc. Structure and method for initializing IC devices during unstable power-up
JP3987674B2 (ja) 2000-06-01 2007-10-10 富士通株式会社 半導体集積回路
US6288584B1 (en) 2000-10-05 2001-09-11 Pericom Semiconductor Corp. Zero standby-current power-on reset circuit with Schmidt trigger sensing
US6747492B2 (en) 2002-06-18 2004-06-08 Koninklijke Philips Electronics N.V. Power-on reset circuit with current shut-off and semiconductor device including the same
KR100557539B1 (ko) 2003-05-30 2006-03-03 주식회사 하이닉스반도체 리셋신호 발생회로
US7030668B1 (en) * 2003-06-24 2006-04-18 Xilinx, Inc. Voltage detector
US7190212B2 (en) 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7348814B2 (en) 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
TWI241767B (en) 2004-11-25 2005-10-11 Sunplus Technology Co Ltd Power-low reset circuit
US20060170466A1 (en) * 2005-01-31 2006-08-03 Sangbeom Park Adjustable start-up circuit for switching regulators
US8102168B1 (en) * 2007-10-12 2012-01-24 National Semiconductor Corporation PSRR regulator with UVLO
JP4866929B2 (ja) 2009-03-11 2012-02-01 ザインエレクトロニクス株式会社 パワーオンリセット回路
JP4924701B2 (ja) 2009-11-30 2012-04-25 富士通セミコンダクター株式会社 リセット制御回路及びリセット制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111067A (en) * 1991-04-29 1992-05-05 Intel Corporation Power up reset circuit
CN101022272A (zh) * 2006-03-26 2007-08-22 珠海炬力集成电路设计有限公司 上电复位电路

Also Published As

Publication number Publication date
KR20120122983A (ko) 2012-11-07
US20120274369A1 (en) 2012-11-01
CN102761322A (zh) 2012-10-31
KR101926000B1 (ko) 2018-12-06
US8547147B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
CN102761322B (zh) 上电复位电路及其复位方法
US8803580B2 (en) Power-on-reset (POR) circuit with zero steady-state current consumption and stable pull-up voltage
US9866215B2 (en) High speed low current voltage comparator
CN107272856B (zh) 低功率复位电路
US20220294426A1 (en) Ultra-low energy per cycle oscillator topology
CN101989096B (zh) 用于启动带隙基准电路的启动电路
US6181173B1 (en) Power-on reset circuit
KR101646910B1 (ko) 파워 온 리셋 회로를 포함하는 반도체 소자
US9948179B2 (en) Apparatus for charge recovery during low power mode
CN103684374A (zh) 零或超低dc电流消耗的电源开启和欠压检测器
JP2014206825A (ja) バイアス回路
US8896277B2 (en) Voltage regulator
US8330517B1 (en) Bistable circuit with metastability resistance
US10116299B2 (en) Power-on reset circuit
CN108512537B (zh) 一种上电复位电路和上电复位器
US7944769B1 (en) System for power-on detection
JP2002026260A (ja) 半導体装置
US20170288660A1 (en) Ultra-Low Quiescent Current Multi-Function Switching Circuit and Method for Connecting a Voltage Source to an Output Load with Deep Sleep Capability
CN106374886B (zh) 一种不可重复触发的cmos集成单稳态电路
US8004321B2 (en) Method of implementing power-on-reset in power switches
US7795917B2 (en) High-speed buffer circuit, system and method
JP2011188361A (ja) パワーオンリセット回路
JP3770824B2 (ja) パワーオンリセット回路
JP2006074210A (ja) 半導体集積回路装置のリセット回路
US9236857B2 (en) Voltage detection circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant