CN107272856B - 低功率复位电路 - Google Patents

Abstract

一种低功率复位电路300包括用于接收由电源生成的工作电压并且响应于接收的工作电压生成偏置电压的偏压发生器320。用于生成用于指示工作电压的经整形的信号的整形器330的操作速度和用于将阈值基准电压与经整形的信号进行比较的比较器349的操作速度两者均响应于生成的偏置电压而被控制。比较器340还生成用于指示比较的结果的比较信号。响应于比较信号，复位信号发生器390/392生成用于复位由利用电源生成的工作电压供电的受保护电路系统的复位信号。

Description

低功率复位电路

背景技术

集成电路的许多应用包括这样的电路：其仅在施加到这些设备的电力具有位于最大工作电压和最小工作电压之间的施加电压时才适当地操作。当此类设备被“通电”(例如，通过最初向设备施加工作电力)时，设备通常不会适当地操作，直到所施加的电力的电压达到并维持在适当的电压范围内。同样地，当所施加的电力不足以将工作电压维持在最小工作电压以上时(例如，在“掉电(brownout)”状况下)，即使当所施加的电力再次达到并维持在适当的电压范围，设备通常也可能不会适当地操作，这是由于例如状态信息由于缺乏电力而丢失造成的。电压监控电路通常用于启用(assert)复位信号以帮助最小化设备的不适当操作。然而，由于消耗大量的电力和/或在电路布局中需要大量的面积，此类电路通常不适合于许多应用。

发明内容

以上指出的问题可以在一种低功率复位电路中得到解决，该低功率复位电路包括用于接收由电源生成的工作电压并且响应于接收的工作电压生成偏置电压的偏压发生器。用于生成用于指示工作电压的经整形的信号的整形器的操作速度和用于将阈值基准电压与经整形的信号进行比较的比较器的操作速度两者均响应于生成的偏置电压而被控制。比较器也生成用于指示比较的结果的比较信号。响应于比较信号，复位信号发生器生成用于复位由利用电源生成的工作电压供电的受保护电路系统的复位信号。

在理解本发明内容不用于解释或限制权利要求的范围或含义的情况下提交本发明内容。此外，发明内容并非旨在识别所要求保护的主题的关键特征或必要特征，也并非旨在用于帮助确定所要求保护的主题的范围。

附图说明

图1示出了根据本公开的某些实施例的说明性计算系统100。

图2为示例工作电压波形的图示。

图3为根据本公开的实施例的包括基于AFG的电压基准的低功率复位电路的示意图。

图4为根据本公开的实施例的用于包括基于AFG的电压基准的低功率复位电路的比较器的示意图。

图5为根据本公开的实施例的用于响应于工作电压生成用于复位电路的整形波形的整形器的示意图。

图6为根据本公开的实施例的低功率复位电路中的比较器中的迟滞控制的示意图。

图7为说明根据本公开的实施例的低功率复位信号电路中的整形器和比较器的互操作的示意图。

图8为根据本公开的实施例的低功率复位信号电路中的容性耦合电路的示意图。

具体实施方式

以下讨论针对本发明的各种实施例。虽然这些实施例中的一个或多个为优选的，但是所公开的实施例不应被解释为或以其它方式用作对包括权利要求的本公开的范围的限制。另外，本领域的技术人员将理解的是，以下描述具有广泛的应用，并且对任何实施例的讨论仅仅意指该实施例的示例，并且并非旨在暗示包括权利要求的本公开的范围局限于该实施例。

某些术语贯穿以下描述和权利要求被使用以指代特定的系统部件。本领域的技术人员将清楚的是，各种名称可以被用于指部件或系统。因此，在本文中在名称上不同但并非在功能上不同的部件之间不必进行区分。进一步，系统可以为又一个系统的子系统。在以下讨论中并且在权利要求中，术语“包括”和“包含”以开放的方式使用，并且因此被解释为意指“包括但不限于……”。而且，术语“耦合到”或“与……耦合”(等等)旨在描述间接或直接电连接。因此，如果第一设备耦合到第二设备，则可以通过直接电连接或通过经由其它设备和连接的间接电连接来进行该连接。术语“部分”可以意指整个部分或小于整个部分的部分。术语“输入”可以意指PMOS(正型金属氧化物半导体)或NMOS(负型金属氧化物半导体)晶体管的源极或漏极(或者甚至是控制输入，诸如上下文中指示的栅极)。术语“模式”可以意指用于实现某一目的的特定架构、配置(包括电子配置的配置)、布置、应用等等。术语“处理器”可以意指用于处理的电路、用于执行用于将处理器改造成专用机器的编程指令的状态机器等、用于处理的电路资源以及它们的组合。

图1示出根据本公开的某些实施例的说明性计算系统100。例如，计算系统100是电子系统129或被并入到电子系统129中，诸如计算机、电子控制“箱”或显示器、通信装备(包括发射器)或被布置以生成电信号的任何其它类型的电子系统。

在一些实施例中，计算系统100包括巨型单元或片上系统(SoC)，其包括诸如CPU112(中央处理单元)的控制逻辑、存储装置14(例如，随机存取存储器(RAM))和电源110。CPU112可以是例如CISC型(复杂指令集计算机)CPU、RISC型CPU(精简指令集计算机)、MCU型(微控制器单元)、或数字信号处理器(DSP)。存储装置114(其可以为诸如处理器上的高速缓存、处理器外的高速缓存、RAM、快闪式存储器或磁盘存储装置的存储器) 存储用于一个或多个软件应用130(例如，嵌入式应用)的指令，当该指令被 CPU 112执行时，执行与计算系统100相关联的任何合适的功能。

CPU 112包括存储器和逻辑电路，其存储频繁地从存储装置114中存取的信息。计算系统100通常由用户使用UI(用户界面)116来控制，UI 116在执行软件应用130期间向用户提供输出并且接收来自用户的输入。输出使用显示器118、指示器灯、扬声器、振动等来提供。输入使用音频和/或视频输入(例如，使用语音或图像识别)以及诸如键盘、开关、近程检测器(包括传感器)、回转仪、加速计等电气和/或机械设备来提供。CPU 112耦合到I/O (输入-输出)端口128，该I/O端口128提供可操作以接收来自联网设备131 的输入(和/或向联网设备131提供输出)的接口。联网设备131可以包括能够与计算系统100点对点通信和/或联网通信的任何设备。计算系统100也可以耦合到外围设备和/或计算设备，包括有形的非瞬时性介质(诸如快闪式存储器)和/或有线或无线介质。这些和其它输入和输出设备使用无线或有线连接通过外部设备选择性地耦合到计算系统100。存储装置114可以由例如联网设备131访问。

CPU 1112耦合到I/O(输入-输出)端口128，其提供可操作以接收来自外围设备和/或联网设备 131 的输入(和/或向外围设备和/或联网设备 131 提供输出)的接口，包括有形的(例如“非瞬时性的”)介质(诸如快闪式存储器) 和/或有线或无线介质(诸如联合测试行动组(JTAG)接口)。这些和其它输入和输出设备使用无线或有线连接通过外部设备选择性地耦合到计算系统 100。CPU 112、存储装置114和电源110可以耦合到外部电源(未示出)或耦合到本地电力源(诸如蓄电池、太阳能电池、交流发电机、感应场、燃料电池、荷电电容器等等)。

计算系统100包括用于提供复位保护以帮助确保要保护的电路系统适当操作的低功率复位电路138。如以下所讨论的，低功率复位电路138通常包括常接通(always-on)的大体“零电流”(例如可以从半导体结构维持达长于大约一年至超过10年的周期的极低电流)电流基准源。在实施例中，常接通的大体零电流基准源为模拟浮栅(AFG)元件。AFG元件形成于半导体衬底中 (例如，形成于与由低功率复位电路138为其提供保护的电路系统相同的衬底中)。AFG起极低耗散性电容器的作用，该极低耗散性电容器通常能够维持存储电荷达长于大约10年的周期。

AFG元件耦合到偏压发生器和比较器(如以下所讨论的)。在实施例中，使用亚阈值电路设计偏压发生器和比较器，使得直流电流被避免。与许多常规的解决方案相对比，比较器阈值可选择性地编程(例如，在计算系统100 的制造和/或部署之后)，使得用于保护(例如，任意的)电路的阈值(例如，“跳变点”)可以针对该电路被优化(例如，在设计时或在部署之后)。

到比较器的输入被滤波，使得工作电压的快速瞬变或缓慢瞬变两者(包括轨到轨摆动)确实影响比较器的适当操作。同样地，在设计中提供“联锁”以帮助防止比较器在电源斜变(ramping)(例如，从大约零到稳定工作电压的电压转变)期间做出不正确的比较决策。以下参考(至少)图2讨论通常遇到的工作电压波形。

图2为示例工作电压波形的图示。图示200提供响应于通电和掉电状况的工作电压波形202的说明。在时间210处，向电路供应电力以提供工作电力。响应于所施加的电力，工作电压(VDD)波形202上升(斜升)。用于达到最小工作电压(Vmin)214的上升时间根据变化的系统、电路和应用而变化。波形204说明当上升时间相对快时工作电压波形202的可能轨迹，而波形206说明当上升时间相对慢时工作电压波形202的可能轨迹。最小工作电压通常为这样的电压：即在该电压下电路的操作将有可能不安全地(例如，正确地)操作。

随着工作电压波形202斜升(例如，由于向电路系统施加电力以便生成诸如RST的复位信号)，通电复位(POR)信号222的波形同样地上升直到其在时间220处完全启用。在时间220处，POR信号222被完全启用并且达到与激活状态相关联的电压。POR信号222的启用通常用于防止在如工作电压波形202稳定并且电路系统被上电至初始操作状态这样的时间之前电路系统的操作。例如，在时间230处收敛于稳定电压之前，工作电压波形202可以在Vmin214与Vmax(最大工作电压)212之间振荡(例如，在振荡时间期间，由POR信号222控制的电路系统可能不适当地操作)。在时间230处，禁用(deassert)POR信号222(例如，将逻辑状态从有效改变)并且在POR 信号222控制下的电路系统开始初始操作(例如，使得处理器通过取出指令进行引导)。

理想地，工作电压波形202维持在Vmin 214与Vmax 212之间的电压水平。然而，当移除电力(或以其它方式使电力充分不可用时)，工作电压波形 202降到Vmin 214以下。当工作电压波形202降到Vmin 214以下时，在时间 240处启用掉电复位(BOR)信号224(例如，这在BOR信号224的控制下停止电路系统的操作和/或复位电路系统的逻辑状态)。在工作电压波形202上升到214以上时，确定掉电周期结束并且在时间250处禁用掉电复位信号(例如，使得由BOR信号224控制的电路系统可以重新开始或重新启动操作)。

在至少一些应用中，电路系统在掉电状况下的操作可能致使此类电路系统对于其旨在的目的中的一个或多个是不适合和/或不可靠的。例如，当使用破坏性读取过程访问非易失性存储器(诸如存储于铁电RAM中的固件)的内容时，电源“失灵(glitch)”可能破坏该内容。然而，将跳变点(例如，Vmin 214)设定在较高的设定值处可能导致例如电力存储装置(例如，可用的电池电力)的未使用的容量和/或存储设备(例如，蓄电池)的减少的工作寿命。

使用自生成阈值或动态方案的常规方法通常不能准确和/或快速地响应在全工作电压范围上的工作电力变化并且在电源输出电压斜变的广泛变化的持续时间(其根据应用可以跨越从数百纳秒至数秒之间变化的量级)内做出响应。通常，使用“下拉”电流的常规跳变点的准确性可以(例如，大体上) 根据工艺、温度和工作电压的变化而变化(例如，对于3伏特系统具有可以在0.9伏特和1.9伏特之间如此变化的跳变点)。进一步，工作电压的过度的转换速率通常降低用于确定跳变点测量值的电路系统的跳变点准确性(其通常依赖于工作电压功率)。

在其中在设计时间通常不知道电源的斜变时间(例如，上电延迟)的许多应用中(例如，其中斜变时间可以以范围从数纳秒到数天的单位测量)，似乎常规的解决方案不包括可靠的有源元件零电流型延迟元件。进一步，零电流型无源RC(电阻器-电容器)滤波器通常将掩蔽在掉电事件期间发生的应当以其它方式要求复位的VDD供应失灵。在其中比较器偏置花费较长的时间稳定的相对低的斜变时间下，比较器可能“失灵”(例如，产生无效输出)，并且也产生缺乏建立的尾电流的不正确的估计。

在常规方法中使用的带隙电压基准发生器、可能的分压器和基于CMOS 阈值的电压通常具有明显的缺点。带隙电压基准发生器通常消耗大量的电力并且具有长的启动时间(并且在该时间期间，在到带隙自身的供应可能是不可靠的时候不可以加载电阻器修整值)。可能的分压器(例如，电阻器网络) 和比较器通常消耗大量的电流并且取决于通常不稳定的电压基准。基于MOS 晶体管阈值电压生成基准电压的方法通常根据工艺、温度和工作电压(PTV) 状况的变化而显著变化。

图3为根据本公开的实施例的包括基于AFG的电压基准的低功率复位电路的示意图。低功率复位电路300包括启动电路310、偏压发生器320、(例如，波形)整形器330、比较器340、电源接口350、模拟浮栅(AFG)编程控制器360、AFG电容器370、单一增益(UG)放大器388、脉冲扩展器390 和缓存器392。功率复位电路300的部件(包括其部分)可以在与由缓存的复位信号(RST)控制的电路系统相同或不同的衬底上。

在操作中，启动电路310控制偏压发生器320的状态，使得(例如，最初)在向低功率复位电路300施加电力时，偏压发生器320开始生成用于向比较器340供电的偏置电压。如以上所讨论的，比较器340被防止触发(例如，改变“锁定”状态)直到由偏压发生器320生成的偏置电压达到适合于偏置(例如，供电)比较器340的尾电流的适当的输出电压这样的时间。在由偏压发生器320生成的偏置电压达到适合于偏置比较器340的电压之后，偏压发生器320向启动 电路310发送信号以复位(例如，其使启动电路310 中的状态电路系统准备以便在随后的上电期间控制偏压发生器320的启动)。

整形器330可操作以整形工作电压(VDD)的波形例如以移除相对小的瞬变(例如，诸如由电噪声所造成的)并且控制经整形的波形的转换速率(slew rate)。整形器330可操作以控制经整形的波形的转换速率，使得比较器340 可操作以将经整形的波形的电压与由长期存储设备生成的基准电压进行比较。长期存储设备是诸如AFG电容器370的设备，其能够存储电压达至少一年并且通常超过10年的持续时间。以下关于图4讨论比较器340并且以下关于图5讨论整形器330。

使用AFG电容器370存储的电压为模拟值(例如，不是二进制值)，使得在最大工作电压与最小工作电压之间的电压范围内的任何电压可以被选择性地编程和存储。AFG电容器370可操作以经由AFG编程控制器 360被编程。

电源接口350可选地包括用于输入端子(例如，引脚或焊盘)的焊盘(例如，包括用于静电放电保护的电路)，该输入端子可操作以接收工作电力、用于编程非易失性存储器(诸如AFG电容器370)的相对高的电压和用于编程和/或读取非易失性存储器的内容的控制信号。控制信号可选地从用于编程和检索非易失性存储器的内容的处理器(例如，执行指令以将CPU 112转变成专用机器)中接收。

AFG编程控制器(AFG PROG CONTR)360可操作以从电源接口350 接收控制信号和编程电压。AFG编程控制器360(例如，本身)可选地包括非易失性存储器，使得AFG编程控制器360可操作以鉴于复位、停电和/或掉电状况成功地实现编程和检索AFG电容器370的内容。

AFG电容器370为量子隧穿电荷存储设备并且包括多晶硅(聚乙烯)浮栅372，其形成于氧化物层(未示出)之上，氧化物层进而形成于衬底380之上。多晶硅(聚乙烯)浮栅372、第一氧化物层(未示出)和衬底380形成诸如信号电容器374的结构。信号电容器374可操作作为非易失性存储器，其中在存在(例如，通过AFG可编程控制器360)施加至氧化物层的强隧穿场时正隧穿端子382和负隧穿端子384可操作以将电荷注入到信号电容器374 中。强隧穿场通过向控制栅极(未示出)施加相对高的电压来生成，该控制栅极形成于第二氧化物层(未示出)之上，该第二氧化物层进而形成于多晶硅浮栅372之上。

感测晶体管376在被激活时可操作以在感测晶体管376的漏极处形成电压，其中形成的电压具有根据存储于信号电容器374中的电荷形成的模拟量级。感测晶体管376的漏极耦合到单一增益放大器388缓存器和比较器340 的输入。感测晶体管376的漏极所耦合到的外部输入为高阻抗输入。高阻抗输入通常耦合(例如，连接)到CMOS晶体管的栅极，使得感测晶体管376 的漏极电流(例如，总的直流)大体为零(例如，不具有到地的DC路径)。感测晶体管376可以被形成为可操作以控制比较器340的差分放大器的一个臂(或“侧”)的输入晶体管406(以下参考图4讨论)和/或被形成为单一增益放大器388的输入晶体管(未示出)，其中晶体管每个分别控制差分放大器的一个臂(或“侧”)。例如，多晶硅浮栅372(例如，形成信号电容器374的一个板)可以经由多晶硅(其具有与制成多晶硅浮栅372的材料相同类型的材料)的传导性结构耦合到输入晶体管的栅极。

单一增益(UG)放大器388是可操作以(例如，在不耗用来自感测晶体管376的电流的情况下)感测在感测晶体管376的漏极处形成的电压并且主动放大感测的电压以生成AFG感测信号(和/或用于生成电流基准)作为用于受保护电路系统的相对稳定的基准信号IREF的缓存器。因此，在从信号电容器374汲取大体上零电流时，存储在信号电容器374上的电荷可以被远程地 (例如，通过相对遥远的无论是否在公用衬底上的电路系统)感测和/或采样。

比较器340可操作以将经整形的工作电压与在感测晶体管376的漏极处形成的(例如，阈值或跳变点)电压进行比较。因此，通过以用于在感测晶体管376 的漏极处形成模拟电压阈值的模拟电荷水平编程信号电容器372来无损地存储用于指定“最小”工作电压的模拟电压阈值。当经整形的工作电压下降到模拟电压阈值以下时，比较器340可操作以触发，使得生成用于保护操作电路系统(包括被上电的部分操作电路系统)免受潜在的有害操作的复位信号。

脉冲扩展器390被布置以接收比较器340的输出的有源转变(active transition)并且生成输出脉冲(例如，脉冲复位信号)。输出脉冲被扩展使得避免虚假转变和/或为受保护的电路系统提供足够的时间以适当地响应适当的工作电压的恢复。缓存器392可操作以缓存脉冲复位信号，使得远程电路系统(其可以包括许多输入和/或长的净长度)可以适当地接收脉冲复位信号。

图4为根据本公开的实施例的用于包括基于AFG电压基准的低功率复位电路的比较器的示意图。比较器400包括晶体管402、晶体管404、晶体管406、晶体管412、晶体管414、晶体管416、晶体管422、晶体管424、晶体管426、晶体管428、晶体管452和晶体管454。比较器400的“头部”包括迟滞电路 420(其在下文参考图6描述)，该迟滞电路420通常可操作以帮助促使LEFT 反馈信号至低于RIGHT反馈信号的电势的电势。

到比较器400的输入分别耦合到晶体管406和晶体管416的栅极。晶体管406和晶体管416是具有模拟浮栅(AFG)的NMOS晶体管，其帮助确保大体零电流。整形器430(其为诸如整形器330的整形器)的输出是用于提供工作电压(例如，VDD)的电流(例如，现有)水平的经整形的指示的整形波形，并且其耦合到晶体管406的栅极。电压源VTRIP(其为基准电压，诸如响应于由长期存储AFG电容器370设备生成的电压在晶体管376的漏极处启用的电压)的输出用于提供要被用作跳变点(例如，触发器阈值)的可编程存储电压水平，并且其耦合到晶体管406的栅极。

AFG晶体管406和416具有耦合到公共(例如，尾电流)电流源的源极，其在亚阈值模式下操作(例如，使得处于亚阈值模式下的晶体管在弱反转区操作)，并且其控制(例如，限制)尾电流IBIAS。在实施例中，比较器400 在亚阈值模式下的操作通常导致比较器400汲取大约1至10毫微安的尾电流 (例如，其大体上小于可能以其它方式通过晶体管406和晶体管416携带的电流)。

为了帮助建立比较器400反馈电路系统(包括迟滞电路420)的稳定逻辑状态，Iboot电流源440被布置以通过在比较器的上电期间用Iboot电流补充来自电流源442的IBIAS电流提升尾电流。Iboot电流源440例如响应于由 VDD的电压水平的正转换速率的整形器300(或以下讨论的整形器500)检测到的上电事件而被激活。

移位器电路450(其包括晶体管452和晶体管454)为电平移位器，其可操作以响应于由RIGHT反馈信号和LEFT反馈信号的各自的电势维持的逻辑状态来驱动反相输出或非反相输出的逻辑输出。因此，在一种状态下，逻辑“一”(高)输出具有为VDD的电压并且逻辑“零”低于VDD与晶体管402 和晶体管404的电压阈值之差，并且在第二状态下，逻辑“一”(高)输出具有为VDD的电压，并且逻辑“零”低于VDD与晶体管412和晶体管414的电压阈值之差。PMOS设备402和PMOS设备404被形成为一个PMOS配置的二极管负载而PMOS设备412和PMOS设备414被形成为另一个PMOS配置的二极管负载。PMOS配置的二极管可操作连同交叉耦合的晶体管424和晶体管428作为电压钳位。因此，在节点LEFT和RIGHT处的电压水平通常被限制到VDD与VDD-VT之间的电压。

为了提供从VSS到VDD的全轨“摆动”，移位器电路可操作以使较小的摆动(其接近大约VDD-VT的水平)变换(例如，电平移位)为全摆动(其接近大约VDD的水平)。当比较器400的左侧为“高”时，节点LEFT摆动到VDD并且节点RIGHT摆动到VDD-VT，而当比较器400的左侧为“低”时，节点LEFT摆动到VDD-VT并且节点RIGHT摆动到VDD。晶体管402、晶体管404和晶体管452将OUTPUT-(例如，负输出信号)变换为VDD或 0v(例如，VSS)，而晶体管412、晶体管414和晶体管454将OUTPUT+(例如，正输出信号)变换为0v或VDD。因此，移位器电路450可操作以根据轨到轨(VSS对VDD)电平移位来输出信号。

在比较器400的(例如，初始)上电之后(并且在掉电事件之前)，LEFT 反馈信号处于比RIGHT反馈信号更低的电势。因为(例如，如由在晶体管406 的栅极处启用的电压所指示的)工作电压大于(例如，如从AFG电容器370 中生成的)跳变点基准电压，所以LEFT反馈信号处于比RIGHT反馈信号更低的电势。当工作电压降到跳变点(例如，阈值)电压以下时，RIGHT反馈信号被驱动至比LEFT反馈信号更高的电势(例如，因此触发掉电复位信号)。

如以下参考图6所描述的，在掉电恢复事件期间关于在RIGHT反馈信号与LEFT反馈信号之间施加(例如，电流饥饿(current-starved))迟滞。所施加的迟滞帮助避免在可能的电源(例如，再次)故障事件中过早释放(例如，掉电)复位信号，并且帮助忽略引起比较器输出触发高和低(例如，在高与低之间反复失灵)的诸如来自电源的噪声电压的微小扰动。因此，所施加的迟滞可操作以在输入电压改变足够的量(例如，所施加的迟滞的量)并且比较器已经达到稳定状态时触发。

图5为根据本公开的实施例的用于响应于工作电压生成用于复位电路的整形波形的整形器的示意图。整形器500是诸如整形器300的整形器。整形器500包括大体零电流工作电压检测器510(例如，用于在上电期间生成工作电压VDD的指示)和大体零电流反相器520(例如，用于缓存工作电压指示器的输出)。整形器500可操作以生成用于指示耦合到节点VDD的电压(例如，其瞬时模拟测量值)的整形波形。

检测器510包括电源(例如，正)VDD输入和(例如，负)VSS输入(例如，使得电流通过VDD输入节点流进并且至少部分通过VSS节点流出)。VDD 输入被耦合到检测器510的第一PMOS晶体管和第二PMOS晶体管的源极、电容器C1的正端子和反相器520的偏置电流源“Istrave”。偏置电流源Istrave 在亚阈值模式下操作(例如，使得处于亚阈值模式的晶体管在弱反转区操作)，其控制流过晶体管526的电流(例如，限制流过晶体管526的电流和/或使流过晶体管526的电流缺乏)。

第一PMOS晶体管512包括耦合到栅极、第二PMOS晶体管514的漏极、 NMOS晶体管516的栅极的漏极，并且用于响应于所施加的VDD生成第一控制电流。第二PMOS晶体管514可操作以响应于在电容器C1的负端子处形成的电压生成第二控制电流。第一电流和第二电流不具有到地的直流电路径并且可操作以控制NMOS晶体管516的沟道。NMOS晶体管516包括耦合到第二PMOS晶体管514的栅极的漏极和被电流源Istarve1偏置的源极。

反相器520包括PMOS晶体管526和NMOS晶体管528。PMOS晶体管 526的源极被耦合以接收饥饿偏置电流(Istarve)并且NMOS晶体管528的源极被耦合以接收饥饿偏置电流(Istarve2)。PMOS晶体管526和NMOS晶体管528的栅极两者均耦合到电容器C1的负端子。因此，(除了切换时间以外) 在某一时间PMOS晶体管526和NMOS晶体管528中的仅一个通常是有效的，并且反相器520的逻辑输出与耦合到PMOS晶体管526和NMOS晶体管528 的栅极的逻辑输入的状态相反。

整形器500的饥饿电流源帮助确保整形器500的晶体管在亚阈值模式下操作。在亚阈值模式下操作帮助确保在正常操作下消耗(例如，大体上)零静态功率。进一步，由整形器500的饥饿电流源提供的偏置的量类似于由比较器400的饥饿电流源提供的偏置的量。由此类饥饿电流源提供的偏置的量的相似性帮助确保在上电时间期间比较器400与整形器500之间的类似的操作。例如，类似的操作包括诸如生成工作电压的转换速率依赖延迟指示的操作，以向比较器400尾电流提供足够的时间，从而也针对准确的比较器操作而斜变。

在操作中，向电路(例如，在上电时间和电力掉电期间要复位保护的电路)施加电力引起电压VDD从大约零伏上升到正常工作电压。最初，检测器 510和反相器520中所有的电路节点通常都被放电至VSS。当施加电力时，施加至电容器C1的正端子的VDD的(例如，正)转换速率最初将电容器C1 的负端子感应至负逻辑状态。正逻辑状态防止第二PMOS晶体管514传导并且将反相器520的输出的逻辑状态强制为负逻辑状态。

随着整形器500的输入(VDD)向上斜变，电容器C1朝向VDD驱动(例如，AC-耦合)电容器C1的负端子，这最初切断PMOS 514并且接通NMOS 528。当接通NMOS 528时，作为响应将输出(经整形的VDD)驱动至VSS。因此，经整形的VDD(其现在被驱动至低电平)耦合到比较器以指示电源输入电压为低。随着输入VDD进一步上升，PMOS设备512和Istarve1电流源两者皆接通。因此，NMOS516的栅极开始追踪标称VDD水平(例如，其是 VDD减去由于二极管配置的PMOS结构512产生的VT的量)。当VDD达到 VDD-VT时，NMOS 516的栅极电压足以接通NMOS516。当NMOS 516接通时，电容器C1的负节点朝向VSS下拉。响应于电容器C1的负节点被下拉， PMOS 514接通，这将NMOS 516的栅极完全拉高(例如，从VDD-VT到VDD)。当NMOS 516的完全为高时，NMOS 528的栅极为VSS，这使NMOS 528断开同时使PMOS 526接通，这开始上拉经整形的VDD输出(其耦合到电容器 C2的正端子)的电压。因此，相对平缓(例如，缓慢)斜变的延迟输入被生成并且被耦合到比较器340的第一(例如，顶部)输入的NMOS 406的栅极。

随着电压VDD接近正常工作电压，VDD的转换速率显著降低。当VDD 的转换速率显著降低并且指示正逻辑状态的电压经由NMOS晶体管516被显著下拉时，电容器C1的负端子的逻辑状态被改变为负逻辑状态。目前的负逻辑状态将反相器520的输出的逻辑状态强制为正逻辑状态(例如，其给电容器C2充电)并且切断第二PMOS晶体管514。因此，当VDD的转换速率为正时，反相器520的输出可操作以提供工作电压的延迟指示。

例如，整形器500可操作以在VDD的(例如，初始)斜变期间提供工作电压的延迟指示，使得比较器340和/或比较器400不响应于工作电压的相对高的转换速率的斜变而输出虚假转变。当到比较器的电力施加(例如，在上电期间)以相对快的转换速率被直接施加至比较器时，比较器将(例如，以其它方式)生成虚假输出。该虚假输出可能由比较器响应于(例如，逻辑上) 不安全的操作状况而生成，其中在给比较器上电时施加至反相输入的较快上升的工作电压超过施加至非反相输入的较慢上升的跳变点阈值电压。因此，在工作电压VDD的上电斜变期间，通过整形器500延迟到比较器400的工作电压的经整形的指示。

在工作电压VDD的上电斜变期间(例如，当VDD的转换速率为正时) (例如，由于电容器C1和电容器C2的充电产生的)缓慢的充电电流522被生成。然而，VDD在掉电的初始部分期间表现出负转换速率。如以上所讨论的，掉电状况可能由瞬变引起，该瞬变具有大体上少于上电斜变时间的很多 (如果不是大部分的话)持续时间的持续时间。(因此，依赖于工作电压的低通滤波来确定复位释放时间的常规复位电路可能滤除可能造成以其它方式旨在由复位电路系统保护的电路系统的不适当操作的瞬变。)

在掉电的初始部分(例如，在其中VDD波形具有负转换速率的VDD的瞬变的初始部分)期间生成用于524的快速放电(例如，归因于由PMOS晶体管526的体二极管提供的放电路径)。因此，在施加至反相器520的工作电压在掉电的初始部分中开始下降时，电容器C2快速放电。电容器C2的快速放电帮助确保例如反相器520的逻辑输出快速地启用(例如，低位有效)复位信号，该复位信号既适合于在变化长度的电源斜变期间使电路系统保持在复位状态又适合于在快速瞬变掉电事件中的保护电路系统。

图6为根据本公开的实施例的低功率复位电路中的比较器中的迟滞控制的示意图。迟滞比较器600为包括晶体管610、晶体管620、晶体管670和晶体管680、迟滞控制器602和饥饿尾电流源690的差分放大器。迟滞控制器 602包括晶体管630、晶体管640、晶体管650和晶体管660。饥饿尾电流源 690是诸如电流源440和电流源442(以及以下讨论的尾电流升压器740)的电流源。

在操作中，使用偏置电压Vgp(PMOS晶体管的跨导电压)来偏置PMOS 晶体管630和PMOS晶体管650，这接通晶体管(例如，在亚阈值模式下)。 PMOS晶体管630和PMOS晶体管630的漏极分别耦合到交叉耦合的迟滞 PMOS晶体管640和迟滞PMOS晶体管660。当最初向迟滞比较器600施加电力(并且经整形的VDD信号超过VTRIP信号的水平)时，迟滞控制器602 可操作以将节点RIGHT强制为高状态并且将节点LEFT强制为低状态。因此，在(例如，正常)上电之后，迟滞比较器600最初将RIGHT节点的状态保持为高并且将LEFT节点的状态保持为低。

在电源(例如，给迟滞比较器600供电的电源)崩溃事件中，LEFT节点和RIGHT节点两者的电压都下降，并且左侧比较器输入(经整形的VDD，其耦合到PMOS晶体管660的栅极)也下降。然而，当所施加的工作电力下降时，迟滞意在防止RIGHT节点被右侧比较器输入(例如，容易地)下拉到低状态。因此，在没有饥饿尾电流源690(以下所述)的情况下，可能不能以其它方式检测到掉电状况。

为了帮助避免掉电(例如，相对急剧的VDD下降和上升，其至少危害电气电路的安全操作)的潜在不利影响，迟滞比较器600可操作以检测掉电状况。饥饿尾电流源690可操作以“阻断”(例如，中断)由NMOS晶体管670 或NMOS晶体管680耗用的电流。通过实施电流中断迟滞来阻断迟滞强度，使得比较器输入可以压倒(overpower)反馈迟滞的强度并且切换LEFT节点和RIGHT节点的状态。

例如，在正常操作状况期间由PMOS晶体管660产生电流604。通过接通NMOS晶体管670使晶体管660的栅极保持为低。随着左侧输入(经整形的VDD)电压从高电压(例如，3.7伏)下降到低于(例如，处于恒定的1.5 伏)的右侧输入(AFG)的水平，从晶体管670耗用的电流随着晶体管接切断减少。响应于来自晶体管670的减少的电流，饥饿尾电流源690愈加能够吸收通过晶体管680的电流604中的更多电流(例如，如电流606)。因此，随着VDD下降，从晶体管680吸收较大量的电流帮助确保转变迟滞比较器 600的状态，使得可以检测到掉电状况(例如，当以其它方式保持LEFT节点低于RIGHT节点时将不检测到掉电)。

图7为说明根据本公开的实施例的低功率复位信号电路中的整形器和比较器的互操作的示意图。复位信号电路700包括(例如)整形器330和比较器(例如，用于将经整形的VDD与大体“零电流”电压基准进行比较以检测工作电压的欠压状况)。整形器330类似于整形器500并且可操作以生成用于指示工作电压的现有水平的变化的经整形的波形。比较器400可操作以生成信号(例如，“VDD不安全)750，以指示应施加和维持复位信号使得由复位信号保护的电路系统大体被保护免于在不安全工作电压(例如，其可由掉电或电源崩溃造成)下操作。复位信号电路700包括用于在影响整形器300和比较器400的各种工作电压状况下提供安全操作的至少两个联锁特征部。

例如，第一联锁电路在其中到比较器400的输入(例如，经整形的VDD) 被直接施加至比较器400的差分级(例如，左侧)的NMOS晶体管406的栅极的情形中提供安全操作。当到比较器的输入上升非常快(例如，在电源斜变期间比较器400可以完全接通之前)时，输入可能已经超过要进行比较的 AFG电压(VTRIP)，其耦合到比较器400的差分级(例如，右侧)的NMOS 晶体管416的栅极。在比较器完全接通(并且缺乏第一联锁电路)的此类情形下，比较器通常将以其它方式提供输入“已经”大于阈值VTRIP的指示。因此，比较器通常将遗漏指示这样的事实，即在电源斜变的初始部分期间，在电源的初始持续时间斜变的输入事实上低于VTRIP。

因此，整形器330(连同延迟单元710)包括用于“整形”VDD的波形由此使得比较器400可操作以检测在比较器400被完全上电之前发生的VDD 的自下而上VTRIP转变的第一联锁电路和方法。进一步，联锁电路向比较器 400发送信号，使得比较器400最初可以指示输入电压低于VTRIP电压(在转变之前)，并且随后指示输入高于VTRIP电压(在转变之后)。因此，比较器400可操作以在比较器400的输出处生成用于指示在比较器400由斜变的电源完全上电之前发生的VDD的自下而上VTRIP转变的从低到高转变。

比较器接通(例如，达到比较器做出有效比较时的工作电压)的速度(例如，时间长度)是偏压发生器320的偏置电流(例如，Ibias)接通时间的函数。根据集成电路的工艺强度、电压和温度，偏压发生器320的偏置电流接通时间变化，使得生成的信号Ibias(例如，以上参考图4讨论的)的接通时间也可以相对快速或缓慢地接通。比较器的相对快速的接通时间通常将防止在比较器400被完全上电之前发生VDD的自下而上VTRIP转变。然而，Ibias 的相对缓慢的接通时间(例如，由缓慢的电源斜变造成的)可能引起比较器的缓慢的接通时间(如果没有第一联锁电路)，这将以其它方式遗漏在比较器被完全上电之前发生的VDD从低于VTRIP电压到高于VTRIP电压的转变的检测或指示。

为了避免遗漏在比较器被完全上电之前发生的从低于VTRIP电压到高于 VTRIP电压的转变的检测，当偏压发生器320缓慢生成输出整形电压时通过整形器330(和/或延迟单元710)来延迟馈给比较器栅极406的输入。整形器 330可操作以接收来自偏压发生器的偏置电压、响应于偏置电压输出生成用于指示工作电压的经整形的信号以及输出经整形的信号以便耦合到晶体管406 的比较器栅极。例如，整形器在检测器510的端子VDD处接收工作电压(参见图5)并且延迟耦合的工作电压通过检测器510、电容器C1、反相器520 和电容器C2的传播。然后反相器520的输出(“经整形的VDD”)耦合到比较器栅极406的输入。当“经整形的VDD”信号为低时，信号“经整形的VDD”指示VDD的“不安全的”低水平，并且当“经整形的VDD”信号为高时，指示VDD的安全的(例如，足够高的)水平。

因此，第一联锁可操作使得偏压发生器320和比较器400的接通时间都与整形器330改变经整形的信号的电压的速度有关，使得联锁部件(例如， 320、400和330)中的每个都共同减慢或加速。

第二联锁例如可操作以便如果偏压发生器330大体缓慢斜变则提供安全的(例如，逻辑上一致的)操作，其向比较器400尾电流供应电流。比较器 400尾电流“Ibias”来源于偏压发生器模块320(例如，而不是直接来源于系统VDD)。当系统电源(例如，供应系统VDD)相对缓慢地斜升时，偏压发生器330也相对缓慢地斜升，这危害比较器400的安全操作。

因此，第二联锁电路和方法包括尾电流升压器使得比较器具有额外的(例如，除尾电流Ibias之外的)电流“Iboost”，使得比较器可以更快速地启动。尾电流升压器740可操作以在启动时暂时地施加电流Iboost，直到比较器400 被充分上电。在实施例中，尾电流升压器740响应于从偏压发生器330接收的偏置电压的上升使得最初向比较器400施加电力时尾电流升压器740可操作以提升尾电流。响应于比较器被上电(例如，使得比较器400达到稳定状态)，尾电流升压器740可操作以切断(和/或阻塞)电流Iboost(例如，以减少功率消耗)。

当Iboost和Ibias两者皆接通时，比较器的功率消耗增加，这可以更快地耗尽所存储的系统电力。为了增强电力保存，第二联锁帮助确保在偏压发生器320上电时，Ibias电流源422完全接通。用于接合Ibias电流源的信号(例如，通过尾电流升压器740)被转发给Iboost 440，使得一旦尾电流Ibias完全由Ibias电流源442供给时，Iboost电流被解除。因此，偏压发生器320和比较器400的操作都与整形器330速度有关，由此使得联锁部件(例如，320、 400和330)中的每个都相互依赖地操作，以确保比较器40的安全操作并且保存系统电力。

图8为根据本公开的实施例的低功率复位信号电路中容性耦合电路的示意图。容性耦合电路800包括差分放大器输入AFG NMOS晶体管416(耦合到比较器400的RIGHT节点)和差分放大器输入AFG NMOS晶体管406(耦合到比较器400的LEFT节点)。屏蔽电路也包括AFG NMOS耦合电容器816。耦合电容器816是其中源极和漏极耦合在一起(并且还耦合到比较器400的 RIGHT节点)的AFG晶体管，使得在其中晶体管的端子形成电容器的端子并且栅极氧化物形成电介质的情况下形成电容器。因此，耦合电容器816的栅极部分耦合(例如，连接)到经整形的VDD信号，使得经整形的VDD信号经由用栅极氧化物形成的电介质(例如，寄生地)容性耦合到RIGHT节点。

晶体管406和晶体管416形成比较器400的差分输入臂(例如，头部的左电流路径和右电流路径)。经整形的VDD输入信号耦合到晶体管406的栅极而VTRIP输入信号耦合到晶体管416的栅极。如上所述，根据在晶体管406 和晶体管416的栅极处的哪个输入电压较高，比较器400将“跳变”(例如，转变状态)到相应的逻辑状态。

当耦合到晶体管406和晶体管416的栅极的两个输入转变时，比较器(诸如图4所说明的比较器400)的拓扑结构通常安全地工作(例如，使得寄生元件的存在不影响正常操作)。然而，在图4的实施例中，416的栅极上的VTRIP 水平在操作期间通常为静态和/或恒定电压。相反，406的栅极上的输入电压大体上响应于例如被提供作为由电源提供的信号(例如，本身)和/或电力轨 (例如VDD)的工作电压的任何变化而移动(例如，如上升和下降)。信号经整形的VDD的移动引起经整形的VDD信号的显著部分寄生地容性耦合到比较器的LEFT节点。当在(例如，低电流)亚阈值模式下操作时和/或在最初施加(例如，和/或几乎移除)电力时，由于寄生耦合造成的潜在不利影响 (诸如，比较器以理论上不正确的值切换状态)实质上较大。

耦合电容器816可操作以大幅减少寄生容性耦合的不利影响，这可以大幅降低电容器400测量的准确性。屏蔽电容器可操作以通过将从经整形的 VDD信号发射的噪声容性耦合到比较器400的RIGHT臂来寄生地接收如此发射的“噪声”。在比较器的RIGHT臂上的类似的容性耦合模拟到LEFT臂的容性耦合，使得公共节点(例如，噪声)抑制增强比较器400的组合输入的信噪比。

上述各种实施例仅以说明的方式提供并且不应被解释为限制所附的权利要求。本领域的技术人员将容易地认识到，可以在不遵循本文所说明和描述的示例实施例和应用的情况下做出各种修改和改变，并且不背离所附权利要求的真实精神和范围。

Claims (5)

1.一种电路，所述电路包括：

偏压发生器，其用于接收由电源生成的工作电压并且响应于接收的工作电压生成偏置电压；

整形器，其用于响应于生成的偏置电压生成用于指示所述工作电压的经整形的信号；

比较器，其用于将阈值基准电压与所述经整形的信号进行比较并且用于响应于所述生成的偏置电压生成用于指示所述比较的结果的比较信号；以及

复位信号发生器，其用于响应于所述比较信号生成用于复位由利用所述电源生成的所述工作电压供电的受保护电路系统的复位信号；

其中所述比较器能够操作以响应于所述接收的工作电压的转换速率的指示而延迟阈值基准电压与所述经整形的信号的所述比较；

其中响应于所述工作电压的变化，所述偏压发生器和所述比较器的操作速度共同减慢或加速；

其中所述比较器包括迟滞电路，所述迟滞电路用于将由所述阈值基准 电压控制的第一比较器节点强制为高状态并且将由所述经整形的信号控制的第二比较器节点强制为低状态，所述第一比较器节点和所述第二比较器节点在所述电源的斜变期间受所述迟滞电路强制。

2.根据权利要求1所述的电路，其中所述比较器包括用于控制从所述第一比较器节点和所述第二比较器节点接收的电流的响应于IBIAS的饥饿尾电流源。

3.根据权利要求1所述的电路，其中所述比较器包括尾电流升压器电路，所述尾电流升压器电路能够操作以在电源斜变期间当最初将电力应用到所述比较器时提升来自所述第一比较器节点和所述第二比较器节点的所述尾电流。

4.一种系统，所述系统包括：

零电流电压源，其用于生成阈值基准电压；

偏压发生器，其用于接收由电源生成的工作电压并且响应于接收的工作电压生成偏置电压；

整形器，其用于响应于生成的偏置电压生成经整形的信号；

比较器，其用于将所述阈值基准电压与所述经整形的信号进行比较并且用于提供所述比较的指示；以及

复位信号发生器，其用于响应于所述比较的所述指示生成用于复位由利用所述电源生成的所述工作电压供电的电路系统的复位信号；

其中所述零电流电压源为量子遂穿电荷存储设备；

其中由所述量子遂穿电荷存储设备存储的电荷的量能够被选择性地编程为不同的可选择值中的一个，使得所述阈值基准电压被可编程地设定为对应于由所述量子遂穿电荷存储设备存储的选定量的所述电荷的水平。

5.根据权利要求4所述的系统，其中在部署所述电路之后存储由所述量子遂穿电荷存储设备存储的所述选定量的所述电荷。

Images