JP4786369B2 - 電源検出回路 - Google Patents
電源検出回路 Download PDFInfo
- Publication number
- JP4786369B2 JP4786369B2 JP2006047548A JP2006047548A JP4786369B2 JP 4786369 B2 JP4786369 B2 JP 4786369B2 JP 2006047548 A JP2006047548 A JP 2006047548A JP 2006047548 A JP2006047548 A JP 2006047548A JP 4786369 B2 JP4786369 B2 JP 4786369B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- detection
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Description
電源のPowerONレベルを検知するPowerON検出回路1、PowerON検知後、その状態を維持するPowerONラッチ回路2、電源が立ち上がった後に電源の低下等により電源のPowerDOWNレベルを検知するPowerDOWN検出回路3、これらの信号を受けて電源検知信号を発生させる電源検知信号発生回路4、電源投入時に当システムを初期化するスタータ回路でシステムが構成される。
さらにPowerON検出回路1が動作していない場合にも電流パスが生じていたので、消費電力に無駄があった。
また、より安定したPowerDOWNの検出レベルを実現しようとすると、特許文献1に開示されているPowerDOWN検出回路をPowerON検出回路と同じ形式の回路を組み込むことになり、動作していない場合にも電流パスが生じていたので、消費電力に無駄があった。特許文献1に開示されているPowerDOWN検出回路は、PowerON検出回路の出力をトリガーとする従属的な動作をしており、ヒステリシス幅が変動することがあった。
電源のPowerONレベルを検知するPowerON検出回路11、PowerON検知後、その状態を維持するPowerONラッチ回路12、電源が立ち上がった後に電源の低下等により電源のPowerDOWNレベルを検知するPowerDOWN検出回路13、これらの信号を受けて電源検知信号を発生させる電源検知信号発生回路14、電源投入時に当システムを初期化するスタータ回路15でシステムが構成される。
nrsetx信号がロウの時、pondetz信号はロウである。電源電圧が上昇して、nrsetx信号が上昇してもpondetz信号はロウのままである。ここで電源がPowerON検知レベル(第二の電位)に達すると、PowerON検知信号(pondetz)がハイとなりその信号を受けて元々閉じていたスイッチ35、36が開く。これにより電流パスが遮断されて電力の消費が抑えられる。
これに対し、本発明の方式では、PowerDOWN検出回路は電源電圧が第2の電位に達するまで停止状態にあるので電流パスが存在しない。この違いは電源投入時にリセット信号(lowlevelx→resetz)を生成する為だけにPowerDOWN検出回路を用いており、PowerDOWNの厳密な電位レベルを要求しているわけではないためである。この為、電源投入時は、ダイオード接続されたPchトランジスタ→分圧抵抗を経て供給される電荷がゆっくりとノード33に溜り、ノード33の電位がそれを受けているNchトランジスタのしきい値に達した時点で、PowerDOWN検出回路の出力であるlowlevelxがHigh→Lowに遷移して、リセット信号が解除される。
図6を参照して、本発明の動作の流れてと各回路状態の遷移を説明する。
まず、PowerON検出回路が初期化されると共にPowerDOWN検出回路、PowerONラッチ回路も初期化される。そしてスタータ回路は稼動中となる。
PowerON検出回路は稼動中であり、PowerDOWN検出回路は停止状態であり、PowerONラッチ回路は初期化中であり、スタータ回路は停止状態となる。
PowerONを検知し、PowerDOWN検出回路は稼動中となり、PowerONラッチ回路はセット状態を保存し、スタータ回路は停止状態となる。
PowerON検出回路は停止状態となり、PowerDOWN検出回路は稼動中となり、PowerONラッチ回路はセット状態を保存し、スタータ回路は停止状態となる。
PowerON検出回路は停止状態となり、PowerDOWN検出回路はPowerDOWNを検知し、PowerONラッチ回路は再び初期化動作を行い、スタータ回路は再び初期化動作を行う。
ラッチ回路12のパワーオンリセットラッチporlatchx信号がロウの時、つまりセットされている時、Nchパストランジスタ101がオンになりPowerDOWN検出回路13の出力(lowlevelx)のロウがインバータ102により反転されて出力(pdresetz)がハイとして出力する。これによりPowerDOWN時のスタータ回路(図5B)の初期化が行われる。pdresetz信号がハイを出力するとスタータ回路のスイッチがオンとなり、nrsetx信号がロウとなって、PowerDOWNリセット回路(図8B)のPchトランジスタ103がオンして出力信号(pondetz)が再びロウになる。これにより、pondez信号は一時だけハイになり、次にロウに落ちるパルス信号として形成される。porlatchx信号がハイの時、つまりリセットされる時は、lowlevelx信号は出力に転送されない。
電源が印加(t=0)されると、3つの回路(PowerON検出回路12、PowerDOWN検出回路13、電源検知信号生成回路14)の第1に初期化すべきノードに対して、スタータ回路15の出力(nrsetx)のロウで制御された、Pchトランジスタ31を通して電源から該当ノードへ電荷が注入されノードの初期電位が確定する。その結果、上記3つの回路出力は電源の立ち上がりの早い段階で出力が確定する。
追って電源電圧が第2の電位に達すると、PowerON検出回路の出力pondetzがロウからハイへ遷移(t〜0.15)してこの信号を受けたラッチ回路の状態がリセットからセットに遷移し、ラッチ回路の出力(porlatchx)がハイからロウへ遷移する。図7においてラッチ回路の制御信号がPowerON検出回路のpondetz信号だけでなく、PowerDOWN検出回路のlowlevelx信号とNand76で論理をとっているのは、PowerDOWN検出回路が初期化される電源電圧よりも低い電源電圧において、ノイズやノードの電位に起因してインバータが反転し、pondetz信号がハイ(本来はロウであるはず)になる可能性から低い電源電圧で誤って電源検出をしてしまう不具合を排除するものである。電源投入時の電源電圧が低い時に不安定な状態のラッチ回路に対して、外部から強制的に初期化する機能を新たに追加したこと、PowerON側の電源検知に関し、低電圧時の誤作動を防止するために、低電圧プロテクト(pondetz信号をlowlevelx信号との論理処理)を設けることでラッチ回路の安定性を格段に向上している。
電源電圧の上昇に伴ってスタータ回路15の出力(nrsetx)及びPowerONラッチ回路12の出力(porlatchx)、ラッチ回路の内部ノード(resetz)も上昇する。電源電圧Vddが第1の電位まで上昇し、PowerDOWN検出回路において、nrsetx信号がPchトランジスタ30,31をオフすると、lowlevelx信号はハイに立ち上がる。この時、内部ノードのresetz信号はロウとなる。ここで、電源投入から内部ノードのresetz信号がロウになる区間で電源投入時の初期化が完了する。この時点では電源電圧が低いのでアナログ動作であるが、論理で説明すると、この時ラッチ回路において内部ノードの、resetz信号はlowlevelx信号の反転であるので、図7のNchトランジスタ83は導通する。言い換えればlowlevelx信号がロウである間は図9Aに示すようにresetz信号はハイであるのでNchトランジスタ83は導通状態であり、ラッチ回路は初期化すなわちリセット状態にある。これによりPowerDOWN回路の出力lowlevelx信号によりPowerONラッチ回路の内部ノードresetz信号を作っているので、ラッチ回路を強制的に、電源投入時に初期化することができる。
PowerON検出回路(図3)出力pondetz信号とPowerONラッチ回路(図7)の出力porlatchx信号について、(1)で示すように、電源投入直後はラッチ回路が初期状態(porlatchxが論理レベルでハイの状態)になるまでの間、出力(porlatchx信号)が不安定になる。このためラッチ回路の出力をそのままで電源検出回路の出力としてしまうと誤動作の原因となる。不安定な出力になるのは、ラッチ回路だけではなく、PowerON検出回路でも見られる。
さらに、本発明の他の実施形態としてパワーオンリセット信号発生回路からの出力(パワーオンリセット信号)をPowerON検出回路/PowerDOWN検出回路のスイッチの制御に用いることができる。
(付記1)
第1の電源検出レベルを検出して検出信号を生成するPowerDOWN検出回路及び前記第1電源検出レベルより高い第2の電源検出レベルを検出して検出信号を生成するPowerON検出回路を具え、前記PowerDOWN回路の検出信号に応答して回路内のラッチの初期化を行うことを特徴とする電源検出回路。
(付記2)
PowerON検出回路とPowerDOWN検出回路との内部に電流パスを遮断する手段を具え、前記PowerON検出回路で生成される検出信号により該遮断手段を制御することを特徴とする付記1記載の電源検出回路。
(付記3)
PowerON検出回路とPowerDOWN検出回路との内部に電流パスを遮断する手段と、
PowerDOWN検出回路からの検出信号を受ける電源検知信号生成回路とを備え、
該電源検知信号生成回路により生成される電源検出回路の状態を示す信号により前記スイッチを制御する付記1記載の電源検出回路。
(付記4)
前記PowerDOWN検出回路及び前記PowerON検出回路は高電位側にダイオード接続された第1導電型トランジスタ、GND側にダイオード接続された第2導電型トランジスタを具え、その両トランジスタの間に分圧電圧を出力するための素子を具えることを特徴とする付記1記載の電源検出回路。
(付記5)
スタータ回路を具備し、該スタータ回路はそのGND側にスイッチを具え、前記スイッチを前記PowerDOWN検出回路の検出信号により制御して少なくとも前記PowerDOWN検出回路と前記PowerON検出回路の初期化を行うことを特徴とする付記1記載の電源検出回路。
(付記6)
前記PowerON検出回路及びPowerDOWN検出回路は、第1導電型トランジスタを具備し、前記スタータ回路のスイッチをオンさせることにより、前記トランジスタを導通させて前記初期化を行うことを特徴とする付記5記載の電源検出回路。
(付記7)
PowerDOWN検出回路からの検出信号を受ける電源検知信号生成回路を具備し、該電源検知信号生成回路により生成されるPowerDOWNリセット信号により前記スイッチを制御する付記5記載の電源検出回路。
(付記8)
前記電源検知信号生成回路部は、入力部において、前記PowerONラッチ回路の出力信号とPowerDOWN検出回路の出力であって電源投入時よりロウレベルが確定している信号と論理をとる手段を設け、ラッチ回路が確定するまでの間の電源検知信号を安定させることを特徴とする付記7記載の電源検出回路。
(付記9)
前記スタータは、第1の電源に接続された抵抗と、抵抗と第2の電源の間に接続されたキャパシタと、該抵抗とキャパシタの端子に接続されPowerON検出回路及びPowerDOWN検出回路の動作を開始させるための信号を送出する出力手段と、該出力手段と接地間に設けられ、前記PowerDOWNリセット信号を受けるスイッチとからなることを特徴とする付記7記載の電源検出回路。
(付記10)
前記PowerON検出回路から出力されるPowerON検出回路の検出信号を受けて状態の遷移を行うPowerONラッチ回路を具備することを特徴とする請求項1あるいは付記2記載の電源検出回路。
(付記11)
前記ラッチ回路は、入力部において、PowerON検出回路の出力(pondetz)をPowerDOWN検出回路の出力(lowlevelx)との論理処理を行うことでラッチ回路の動作安定性を向上させることを特徴とする付記10記載の電源検出回路。
(付記12)
前記ラッチ回路はPowerDOWN検出回路の出力(lowlevelx)による制御されるリセット端子とPowerON検出回路の出力(pondetz)とにより制御されるセット端子を有することを特徴とする付記10記載の電源検出回路。
前記lowlevelx信号による前記ラッチの初期化は、電源投入時及びPowerDOWN時に行うことを特徴とする付記10記載の電源検出回路。
(付記14)
第1の電源検出レベルを検出して検出信号を生成するPowerDOWN検出回路及び前記第1電源検出レベルより高い第2の電源検出レベルを検出して検出信号を生成するPowerON検出回路を具え、前記PowerDOWN回路の検出信号に応答して回路内のラッチの初期化をPowerON検出回路の出力が第2の電位に達する前からPowerDOWN検出回路に電荷を蓄積することにより、強制的に行うことを特徴とする電源検出回路。
12 PowerONラッチ回路
13 PowerDOWN検出回路
14 電源検知信号生成回路
15 スタータ回路
Claims (10)
- 第1の電源検出レベルを検出して検出信号を生成するPowerDOWN検出回路と、
前記第1電源検出レベルより高い第2の電源検出レベルを検出して検出信号を生成するPowerON検出回路と、
前記PowerON検出回路の検出信号に応じて、セット状態またはリセット状態を示す信号を出力するPowerONラッチ回路と、
を具え、
前記PowerDOWN回路の検出信号に応答して前記PowerONラッチ回路の初期化を行うことを特徴とする電源検出回路。 - PowerON検出回路とPowerDOWN検出回路との内部に電流パスを遮断する遮断手段を具え、前記PowerON検出回路で生成される検出信号により該遮断手段を制御することを特徴とする請求項1記載の電源検出回路。
- PowerON検出回路とPowerDOWN検出回路との内部に電流パスを遮断する遮断手段と、
PowerDOWN検出回路からの検出信号を受ける電源検知信号生成回路とを備え、
該電源検知信号生成回路により生成される電源検出回路の状態を示す信号により前記遮断手段を制御する請求項1記載の電源検出回路。 - 前記PowerDOWN検出回路及び前記PowerON検出回路は高電位側にダイオード接続された第1導電型トランジスタ、GND側にダイオード接続された第2導電型トランジスタを具え、その両トランジスタの間に分圧電圧を出力するための素子を具えることを特徴とする請求項2記載の電源検出回路。
- スタータ回路を具備し、該スタータ回路はそのGND側にスイッチを具え、前記スイッチを前記PowerDOWN検出回路の検出信号により制御して少なくとも前記PowerDOWN検出回路と前記PowerON検出回路の初期化を行うことを特徴とする請求項1記載の電源検出回路。
- 前記PowerON検出回路及びPowerDOWN検出回路は、第1導電型トランジスタを具備し、前記スタータ回路のスイッチをオンさせることにより、前記トランジスタを導通させて前記初期化を行うことを特徴とする請求項5記載の電源検出回路。
- PowerDOWN検出回路からの検出信号を受ける電源検知信号生成回路を具備し、該電源検知信号生成回路により生成されるPowerDOWNリセット信号により前記スイッチを制御する請求項5記載の電源検出回路。
- 前記電源検知信号生成回路部は、入力部において、前記PowerONラッチ回路の出力信号とPowerDOWN検出回路の出力であって電源投入時よりロウレベルが確定している信号と論理をとる手段を設け、ラッチ回路が確定するまでの間の電源検知信号を安定させることを特徴とする請求項7記載の電源検出回路。
- 前記スタータは、第1の電源に接続された抵抗と、抵抗と第2の電源の間に接続されたキャパシタと、該抵抗とキャパシタの端子に接続されPowerON検出回路及びPowerDOWN検出回路の動作を開始させるための信号を送出する出力手段と、該出力手段と接地間に設けられ、前記PowerDOWNリセット信号を受けるスイッチとからなることを特徴とする請求項7記載の電源検出回路。
- 前記PowerON検出回路から出力されるPowerON検出回路の検出信号を受けて状態の遷移を行うPowerONラッチ回路を具備することを特徴とする請求項1あるいは請求項2記載の電源検出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006047548A JP4786369B2 (ja) | 2006-02-23 | 2006-02-23 | 電源検出回路 |
US11/448,706 US7425854B2 (en) | 2006-02-23 | 2006-06-08 | Power detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006047548A JP4786369B2 (ja) | 2006-02-23 | 2006-02-23 | 電源検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228310A JP2007228310A (ja) | 2007-09-06 |
JP4786369B2 true JP4786369B2 (ja) | 2011-10-05 |
Family
ID=38427951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006047548A Expired - Fee Related JP4786369B2 (ja) | 2006-02-23 | 2006-02-23 | 電源検出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7425854B2 (ja) |
JP (1) | JP4786369B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
JP4528254B2 (ja) * | 2005-11-25 | 2010-08-18 | 富士通セミコンダクター株式会社 | 電源電圧検出回路 |
JP4946521B2 (ja) * | 2006-11-27 | 2012-06-06 | 富士通セミコンダクター株式会社 | リセット回路およびリセット回路を備えたシステム |
US7659758B2 (en) * | 2006-11-27 | 2010-02-09 | Fujitsu Microelectronics Limited | Reset circuit and system having reset circuit |
US20080309384A1 (en) * | 2007-06-13 | 2008-12-18 | Honeywell International Inc. | Initialization Circuitry Having Fuse Leakage Current Tolerance |
US8963590B2 (en) * | 2007-06-13 | 2015-02-24 | Honeywell International Inc. | Power cycling power on reset circuit for fuse initialization circuitry |
JP4924375B2 (ja) * | 2007-11-15 | 2012-04-25 | 三菱電機株式会社 | パワー素子駆動用回路 |
KR100937948B1 (ko) * | 2008-06-04 | 2010-01-21 | 주식회사 하이닉스반도체 | 파워 업 신호 생성회로와 생성 방법 |
US8958184B2 (en) * | 2010-12-28 | 2015-02-17 | Infineon Technologies Ag | ESD protection devices and methods |
US10191086B2 (en) * | 2016-03-24 | 2019-01-29 | Apple Inc. | Power detection circuit |
US10651840B2 (en) * | 2018-04-16 | 2020-05-12 | Analog Devices Global Unlimited Company | Low quiescent current power on reset circuit |
KR102548611B1 (ko) * | 2018-09-21 | 2023-06-28 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 전압 검출 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446381A (en) * | 1982-04-22 | 1984-05-01 | Zilog, Inc. | Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit |
FR2699755B1 (fr) * | 1992-12-22 | 1995-03-10 | Sgs Thomson Microelectronics | Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré. |
JPH1131956A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | リセット信号発生回路 |
US6204703B1 (en) * | 1998-12-21 | 2001-03-20 | Samsung Electronics Co., Ltd. | Power on reset circuit with power noise immunity |
JP3687482B2 (ja) * | 1999-12-13 | 2005-08-24 | セイコーエプソン株式会社 | パワーオンリセット回路 |
KR100463201B1 (ko) * | 2002-05-28 | 2004-12-23 | 삼성전자주식회사 | 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법 |
US7015732B1 (en) * | 2004-01-05 | 2006-03-21 | National Semiconductor Corporation | Power-on reset circuit with low standby current and self-adaptive reset pulse width |
JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
-
2006
- 2006-02-23 JP JP2006047548A patent/JP4786369B2/ja not_active Expired - Fee Related
- 2006-06-08 US US11/448,706 patent/US7425854B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007228310A (ja) | 2007-09-06 |
US20070195475A1 (en) | 2007-08-23 |
US7425854B2 (en) | 2008-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4786369B2 (ja) | 電源検出回路 | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
US6445210B2 (en) | Level shifter | |
US5151614A (en) | Circuit having charge compensation and an operation method of the same | |
KR100562636B1 (ko) | 반도체 메모리 소자의 파워업 회로 | |
CN107272856B (zh) | 低功率复位电路 | |
US7605644B2 (en) | Integrated circuit power-on control and programmable comparator | |
US6181173B1 (en) | Power-on reset circuit | |
US6204703B1 (en) | Power on reset circuit with power noise immunity | |
JP2010028424A (ja) | リセット信号生成回路 | |
US5917255A (en) | Power-on-reset circuit having reduced size charging capacitor | |
US10839921B2 (en) | Circuits for bleeding supply voltage from a device in a power down state | |
KR100605574B1 (ko) | 반도체 메모리 소자의 파워업 회로 | |
EP3154199B1 (en) | A new power-on reset circuit | |
JP2010147835A (ja) | パワーオンリセット回路 | |
US20110074481A1 (en) | Negative charge pump with current protection | |
CN112994672B (zh) | 一种上电复位电路 | |
US6515524B1 (en) | Power-up control circuit | |
US9729138B1 (en) | Circuits and systems having low power power-on-reset and/or brown out detection | |
KR100323987B1 (ko) | 집적회로 | |
JPH10135808A (ja) | パワーアップ検出器回路 | |
US10348292B1 (en) | Power-on reset signal generating apparatus and voltage detection circuit thereof | |
JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4786369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |