KR102548611B1 - 전압 검출 시스템 - Google Patents

전압 검출 시스템 Download PDF

Info

Publication number
KR102548611B1
KR102548611B1 KR1020217001232A KR20217001232A KR102548611B1 KR 102548611 B1 KR102548611 B1 KR 102548611B1 KR 1020217001232 A KR1020217001232 A KR 1020217001232A KR 20217001232 A KR20217001232 A KR 20217001232A KR 102548611 B1 KR102548611 B1 KR 102548611B1
Authority
KR
South Korea
Prior art keywords
voltage
detector
voltage detector
flg
power supply
Prior art date
Application number
KR1020217001232A
Other languages
English (en)
Other versions
KR20210021043A (ko
Inventor
웨이롱 천
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20210021043A publication Critical patent/KR20210021043A/ko
Application granted granted Critical
Publication of KR102548611B1 publication Critical patent/KR102548611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2513—Arrangements for monitoring electric power systems, e.g. power lines or loads; Logging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

전압 검출 시스템은 제1 전압 검출기 및 제2 전압 검출기를 포함한다. 제1 전압 검출기는 입력 전압이 제1 전압 레벨에 도달하는지를 검출하도록 구성된다. 제1 전압 검출기에 결합된 제2 전압 검출기는 입력 전압이 제2 전압 레벨에 도달하는지를 검출하도록 구성된다. 제1 전압 검출기는 제1 전압 검출기의 검출 결과에 따라 제2 전압 검출기의 상태를 제어하기 위한 제어 신호를 출력한다.

Description

전압 검출 시스템
본 발명은 전압 검출 시스템에 관한 것이며, 특히 전압 검출 시스템에 적용 가능한 플렉서블 방식에 관한 것이다.
전자 시스템에서 각각의 모듈은 정상 동작을 위해 미리 정해진 전력 공급 전압을 공급받아야 하며, 전력 공급 전압이 목표 수준에 도달했는지를 판단하기 위해 전압 검출기를 적용한다. 예를 들어, 플래시 컨트롤러가 있는 NAND 플래시 시스템에서 전력 공급 전압이 1.6V에 도달하면 플래시 컨트롤러의 논리 회로가 정상적으로 작동할 수 있으므로 전력 공급 전압이 1.6V에 도달하는지를 판단하여 전력 공급 전압이 1.6V에 도달하면 논리 회로의 기능 모듈을 작동시킬 수 있는 전압 검출기가 있을 수 있다. NAND 플래시는 전력 공급 전압이 2.0V에 도달하면 정상적으로 작동할 수 있으므로 전력 공급 전압이 2.0V에 도달하는지를 판단하는 전압 검출기가 있을 수 있다. 또한 NAND 플래시는 전력 공급 전압이 1.8V 이상으로 상승하면 소프트 스타트 절차를 수행하고 및/또는 전력 공급 전압이 1.8V 미만으로 떨어지면 소프트 셧다운 절차를 수행할 수 있으며. 따라서 전력 공급 전압이 1.8V에 도달하는지를 판단하기 위한 전압 검출기가 있을 수 있다.
이러한 상황에서 NAND 플래시 시스템에서 플래시 메모리 및 그 제어 회로의 동작을 제어하려면 1.6V, 1.8V 및 2.0V 전압에 대한 여러 전압 검출기가 필요하다. 이러한 전압 검출기는 모두 외부 전원으로부터 NAND 플래시 시스템에 제공되는 전력 공급 전압을 검출한다. 이러한 전압 검출기는 항상 켜져 있으며 많은 양의 전력을 소비한다. 따라서, 종래 기술에 대한 개선이 필요하다.
따라서, 본 발명의 목적은 전력 소비를 절약하기 위해 제1 전압 레벨에 대한 전압 검출기가 제2 전압 레벨에 대한 다른 전압 검출기가 턴 오프되도록 제어할 수 있는 새로운 전압 검출 시스템을 제공하는 것이다.
본 발명의 일 실시예는 제1 전압 검출기 및 제2 전압 검출기를 포함하는 전압 검출 시스템을 개시한다. 제1 전압 검출기는 입력 전압이 제1 전압 레벨에 도달하는지를 검출하도록 구성된다. 제1 전압 검출기에 결합된 제2 전압 검출기는 입력 전압이 제2 전압 레벨에 도달하는지를 검출하도록 구성된다. 제1 전압 검출기는 제1 전압 검출기의 검출 결과에 따라 제2 전압 검출기의 상태를 제어하기 위한 제어 신호를 출력한다.
본 발명의 이러한 목적 및 다른 목적은 다양한 도면 및 도면에 예시된 바람직한 실시예의 다음의 상세한 설명을 읽은 후 당업자에게 의심의 여지가 없을 것이다.
도 1은 본 발명의 일 실시예에 따른 전압 검출 시스템의 개략도이다.
도 2는 검출 결과를 생성하기 위해 입력 전압과 기준 전압을 비교하는 전압 검출기의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 파워 업 시퀀스 및 파워 다운 시퀀스 동안의 전력 공급 전압 파형도이다.
위에서 언급했듯이 NAND 플래시 시스템은 동일한 전력 공급 전압에 대해 적어도 3 개의 전압 검출기가 필요하며 이 3 개의 전압 검출기는 각각 1.6V, 1.8V 및 2.0V를 목표로 한다. NAND 플래시가 정상적으로 작동하면 전력 공급 전압이 2.0V를 초과할 수 있다. 이러한 상황에서 전력 공급 전압도 1.8V 및 1.6V보다 커야 한다. 이 전력 공급 전압은 2.0V, 1.8V 및 1.6V를 동시에 교차할 수 없다. 따라서 2.0V 검출기가 전력 공급 전압이 2.0V 이상인 것을 보장하면 시스템의 전압 검출 효과에 영향을 주지 않고서 1.8V 검출기와 1.6V 검출기가 턴 오프될 수 있다. 보다 구체적으로, 2.0V 검출기가 전력 공급 전압이 2.0V를 초과하는 것을 검출하면 제어 신호를 보내 1.8V 검출기와 1.6V 검출기를 턴 오프하고 래치 신호를 보내 1.8V 검출기의 출력 및 1.6V 검출기의 출력을 래치할 수도 있다. 2.0V 검출기가 전력 공급 전압이 2.0V 미만으로 떨어지는 것을 검출하면 1.8V 검출기와 1.6V 검출기를 턴 온하고 1.8V 검출기의 출력과 1.6V 검출기의 출력도 해제할 수 있다.
도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 전압 검출 시스템(10)의 개략도이다. 도 1에 도시된 바와 같이, 전압 검출 시스템(10)은 3 개의 전압 검출기(102, 104 및 106), 지연 회로(110), 2 개의 SR 래치 L1 및 L2, 2 개의 인버터 I1 및 I2, 및 2 개의 NOR 게이트 N1 및 N2를 포함한다. 전압 검출기(102-106)는 입력 전압이 상이한 전압 레벨에 도달하는지를 검출하도록 구성된다. 이 실시예에서, 전압 검출기(102)는 2.0V를 목표로 하고, 전압 검출기(104)는 1.8V를 목표로 하고, 전압 검출기(106)는 1.6V를 목표로 한다. 전압 검출기(102-106) 각각은 비교기로 구현될 수 있으며, 비교기의 포지티브 입력 단자와 네거티브 입력 단자가 각각 수신한 두 전압 간의 비교 결과에 응답하여 플래그 신호를 출력한다.
각각의 전압 검출기(102-106)는 임의의 방법에 의해 입력 전압을 대응하는 레벨과 비교할 수 있다. 예시적인 실시예에서, 전압 검출기의 포지티브 입력 단자는 저항 래더(register ladder)를 통해 입력 전압에 연결되고, 전압 검출기의 네거티브 입력 단자는 시스템의 밴드 갭 기준 전압 또는 밴드 갭 기준 전압에서 생성되는 전압 레벨과 같은 기준 전압을 수신한다. 도 2를 참조하면, 도 2는 검출 결과 DET를 생성하기 위해 입력 전압 VIN을 기준 전압 VREF와 비교하는 전압 검출기(20)의 개략도이다. 저항 래더는 저항 R1 및 R2를 포함하며, 각각의 저항은 단일 저항이거나 여러 저항의 조합이거나 등가 저항을 갖는 다른 장치로 구성될 수 있다. 전압 검출기(20)에서, 검출 결과 DET는 입력 전압 VIN이 비율(1+R1/R2)을 곱한 기준 전압 VREF과 동일할 때 변화하며; 따라서, 저항 R1 및 R2는 입력 전압 VIN이 VREF×(1+R1/R2)와 동일한 목표 레벨에 도달할 때 검출 결과 DET가 상태를 변경할 수 있도록 구성될 수 있다. 전압 검출기(102, 104 및 106)의 경우, 저항 R1 및 R2는 VREF×(1+R1/R2)의 값이 각각 2.0V, 1.8V 및 1.6V와 같도록 구성된다. 일 실시예에서, 전압 검출기(102, 104 및 106)를 위한 저항 래더는 유사한 구조를 가질 수 있으며, 전압 검출기의 포지티브 입력 단자에 연결된 저항 래더의 탭 포인트(tap point)를 선택하여 입력 전압 VIN의 목표 비교 레벨을 실현한다. 위의 비교 방식으로, 전압 검출기(102)는 플래그 신호 flg_2p0을 생성할 수 있고, 전압 검출기(104)는 플래그 신호 flg_1p8_pre를 생성할 수 있으며, 전압 검출기(106)는 플래그 신호 flg_1p6_pre를 생성할 수 있다. 전압 검출기(102-106)의 입력 단자에 입력되는 상기 전압은 간결함을 위해 도 1에서 생략되고, 당업자는 전압 검출기(102-106)의 연결 방법의 상세한 구현에 대해 도 2를 참조할 수 있다.
전압 검출기(102-106)는 전원으로부터의 전력 공급 전압일 수 있는 동일한 입력 전압을 검출하도록 구성된다는 점에 유의한다. 전력 공급 전압이 1.6V, 1.8V 및 2.0V를 동시에 교차할 수 없기 때문에, 전압 검출기(102)의 검출 결과에 따라 전압 검출기(102)는 전압 검출기(104 및 106)의 상태를 제어하기 위해, 즉 전압 검출기(104 및 106)를 턴 온 또는 턴 오프되도록 제어하기 위해 제어 신호 ctrl_2p0을 출력할 수 있다. 상세하게 설명하면, 전압 검출기(102)의 검출 결과가 전력 공급 전압이 2.0V보다 크다는 것을 나타내는 경우, 1.8V 및 1.6V에 대한 전압 검출이 필요하지 않으며; 따라서, 전압 검출기(102)는 전압 검출기(104 및 106)를 턴 오프하기 위해 제어 신호 ctrl_2p0을 출력한다. 검출 결과가 전력 공급 전압이 2.0V보다 작다는 것을 나타낼 때, 1.8V 및 1.6V에 대한 전압 검출이 필요하며; 따라서, 전압 검출기는 전압 검출기(104 및 106)를 턴 온하기 위해 제어 신호 ctrl_2p0을 출력한다. 이 실시예에서, 전압 검출기(102)는 검출 결과로서 플래그 신호 flg_2p0을 출력하고, 인버터 I1은 플래그 신호 flg_2p0을 변환하여 전압 검출기(104, 106)의 인에이블 핀 en으로 출력되는 제어 신호 ctrl_2p0을 생성하여 전압 검출기(104, 106)를 턴 온하거나 턴 오프한다. 전압 검출기(102)의 인에이블 핀 en은 외부 인에이블 신호 en_2p0를 수신한다는 점에 유의한다. 외부 인에이블 신호 en_2p0은 전압 검출기(102)에 대한 기준 전압이 준비되도록 시스템의 밴드 갭 기준 전압이 그 목표 전압에 도달한다는 것을 나타낼 수 있다.
전력 공급 전압이 2.0V보다 클 때, 전압 검출기(104 및 106)는 턴 오프되거나 비활성화된다. 이러한 상황에서, 전압 검출기(104 및 106)의 출력 신호 flg_1p8 및 flg_1p6은 전력 공급 전압이 1.8V 및 1.6V 이상으로 유지된다는 것을 나타내기 위해 래치되어야 한다. SR 래치 L1-L2 및 NOR 게이트 N1-N2는 전압 검출기(104 및 106)의 출력 신호 flg_1p8 및 flg_1p6을 래치하도록 구현된다. 구체적으로, SR 래치 L1은 전압 검출기(102 및 104)에 연결되어 전압 검출기(102)로부터 래치 신호 lat_2p0을 수신하고 전압 검출기(104)로부터 플래그 신호 flg_1p8_pre를 수신함으로써 전압 검출기(104)의 출력 신호 flg_1p8을 생성한다. 출력 신호 flg_1p8은 또한 전압 검출기(104)가 턴 온될 때 전압 검출기(104)로부터의 flg_1p8_pre에 의해 결정되고 전압 검출기(104)가 턴 오프될 때 래치 신호 lat_2p0에 의해 래치되는 플래그 신호로 간주될 수 있다. 유사하게, SR 래치 L2는 전압 검출기(102 및 106)에 연결되어 전압 검출기(102)로부터 래치 신호 lat_2p0를 수신하고 전압 검출기(106)로부터 플래그 신호 flg_1p6_pre를 수신함으로써 전압 검출기(106)의 출력 신호 flg_1p6를 생성한다. 출력 신호 flg_1p6은 또한 전압 검출기(106)가 턴 온될 때 전압 검출기(106)로부터의 플래그 신호 flg_1p6_pre에 의해 결정되고 전압 검출기(106)가 턴 오프될 때 래치 신호 lat_2p0에 의해 래치되는 플래그 신호로 간주될 수 있다.
도 1에 도시된 바와 같이, 전압 검출 시스템(10)은 인버터 I1 및 I2를 통해 전압 검출기(102)에 결합되는 지연 회로(110)를 더 포함한다. 지연 회로(110)는 래치 신호 lat_2p0을 생성하기 위해 플래그 신호 flg_2p0을 지연시키며, 플래그 신호 flg_2p0은 전압 검출기(104 및 106)가 턴 오프될 때 출력 신호 flg_1p8 및 flg_1p6을 래치하기 위해 (각각 NOR 게이트 N1 및 N2를 통해) SR 래치 L1 및 L2로 전송된다. 일 실시예에서, 지연 회로(110)는 플래그 신호 flg_2p0의 하강 에지에서 지연을 생성하고, 여기서 하강 에지는 입력 전압의 하강에 의해 트리거링된다. 하강 에지 지연은 전압 검출기(104 및 106)가 턴 온되기 전에 SR 래치 L1 및 L2가 해제되는 것을 방지하므로, 플래그 신호 flg_2p0이 상태를 변경하도록 트리거링하기 위해 입력 신호가 2.0V에 걸쳐 떨어질 때 출력 신호 flg_1p8 및 flg_1p6에서 잠재적인 글리치(glitch)를 방지한다.
도 3을 참조하면, 도 3은 본 발명의 일 실시예에 따른 파워 업 시퀀스 및 파워 다운 시퀀스 동안의 전력 공급 전압 VCC의 파형도이다. 도 3에 도시된 바와 같이, 전력 공급 전압 VCC는 기간 PU1-PU4 동안 파워 업되고 기간 PD1-PD4 동안 파워 다운될 수 있다. 각각의 전압 검출기(102, 104 또는 106)가 포지티브 입력 단자에 연결된 저항 래더를 통해 전력 공급 전압 VCC를 수신하고 네거티브 입력 단자를 통해 기준 전압을 수신한다고 가정한다. 따라서, 전압 검출기(102, 104 및 106) 각각에 의해 출력되는 플래그 신호는 전력 공급 전압 VCC가 대응하는 목표 전압 2.0V, 1.8V 또는 1.6V보다 크면 "1"일 수 있고 전력 공급 전압 VCC가 대응하는 목표 전압보다 작으면 "0"일 수 있다. 전력 공급 전압 VCC가 상승하는 파워 업 시퀀스 동안 (1.6V를 위한) 전압 검출기(106)가 먼저 트리거링되고, 그런 다음 (1.8V를 위한) 전압 검출기(104)가 트리거링되고, 그런 다음 (2.0V를 위한) 전압 검출기(102)가 트리거링되며; 전력 공급 전압이 떨어지는 파워 다운 시퀀스 동안 (2.0V를 위한) 전압 검출기(102)가 먼저 트리거링되고, 그런 다음 (1.8V를 위한) 전압 검출기(104)가 트리거링되고, 그런 다음 (1.6V를 위한) 전압 검출기(106)가 트리거링된다는 것에 유의한다.
기간 PU1에서, 전력 공급 전압 VCC이 1.6V 미만이므로 플래그 신호 flg_2p0은 "0"이다. 인버터 I1 변환 후 "1"인 제어 신호 ctrl_2p0은 전압 검출기(104 및 106)를 턴 온시켜 전압 검출기(104, 106)의의 검출 기능을 작동시킬 수 있다. 전압 검출기(104, 106)의 플래그 신호 flg_1p8_pre 및 flg_1p6_pre는 이에 의해 "0"으로 출력된다. 또한, 인버터 I1, I2 변환 후 래치 신호 lat_2p0은 "0"이므로 NOR 게이트 N1은 SR 래치 L1을 리셋하기 위해 "1"을 출력하고, NOR 게이트 N2는 SR 래치 L2를 리셋하기 위해 "1"을 출력하며; 따라서 출력 신호 flg_1p8 및 flg_1p6은 모두 "0"이다.
기간 PU2에서, 전력 공급 전압 VCC는 1.6V와 1.8V 사이이고, 따라서 플래그 신호 flg_2p0은 "0"으로 유지된다. 제어 신호 ctrl_2p0는 "1"로 유지되므로 전압 검출기(104)의 전압 검출 기능은 및 106은 여전히 작동 가능하다. 래치 신호 lat_2p0은 "0"으로 유지되고 전압 검출기(104)의 플래그 신호 flg_1p8_pre는 여전히 "0"이므로, NOR 게이트(N1)는 SR 래치 L1을 리셋하기 위해 "1"을 출력하고; 따라서 출력 신호 flg_1p8은 "0"이다. 전압 검출기(106)의 플래그 신호 flg_1p6_pre는 "1"이 되고, 따라서 SR 래치 L2의 리셋 단자가 "0"으로 천이하여 SR 래치 L2의 출력을 해제한다. 이러한 상황에서 플래그 신호 flg_1p6_pre는 이에 의해 SR 래치 L2가 출력 신호 flg_1p6을 "1"로 출력하도록 설정한다.
기간 PU3에서, 전력 공급 전압 VCC는 1.8V와 2.0V 사이이고, 따라서 플래그 신호 flg_2p0은 "0"으로 유지된다. 제어 신호 ctrl_2p0는 "1"로 유지되므로 전압 검출기(104 및 106)의 전압 검출 기능은 여전히 작동 가능하다. 전압 검출기(106)의 플래그 신호 flg_1p6_pre 및 출력 신호 flg_1p6은 "1"로 유지된다. 전압 검출기(104)의 플래그 신호 flg_1p8_pre는 "1"이 되고, 따라서 SR 래치 L1의 리셋 단자가 "0"으로 천이하여 SR 래치 L1의 출력을 해제하다. 이러한 상황에서, 플래그 신호 flg_1p8_pre는 SR 래치 L1가 출력 신호 flg_1p8을 "1"로 출력하도록 설정한다.
기간 PU4에서, 전력 공급 전압 VCC는 2.0V 이상으로 상승하고 시스템의 정상 작동 범위에 들어간다. 플래그 신호 flg_2p0이 "1"이 되고 제어 신호 ctrl_2p0이 "0"이 되어, 전압 검출기(104 및 106)가 턴 오프된다. 또한, 래치 신호 lat_2p0이 "1"이 되고, 이에 의해 NOR 게이트 N1 및 N2는 "0"을 출력하게 되어 출력 신호 flg_1p8 및 fl_1p6이 "1"에서 래치되도록 강제한다. 따라서, 전력 공급 전압 VCC가 2.0V보다 큰 정상 동작 기간 동안, 전압 검출기(104, 106)는 전력 소모를 줄이기 위해 턴 오프되거나 비활성화될 수 있다. 보다 구체적으로, 전압 검출기(104 및 106)에 의해 기여하는 전력 소비의 일부가 제거될 수 있다.
파워 다운 시퀀스의 자세한 동작은 아래에 설명되어 있다. 기간 PD1 기간에서, 전력 공급 전압 VCC이 2.0V보다 크고, 그 동작은 PU4 기간의 동작과 유사하므로 여기서는 생략한다. 기간 PD2 기간에, 전력 공급 전압 VCC가 2.0V보다 아래로 내려와 1.8V와 2.0V 사이가 되므로, 플래그 신호 flg_2p0이 "0"이 되고 제어 신호 ctrl_2p0이 "1"이 되므로, 전압 검출기(104, 106)가 턴 온된다. 전압 검출기(104)는 전력 공급 전압 VCC이 1.8V보다 크다는 것을 검출하여 플래그 신호 flg_1p8_pre를 "1"로 출력하고, 전압 검출기(106)는 전력 공급 전압 VCC이 1.6V보다 크다는 것을 검출하여 플래그 신호 flg_1p6_pre를 "1"로 출력한다. 출력 신호 flg_1p8 및 flg_1p6은 플래그 신호 flg_1p8_pre 및 flg_1p6_pre의 제어로 인해 "1"로 유지된다.
전력 공급 전압 VCC가 2.0V에 이르게 되면 플래그 신호 flg_2p0이 상태를 변경하고, 전압 검출기(104 및 106)가 작동하기 시작하고 플래그 신호 flg_108_pre 및 flg_106_pre를 출력해서 SR 래치 L1 및 L2를 제어하는 동안 SR 래치 L1 및 L2의 출력 신호가 해제된다. 플래그 신호 flg_2p0이 상태를 변경하면 신호가 간단한 논리 게이트를 통과하기 때문에 SR 래치 L1 및 L2를 제어하여 출력 신호 flg_1p8 및 flg_1p6을 제어하기 위해 플래그 신호 flg_2p0을 변환하는 데 매우 짧은 시간이 필요하다. 이때, 제어 신호 ctrl_2p0는 전압 검출기(104, 106)를 턴 온시키고 전압 검출기(104, 106)는 턴-온 시간 및 처리 시간 후에 플래그 신호 flg_1p8_pre 및 flg_1p6_pre를 생성할 수 있다. 따라서, 지연 회로(110)는 래치 신호 lat_2p0의 신호 경로 상에 배치되어, 전압 검출기(104, 106)가 플래그 신호 flg_1p8_pre 및 flg_1p6_pre를 출력할 준비가 된 후 래치 신호 lat_2p0이 상태를 변경하도록 한다. 이것은 출력 신호 flg_1p8 및/또는 flg_1p6에서 생성된 글리치를 방지한다. 이 실시예에서, 지연 회로(110)는 전력 공급 전압 VCC이 하강할 때 지연된 래치 신호 lat_2p0를 생성하기 위해 플래그 신호 flg_2p0를 지연시키는 하강 에지 지연을 생성한다.
기간 PD3 기간에서, 전력 공급 전압 VCC이 1.8V 아래로 내려가서 1.6V와 1.8V 사이가 되므로 플래그 신호 flg_2p0은 "0"이다. 제어 신호 ctrl_2p0은 "1"로 유지되므로 전압 검출기(104 및 106)의 전압 검출 기능은 여전히 작동 가능하다. 플래그 신호 flg_1p8_pre가 "0"이 되므로, NOR 게이트 N1이 "1"을 출력하고 출력 신호 flg_1p8이 "0"으로 리셋된다. 플래그 신호 flg_1p6_pre가 "1"로 유지되고 따라서 출력 신호 flg_1p6도 "1"로 유지된다.
기간 PD4 기간에서, 전력 공급 전압 VCC이 1.6V 이하로 떨어지고, 따라서 플래그 신호 flg_2p0은 "0"이다. 제어 신호 ctrl_2p0는 "1"로 유지되므로, 전압 검출기(104, 106)의 전압 검출 기능은 여전히 작동 가능하다. 플래그 신호 flg_1p8_pre 및 flg_1p6_pre는 모두 "0"이고 NOR 게이트 N1 및 N2는 각각 SR 래치 L1 및 L2에 "1"을 출력하며; 따라서 출력 신호 flg_1p8 및 flg_1p6은 모두 "0"이다.
본 발명은 다중 전압 검출기를 갖는 전압 검출 시스템에 적용할 수 있는 플렉서블 방식을 제공하는 것을 목표로 하며, 여기서 더 높은 전압에 대한 제1 전압 검출기는 전력 소비 절약을 위해 더 낮은 전압에 대한 제2 전압 검출기가 턴 오프되도록 제어할 수 있다. 당업자는 그에 따라 수정 및 그에 따른 변경을 할 수 있다. 예를 들어, 도 1에 도시된 구현은 본 발명의 다양한 실시예 중 하나이다. 다른 실시예에서, 제어 방식은 다른 방식으로 수행될 수 있는데, 예를 들어 전압 검출기(104)의 출력 신호 flg_1p8은 전력 공급 전압 VCC이 1.8V보다 클 때 전압 검출기(106)가 턴 오프되도록 제어하도록 구성될 수 있다. 대안으로, 전압 검출기(106)의 출력 신호 flg_1p6은 전압 검출기(102 및 104)를 턴 온 또는 턴 오프하여 적절한 시간에 전압 검출기(102 및 104)의 전압 검출 기능을 활성화 또는 비활성화하도록 구성될 수 있다. 다른 실시예에서, 시스템에는 2 개의 전압 검출기만이 있을 수 있고, 하나의 전압 검출기의 결정 결과 또는 출력 신호는 다른 것을 제어하도록 구성된다. 추가 실시예에서, 플렉서블 제어 방식으로 구성된 3 개 이상의 전압 검출기가 있을 수 있다. 상기 실시예에서 명시된 2.0V, 1.8V 및 1.6V와 같은 전압 값은 단지 예로서 제공하기 위한 것이며, 당업자는 다른 가능한 전압 값이 또한 본 발명의 전압 검출기에 대해 가능하다는 것을 인식해야 한다. 또한, 본 발명의 전압 검출 시스템은 NAND 플래시 시스템 또는 임의의 다른 유형의 전자 시스템에 적용 가능하다.
요약하면, 본 발명은 동일한 입력 전압을 검출하기 위한 적어도 2 개의 전압 검출기를 포함하는 전압 검출 시스템을 제공한다. 제1 전압 검출기는 제1 전압 검출기의 검출 결과에 따라 제2 전압 검출기의 상태를 제어하기 위한 제어 신호를 출력할 수 있다. 예를 들어, 제1 전압 검출기는 제1 전압 레벨을 목표로 하고, 제2 전압 검출기는 제1 전압 레벨보다 낮은 제2 전압 레벨을 목표로 하며, 제1 전압 검출기가 입력 전압이 제1 전압 레벨보다 크다는 것을 검출되면 입력 전압이 더 높은 레벨로 유지될 때 더 낮은 레벨에 대한 전압 검출이 필요하지 않기 때문에 제2 전압 검출기를 턴 오프할 수 있다. 이러한 상황에서, 제2 전압 검출기에 의해 기여하는 전력 소비가 제거될 수 있고, 이는 전압 검출 시스템의 전체 전력 소비를 감소시킨다.
당업자는 본 발명의 교시를 유지하면서 장치 및 방법의 수많은 수정 및 변경이 이루어질 수 있음을 쉽게 알 수 있을 것이다. 따라서, 상기 개시는 첨부된 청구 범위의 범위 및 경계에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (10)

  1. 전압 검출 시스템으로서,
    상기 전압 검출 시스템의 입력 전압이 제1 전압 레벨에 도달하는지를 검출하기 위한 제1 전압 검출기;
    상기 제1 전압 검출기에 결합되어, 상기 입력 전압이 제2 전압 레벨에 도달하는지를 검출하기 위한 제2 전압 검출기; 및
    상기 입력 전압이 상기 제1 전압 레벨보다 낮은 제3 전압 레벨에 도달하는지를 검출하기 위한 제3 전압 검출기
    를 포함하며,
    상기 제1 전압 검출기의 검출 결과에 따라 상기 제1 전압 검출기는 상기 제2 전압 검출기의 상태를 제어하는 제어 신호를 출력하고, 상기 제어 신호는 상기 제3 전압 검출기의 상태를 추가로 제어하는, 전압 검출 시스템.
  2. 제1항에 있어서,
    상기 제2 전압 레벨은 상기 제1 전압 레벨보다 낮은, 전압 검출 시스템.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 전압 검출기는 상기 입력 전압이 상기 제1 전압 레벨보다 클 때 상기 제2 전압 검출기를 턴 오프하도록 제어 신호를 출력하는, 전압 검출 시스템.
  5. 제1항에 있어서,
    상기 제1 전압 검출기는 상기 입력 전압이 상기 제1 전압 레벨보다 작을 때 상기 제2 전압 검출기를 턴 온하도록 제어 신호를 출력하는, 전압 검출 시스템.
  6. 제1항에 있어서,
    상기 제1 전압 검출기는 상기 입력 전압이 상기 제1 전압 레벨보다 클 때 상기 제2 전압 검출기의 출력 신호를 래치하기 위해 래치 신호(latch signal)를 출력하는, 전압 검출 시스템.
  7. 제6항에 있어서,
    상기 제1 전압 검출기 및 상기 제2 전압 검출기에 결합되어, 상기 제1 전압 검출기로부터 래치 신호를 수신하고 상기 제2 전압 검출기로부터 플래그 신호를 수신함으로써 상기 제2 전압 검출기의 출력 신호를 생성하기 위한 래치 회로
    를 더 포함하는, 전압 검출 시스템.
  8. 제7항에 있어서,
    상기 제1 전압 검출기에 결합되어, 상기 래치 회로로 전송되는 래치 신호를 생성하기 위해 상기 제1 전압 검출기의 출력 신호를 지연시키기 위한 지연 회로
    를 더 포함하는, 전압 검출 시스템.
  9. 제8항에 있어서,
    상기 지연 회로는 상기 제1 전압 검출기의 출력 신호가 상기 입력 전압의 하강에 의해 트리거링될 때 상기 제1 전압 검출기의 출력 신호를 지연시키는, 전압 검출 시스템.
  10. 제1항에 있어서,
    상기 입력 전압은 전원으로부터의 전력 공급 전압인, 전압 검출 시스템.
KR1020217001232A 2018-09-21 2018-09-21 전압 검출 시스템 KR102548611B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/106957 WO2020056725A1 (en) 2018-09-21 2018-09-21 Voltage detection system

Publications (2)

Publication Number Publication Date
KR20210021043A KR20210021043A (ko) 2021-02-24
KR102548611B1 true KR102548611B1 (ko) 2023-06-28

Family

ID=65221744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001232A KR102548611B1 (ko) 2018-09-21 2018-09-21 전압 검출 시스템

Country Status (7)

Country Link
US (1) US10594302B1 (ko)
EP (1) EP3811088B1 (ko)
JP (1) JP7153791B2 (ko)
KR (1) KR102548611B1 (ko)
CN (1) CN109313225B (ko)
TW (1) TWI671530B (ko)
WO (1) WO2020056725A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155140A (ja) * 1998-11-20 2000-06-06 Nec Corp 電圧検出回路
JP2007228310A (ja) * 2006-02-23 2007-09-06 Fujitsu Ltd 電源検出回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359613B2 (ja) 1999-04-14 2002-12-24 松下電器産業株式会社 電圧検出回路および電圧検出方法
KR100463201B1 (ko) * 2002-05-28 2004-12-23 삼성전자주식회사 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법
US7293188B2 (en) * 2002-11-12 2007-11-06 Freescale Semiconductor, Inc. Low voltage detection system
KR100562636B1 (ko) * 2003-12-30 2006-03-20 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
JP4284247B2 (ja) * 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
CN101369399B (zh) * 2007-08-13 2011-10-12 普诚科技股份有限公司 电路测试装置
JP5251499B2 (ja) * 2008-12-26 2013-07-31 富士通セミコンダクター株式会社 半導体装置、半導体装置の起動制御方法、及びシステム
JP2010178438A (ja) 2009-01-27 2010-08-12 Sanyo Electric Co Ltd スイッチング電源制御回路
WO2011129209A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
US8344767B2 (en) 2010-10-14 2013-01-01 Fairchild Semiconductor Corporation Low power power-on-reset (POR) circuit
US9369124B2 (en) * 2011-04-07 2016-06-14 Nxp B.V. Power-on-reset circuit with low power consumption
US9036445B1 (en) * 2014-02-06 2015-05-19 SK Hynix Inc. Semiconductor devices
WO2016030962A1 (ja) 2014-08-26 2016-03-03 株式会社 東芝 電圧発生回路
CN107329879B (zh) * 2017-07-05 2020-08-28 英业达科技有限公司 电压监控电路与电压监控方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155140A (ja) * 1998-11-20 2000-06-06 Nec Corp 電圧検出回路
JP2007228310A (ja) * 2006-02-23 2007-09-06 Fujitsu Ltd 電源検出回路

Also Published As

Publication number Publication date
CN109313225B (zh) 2019-10-01
JP2021536017A (ja) 2021-12-23
EP3811088A4 (en) 2021-08-18
TW202012943A (zh) 2020-04-01
EP3811088B1 (en) 2023-06-14
JP7153791B2 (ja) 2022-10-14
CN109313225A (zh) 2019-02-05
TWI671530B (zh) 2019-09-11
US10594302B1 (en) 2020-03-17
WO2020056725A1 (en) 2020-03-26
US20200098437A1 (en) 2020-03-26
EP3811088A1 (en) 2021-04-28
KR20210021043A (ko) 2021-02-24

Similar Documents

Publication Publication Date Title
US8754680B2 (en) Power-on-reset circuitry
KR100487536B1 (ko) 파워-온 리셋 회로
CN107272856B (zh) 低功率复位电路
US5831460A (en) Power-on reset circuit with separate power-up and brown-out trigger levels
KR100480916B1 (ko) 전류 소모를 줄인 입력 버퍼 회로
KR100551074B1 (ko) 반도체 메모리 소자의 파워업 회로
US20050035796A1 (en) Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal
KR100814439B1 (ko) 파워-업 시간 및 파워-다운 시간 알림회로 및 그 알림방법
US9373366B2 (en) Nonvolatile memory device and method of operating the same
US6281723B1 (en) Device and method for power-on/power-off checking of an integrated circuit
KR102548611B1 (ko) 전압 검출 시스템
US10608619B1 (en) Power-on reset circuit and related reset method
CN110196678B (zh) 资料储存决定装置
US9030246B2 (en) Semiconductor device
KR20160113396A (ko) 전압 생성 회로, 이를 구비한 반도체 메모리 장치 및 동작 방법
JP4438535B2 (ja) 電圧検出器
JP5262981B2 (ja) ラッチ装置及びラッチ方法
JP2002100973A (ja) パワーオンリセット回路
KR19990001995A (ko) 파워-업 회로
JP2009232214A (ja) リセット回路および電源制御用半導体集積回路
JP2018157450A (ja) 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant