KR20200140972A - 전압 감시 장치 및 그것을 포함하는 전자 장치 - Google Patents

전압 감시 장치 및 그것을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20200140972A
KR20200140972A KR1020190067476A KR20190067476A KR20200140972A KR 20200140972 A KR20200140972 A KR 20200140972A KR 1020190067476 A KR1020190067476 A KR 1020190067476A KR 20190067476 A KR20190067476 A KR 20190067476A KR 20200140972 A KR20200140972 A KR 20200140972A
Authority
KR
South Korea
Prior art keywords
node
signal
output
circuit
voltage
Prior art date
Application number
KR1020190067476A
Other languages
English (en)
Inventor
임철환
권영빈
이용진
최해정
김광호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190067476A priority Critical patent/KR20200140972A/ko
Priority to US16/781,333 priority patent/US11467195B2/en
Priority to EP20155859.0A priority patent/EP3748853B1/en
Publication of KR20200140972A publication Critical patent/KR20200140972A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 실시 예에 따른 전압 감시 회로는 전원 전압이 제1 지연 시간만큼 지연된 신호인 초기화 신호를 출력하도록 구성된 초기화 회로, 리셋 신호에 응답하여 스위칭 신호를 출력하도록 구성된 스위칭 회로, 전원 전압을 기반으로 검출 신호를 출력하고, 스위칭 신호에 응답하여 동작을 중단하도록 구성된 전압 검출 회로, 및 초기화 신호 및 검출 신호를 기반으로 리셋 신호를 출력하도록 구성된 출력 회로를 포함한다.

Description

전압 감시 장치 및 그것을 포함하는 전자 장치{VOLTAGE MONITORING DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 전압 감시 장치 및 그것을 포함하는 전자 장치에 관한 것이다.
전자 장치는 전원 소스로부터 제공되는 전력을 사용하여 다양한 동작을 수행할 수 있다. 예를 들어, 전자 장치는 전원 소스로부터 제공되는 전력이 일정 수준에 도달했음을 판별하고, 판별된 결과를 기반으로, 다양한 동작을 개시할 수 있다. 전자 장치는 상술된 판별 동작을 위하여 전압 감시 회로를 사용한다. 예를 들어, 전압 감시 회로는 전원 소스로부터 제공되는 전력(또는 전원 전압)을 감시하고, 전력(또는 전원 전압)이 특정 레벨에 도달한 경우, 특정 신호를 출력할 수 있다. 전자 장치는 전압 감시 회로로부터의 특정 신호에 응답하여 다양한 동작들을 개시할 수 있다..
본 발명의 목적은 향상된 신뢰성 및 감소된 전력 소모를 갖는 전압 감시 장치 및 그것을 포함하는 전자 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 전압 감시 회로는 전원 전압이 제1 지연 시간만큼 지연된 신호인 초기화 신호를 출력하도록 구성된 초기화 회로, 리셋 신호에 응답하여 스위칭 신호를 출력하도록 구성된 스위칭 회로, 상기 전원 전압을 기반으로 검출 신호를 출력하고, 상기 스위칭 신호에 응답하여 동작을 중단하도록 구성된 전압 검출 회로, 및 상기 초기화 신호 및 상기 검출 신호를 기반으로 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함한다.
본 발명의 실시 예에 따른 전압 감시 회로는 제1 노드 및 제2 노드 사이에 연결되고, 리셋 신호에 응답하여 동작하도록 구성된 제1 PMOS 트랜지스터, 상기 제1 노드 및 접지 노드 사이에 연결되고, 상기 리셋 신호에 응답하여 동작하도록 구성된 제1 NMOS 트랜지스터, 전원 전압을 수신하는 전원 노드 및 상기 제2 노드 사이에 연결된 제1 저항, 상기 제2 노드 및 제3 노드 사이에 연결된 제2 저항, 상기 제3 노드 및 상기 접지 노드 사이에 연결되고, 상기 제1 노드의 레벨에 응답하여 동작하도록 구성된 제2 NMOS 트랜지스터, 상기 제3 노드의 레벨을 기반으로 검출 신호를 출력하도록 구성된 인버터, 상기 전원 노드 및 초기화 신호를 출력하는 초기화 신호 노드 사이에 연결되고, 제4 노드의 레벨에 응답하여 동작하도록 구성된 제2 PMOS 트랜지스터, 상기 초기화 신호 노드 및 상기 제4 노드 사이에 연결된 제1 커패시터, 상기 전원 노드 및 상기 초기화 신호 노드 사이에 연결되고, 상기 초기화 신호에 응답하여 동작하도록 구성된 제3 NMOS 트랜지스터, 및 상기 초기화 신호 및 상기 검출 신호에 응답하여 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함한다.
리셋 신호에 응답하여, 전원 전압을 기반으로 동작하도록 구성된 복수의 기능 블록들, 및 상기 전원 전압이 특정 레벨에 도달한 경우, 상기 리셋 신호를 출력하도록 구성된 전압 감시 회로를 포함하고, 상기 전압 감시 회로는 상기 전원 전압이 제1 지연 시간만큼 지연된 신호인 초기화 신호를 출력하도록 구성된 초기화 회로, 상기 리셋 신호에 응답하여 상기 전원 전압 또는 접지 전압에 대응하는 스위칭 신호를 출력하도록 구성된 스위칭 회로, 상기 전원 전압을 기반으로 검출 신호를 출력하고, 상기 스위칭 신호에 응답하여 동작을 중단하도록 구성된 전압 검출 회로, 및 상기 초기화 신호 및 상기 전압 검출 회로에 응답하여 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함한다.
본 발명의 실시 예들에 따르면, 전압 감시 장치는 스위칭 회로, 전압 검출 회로, 초기화 회로, 및 출력 회로를 포함할 수 있다. 전원 전압의 초기 구간에서, 초기화 회로가 리셋 신호의 레벨을 특정 레벨로 유지시킴으로써, 스위칭 회로의 동작의 신뢰성이 보장될 수 있다.
또한, 전원 전압(VDD)의 안정 구간에서, 전압 검출 회로의 동작이 중단됨으로써, 전압 검출 회로에서 소모되는 전류가 차단될 수 있다. 따라서, 향상된 신뢰성 및 감소된 전력 소모를 갖는 전압 감시 장치 및 그것을 포함하는 전자 장치에 제공된다.
도 1은 본 발명의 실시 예에 따른 사용자 시스템을 예시적으로 보여주는 블록도이다.
도 2는 도 1의 전압 감시 장치를 예시적으로 보여주는 블록도이다.
도 3은 도 2의 전압 감시 장치를 상세하게 보여주는 회로도이다.
도 4는 도 3의 회로도의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 3의 초기화 회로의 등가 회로를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 회로도이다.
도 7은 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 회로도이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 블록도이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 전압 감시 장치(500)를 보여주는 도면들이다.
도 10은 본 발명의 실시 예에 따른 전압 감시 회로의 동작을 예시적으로 보여주는 순서도이다.
도 11a 내지 도 11c는 본 발명의 실시 예에 따른 전압 감시 장치가 적용된 다양한 사용자 시스템들을 예시적으로 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 전압 감시 회로가 적용된 IoT 시스템을 예시적을 보여주는 도면이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 사용자 시스템을 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 사용자 시스템(10)은 전원 소스(11) 및 전자 장치(12)를 포함할 수 있다. 예시적인 실시 예에서, 사용자 시스템(10)은 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동전화기(mobile phone), 화상전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 카메라(camera), 웨어러블 장치(wearable device), 전자 시계(electronic clock), 손목 시계(wrist watch), 가전 제품(home appliance)(예: 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기 등), 인공 지능 로봇, TV, DVD(digital video disk) 플레이어, 오디오, 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플 TVTM, 또는 구글 TVTM), 전자 사전, 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(electronic equipment for ship, 예를 들면, 선박용 항법 장치, 자이로콤파스 등), 항공 전자기기(avionics), 보안 기기, 전자 의복, 전자 키, 캠코더(camcorder), 게임 콘솔(game consoles), HMD(head-mounted display), 평판표시장치(flat panel display device), 전자 액자, 전자 앨범, 통신 기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 서명 입력장치(electronic signature receiving device) 혹은 프로젝터(projector) 등의 다양한 장치들 중 하나 혹은 그 이상의 조합일 수 있다.
전원 소스(11)는 전자 장치(12)가 동작하는데 필요한 전원(VDD)(이하에서, 설명의 편의를 위하여, "전원 전압(VDD)"이라 칭함.)을 제공하도록 구성될 수 있다. 예를 들어, 전원 소스(11)는 배터리, 커패시터 등과 전기 에너지를 저장하도록 구성된 전원 장치이거나 또는 다양한 에너지원들로부터 전기 에너지를 수집하도록 구성된 에너지 하베스팅 전력 장치일 수 있다.
전자 장치(12)는 전원 소스(11)로부터 전원 전압(VDD)을 제공 받을 수 있다. 전자 장치(12)는 전원 전압(VDD)을 사용하여 다양한 동작들을 수행하도록 구성될 수 있다. 예시적인 실시 예에서, 전자 장치(12)는 전원 전압(VDD)이 특정 레벨에 도달한 경우에 동작할 수 있다. 예를 들어, 전원 소스(11)로부터 전원 전압(VDD)이 공급되기 시작한 경우, 전원 전압(VDD)은 0V에서 특정 레벨까지 점진적으로 증가할 수 있다. 전자 장치(12)는 전원 전압(VDD)의 전압 레벨이 특정 전압에 도달한 경우, 전원 전압(VDD)을 사용하여 다양한 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 전자 장치(12)는 전압 감시 장치(100)(Voltage monitoring device)를 포함할 수 있다. 전압 감시 장치(100)는 전원 소스(11)로부터 제공되는 전원 전압(VDD)의 레벨을 감시하도록 구성될 수 있다. 예를 들어, 전압 감시 장치(100)는 전원 전압(VDD)이 특정 레벨에 도달한 경우, 특정 신호를 출력할 수 있다. 전자 장치(12)는 또는 전자 장치(12)에 포함된 다양한 구성 요소들(예를 들어, IP 블록, 프로세싱 유닛 등)은 전압 감시 장치(100)로부터의 특정 신호에 응답하여, 다양한 동작을 수행할 수 있다. 이하의 도면들을 참조하여, 전압 감시 장치(100)의 구체적인 구조 및 동작이 설명된다.
도 2는 도 1의 전압 감시 장치를 예시적으로 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 전압 감시 장치(100)는 스위칭 회로(110), 전압 검출 회로(120), 초기화 회로(130), 및 출력 회로(140)를 포함할 수 있다.
스위칭 회로(100)는 출력 회로(140)로부터 출력되는 리셋 신호(RST)에 응답하여 동작할 수 있다. 예를 들어, 스위칭 회로(100)는 출력 회로(140)로부터 리셋 신호(RST)를 수신할 수 있고, 수신된 리셋 신호(RST)에 응답하여 스위칭 신호(SW)를 출력할 수 있다. 예시적인 실시 예에서, 스위칭 신호(SW)는 전원 전압(VDD)에 대응하는 신호일 수 있다.
전압 검출 회로(120)는 스위칭 회로(110)로부터 스위칭 신호(SW)를 수신하고, 전원 전압(VDD)을 수신하고, 수신된 스위칭 신호(SW) 및 전원 전압(VDD)에 응답하여 검출 신호(DT)를 출력할 수 있다. 예시적인 실시 예에서, 검출 신호(DT)는 특정 조건에서, 로직 하이(HIGH)의 레벨을 가질 수 있다. 예를 들어, 검출 신호(DT)는 전원 전압(VDD)이 특정 레벨에 도달하거나 또는 스위칭 신호(SW)가 기준 전압(VREF)에 도달한 경우, 로직 하이(HIGH)가 될 수 있다.
초기화 회로(130)는 전원 전압(VDD)에 응답하여 초기화 신호(INT)를 출력할 수 있다. 예를 들어, 초기화 회로(130)는 전원 전압(VDD)을 특정 시간만큼 지연시킬 수 있고, 지연된 전원 전압(VDD)은 초기화 신호(INT)로서 출력될 수 있다. 예시적인 실시 예에서, 초기화 회로(130)에 의해 전원 전압(VDD)이 지연되는 특정 시간은 초기화 회로(130) 내의 RC-지연에 의해 결정될 수 있다.
출력 회로(140)는 초기화 회로(130)로부터 초기화 신호(INT)를 수신하고, 전압 검출 회로(120)로부터 검출 신호(DT)를 수신할 수 있다. 출력 회로(140)는 초기화 신호(INT) 및 검출 신호(DT)를 기반으로 리셋 신호(RST)를 출력할 수 있다.
예시적인 실시 예에서, 전원 전압(VDD)이 상승하기 시작하는 초기 구간(이하에서, 설명의 편의를 위하여, "전원 전압(VDD)의 초기 구간"이라 칭함.)에서, 출력 회로(140)는 초기화 신호(INT)에 응답하여 로직 로우(LOW)의 리셋 신호(RST)를 출력할 수 있다. 즉, 전원 전압(VDD)의 초기 구간에서, 출력 회호(140)로부터 출력되는 리셋 신호(RST)는, 초기화 회로(130)에 의해, 로직 로우(LOW)를 유지할 수 있다. 예시적인 실시 예에서, 전원 전압(VDD)의 초기 구간은 전원 전압(VDD)이 0V로부터 상승하기 시작하는 시점으로부터 시작하는 소정의 구간을 가리키거나 또는 전원 전압(VDD)이 0V로부터 특정 레벨까지 상승하는 구간을 가리킬 수 있다.
로직 로우(LOW)의 리셋 신호(RST)에 응답하여 스위칭 회로(110)는 전원 전압(VDD)에 대응하는 스위칭 신호(SW)를 출력할 수 있다. 전원 전압(VDD)의 초기 구간에서, 초기화 회로(130)에 의해 리셋 신호(RST)가 특정 레벨(예를 들어, 로직 로우(LOW))로 설정되고, 특정 레벨로 설정된 리셋 신호(RST)에 응답하여, 스위칭 회로(110)가 전원 전압(VDD)에 대응하는 스위칭 신호(SW)를 출력할 수 있다. 이에 따라, 전원 전압(VDD)의 초기 구간에서, 전압 감시 장치(100)의 동작의 신뢰성이 향상될 수 있다.
예시적인 실시 예에서, 전원 전압(VDD)이 특정 레벨에 도달한 경우, 전압 감시 장치(120)는 로직 하이(HIGH)의 검출 신호(DT)를 출력할 수 있다. 출력 회로(140)는 로직 하이(HIGH)의 검출 신호(DT)에 응답하여, 로직 하이(HIGH)의 리셋 신호(RST)를 출력할 수 있다. 리셋 신호(RST)가 로직 하이(HIGH)가 된 경우, 스위칭 회로(110)는 로직 로우(LOW)의 스위칭 신호(SW)를 출력할 수 있다. 이후에, 전압 검출 회로(120)는 로직 로우(LOW)의 스위칭 신호(SW)에 응답하여, 동작을 중단할 수 있다. 예시적인 실시 예에서, 전압 검출 회로(120)의 동작이 중단되는 것은, 전압 검출 회로(120)를 통해 전류가 흐르지 않도록 하는 것을 의미할 수 있다. 전압 검출 회로(120)의 동작이 중단되더라도, 출력 회로(140)는 리셋 신호(RST)를 로직 하이(HIGH)로 유지할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 전압 감시 장치(100)는, 전원 전압(VDD)의 초기 구간에서, 초기화 회로(130)를 통해 스위칭 회로(110)의 동작의 신뢰성을 보장할 수 있다. 또는, 전압 감시 장치(100)는 전원 전압(VDD)이 특정 레벨에 도달한 이후에, 전압 검출기(120)의 동작을 중단시킴으로써, 전압 감시 장치(100)에서 사용되는 전류 소모량을 감소시킬 수 있다.
예시적인 실시 예에서, 상술된 다양한 신호들의 레벨 또는 로직 값은 본 발명의 실시 예를 명확하게 설명하기 위한 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 3은 도 2의 전압 감시 장치를 상세하게 보여주는 회로도이다. 도 4는 도 3의 회로도의 동작을 설명하기 위한 타이밍도이다. 예시적인 실시 예에서, 도 3에 도시된 회로도는 본 발명의 실시 예를 명확하게 설명하기 위한 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 기술적 사상으로부터의 벗어남 없이, 도 3에 도시된 회로도는 동일하거나 또는 유사한 기능을 수행하도록 다양한 등가 회로의 형태로 변형될 수 있다. 도 2 및 도 3을 참조하면, 전압 감시 장치(100)는 스위칭 회로(110), 전압 검출 회로(120), 초기화 회로(130), 및 출력 회로(140)를 포함할 수 있다.
스위칭 회로(110)는 제1 PMOS 트랜지스터(MP1) 및 제2 NMOS 트랜지스터(MN2)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP1)는 제1 노드(n1) 및 제2 노드(n2) 사이에 연결되고, 출력 회로(140)로부터의 리셋 신호(RST)에 응답하여 동작할 수 있다. 제1 NMOS 트랜지스터(MN1)는 제1 노드(n1) 및 접지 노드 사이에 연결되고, 출력 회로(140)로부터의 리셋 신호(RST)에 응답하여 동작할 수 있다. 제1 노드(n1)는 스위칭 신호(SW)가 출력되는 노드를 가리킬 수 있다.
전압 검출 회로(120)는 제1 저항(R1), 제2 저항(R2), 제2 NMOS 트랜지스터(MN2), 및 인버터(IVT)를 포함할 수 있다. 제1 저항(R1)은 전원 노드(즉, 전원 전압(VDD)이 수신되는 노드) 및 제2 노드(n2) 사이에 연결될 수 있다. 제2 저항(R2)은 제2 노드(n2) 및 제3 노드(n2) 사이에 연결될 수 있다. 제2 NMOS 트랜지스터(MN2)는 제3 노드(n3) 및 접지 노드 사이에 연결될 수 있고, 스위칭 신호(SW)에 응답하여 동작할 수 있다. 인버터(IVT)는 제3 노드(n3)의 신호를 반전시킬 수 있고, 반전된 신호를 검출 신호(DT)로서 출력할 수 있다.
초기화 회로(130)는 제2 PMOS 트랜지스터(MP2), 제3 NMOS 트랜지스터(MN3), 및 제1 커패시터(C1)를 포함할 수 있다. 제2 PMOS 트랜지스터(MP2)는 전원 노드 및 초기화 회로(130)의 출력 노드(즉, 초기화 신호(INT)가 출력되는 노드) 사이에 연결될 수 있고, 접지 노드의 레벨에 응답하여 동작할 수 있다. 제3 NMOS 트랜지스터(MN3)는 전원 노드 및 초기화 회로(130)의 출력 노드 사이에 연결될 수 있고, 초기화 회로(130)의 출력 노드의 레벨에 응답하여 동작할 수 있다. 제1 커패시터(C1)는 초기화 노드 및 접지 노드 사이에 연결될 수 있다.
출력 회로(140)는 제3 PMOS 트랜지스터(MP3), 제4 NMOS 트랜지스터(MN4), 래치(LT), 및 지연기(DL)를 포함할 수 있다. 제3 PMOS 트랜지스터(MP3)는 전원 노드 및 래치 입력 노드(LT_in) 사이에 연결될 수 있고, 초기화 회로(130)로부터의 초기화 신호(INT)에 응답하여 동작할 수 있다. 제4 NMOS 트랜지스터(MN4)는 래치 입력 노드(LT_in) 및 접지 노드 사이에 연결될 수 있고, 검출 신호(DT)에 응답하여 동작할 수 있다. 래치(LT)는 래치 입력 노드(LT_in) 및 래치 출력 노드(LT_out) 사이에 연결될 수 있고, 래치 입력 노드(LT_in)의 레벨을 유지, 저장, 또는 래칭하도록 구성될 수 있다. 지연기(DL)는 래치 출력 노드(LT_out)의 신호를 지연 시간만큼 지연시키고, 지연된 신호를 리셋 신호(RST)로서 출력할 수 있다. 예시적인 실시 예에서, 지연기(DL)의 지연 시간은 전압 감시 장치(100)의 구조, 전원 전압(VDD)의 레벨 등에 의해 미리 결정될 수 있다.
다음으로, 도 4를 참조하여, 도 3의 회로도의 동작이 좀 더 상세하게 설명된다. 예시적인 실시 예에서, 도 4에 도시된 타이밍도는 본 발명의 실시 예를 설명하기 위한 예시적인 타이밍도이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 또한, 도 4의 타이밍도는 개략적으로 도시되었으며, 실제 신호 또는 전압의 파형은 도 4의 타이밍도와 다를 수 있다.
이하에서, 설명의 편의를 위하여, 전원 전압(VDD)의 초기 구간 및 안정 구간의 용어들이 사용된다. 전원 전압(VDD)의 초기 구간은 전원 전압(VDD)이 상승하기 시작하는 시점으로부터 전원 전압(VDD)이 특정 레벨에 도달한 시점까지의 구간을 의미할 수 있고, 전원 전압(VDD)의 안정 구간은 전원 전압(VDD)이 특정 레벨에 도달한 시점 이후의 구간을 의미할 수 있다. 그러나, 이러한 용어들은 본 발명의 실시 예를 명확하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 3 및 도 4를 참조하면, 제0 시점(t0)에서 전원 전압(VDD)은 제1 전압(V1)일 수 있다. 이후에, 전원 전압(VDD)은 제0 시점(t0)으로부터 제5 시점(t5)까지의 구간 동안, 제1 전압(V1)으로부터 제2 전압(V2)까지 증가할 수 있다. 예시적인 실시 예에서, 제1 전압(V1)은 0V일 수 있고, 제2 전압(V2)은 전원 소스(11)로부터 지원되는 정격 전압일 수 있다.
전원 전압(VDD)의 초기 구간(예를 들어, 제0 시점(t0)으로부터 제1 시점(t1)까지의 구간, 또는 제0 시점(t0)으로부터 제2 시점(t2)까지의 구간) 동안, 초기화 신호(INT)는 증가하지 않거나 또는 전원 전압(VDD)보다 낮게 증가할 수 있다. 즉, 초기화 신호(INT)는, 제1 시점(t1)으로부터 제5 시점(t5)까지의 구간 동안, 제3 전압(V3)으로부터 제4 전압(V4)까지 증가할 수 있다.
예를 들어, 전원 전압(VDD)의 초기 구간에서, 초기화 회로(130)의 제2 PMOS 트랜지스터(MP2)는 접지 노드의 레벨에 응답하여 턴-온될 수 있고, 이에 따라, 제1 커패시터(C1)가 전원 전압(VDD)에 의해 충전될 수 있다. 이러한 초기화 회로(130)의 구성은 전원 전압(VDD)에 대한 RC-지연으로 나타날 수 있다. 즉, 초기화 신호(INT)는 전원 전압(VDD)과 비교하여, 소정의 시간만큼 지연되어 서서히 증가할 수 있다. 즉, 전원 전압(VDD)의 초기 구간에서, 전원 전압(VDD)과 초기화 신호(INT)는 소정의 레벨만큼 차이를 가질 수 있다. 예시적인 실시 예에서, 초기화 회로(130)에 의해 나타나는 지연 시간은 초기화 회로(130)에 포함된 각 소자들에 의해 발생된 RC-지연 시간과 대응될 수 있다.
전원 전압(VDD)과 초기화 신호(INT)의 레벨 차이에 의해, 출력 회로(140)의 제3 PMOS 트랜지스터(MP3)가 턴-온될 수 있다. 제3 PMOS 트랜지스터(MP3)가 턴-온됨으로써, 래치 입력 노드(LT_in)로 전원 전압(VDD)이 제공될 수 있다. 이에 따라, 래치(LT)의 동작에 의해, 래치 출력 노드(LT_out)는 로직 로우(LOW)가 될 수 있다. 래치 출력 노드(LT_out)가 로직 로우(LOW)이므로, 지연기(DL)에 의해 출력되는 리셋 신호(RST)는 로직 로우(LOW)일 것이다. 즉, 전원 전압(VDD)의 초기 구간에서, 초기화 회로(130)의 동작에 의해 리셋 신호(RST)가 로직 로우(LOW)의 레벨을 유지할 수 있다.
로직 로우(LOW)의 리셋 신호(RST)에 응답하여 스위칭 회로(110)는 스위칭 신호(SW)를 출력할 수 있다. 스위칭 신호(SW)는 전압 검출기(120)의 제2 NMOS 트랜지스터(MN2)의 게이트로 제공될 수 있다. 예를 들어, 로직 로우(LOW)의 리셋 신호(RST)에 응답하여, 스위칭 회로(110)의 제1 PMOS 트랜지스터(MP1)가 턴-온될 수 있고, 스위칭 회로(110)의 제1 NMOS 트랜지스터(MN1)는 턴-오프될 수 있다. 이에 따라, 스위칭 신호(SW)는 전원 전압(VDD)이 제1 및 제2 저항들(R1, R2)에 의해 분배된 전압 레벨을 가질 수 있다. 즉, 전원 전압(VDD)의 초기 구간에서, 스위칭 신호(SW)는 전원 전압(VDD)에 대응되는 신호 또는 전원 전압(VDD)이 제1 및 제2 저항들(R1, R2)에 의해 분배된 신호일 수 있다.
즉, 상술된 바와 같이, 전원 전압(VDD)의 초기 구간에서, 초기화 회로(130)의 동작에 의해, 리셋 신호(RST)가 로직 로우(LOW) 레벨을 유지할 수 있고, 이에 따라, 스위칭 회로(110)가 정상적으로 동작할 수 있다. 다시 말해서, 전원 전압(VDD)의 초기 구간에서의 스위칭 회로(110)의 동작 신뢰성이 보장될 수 있다.
이후에, 스위칭 회로(110)의 제1 PMOS 트랜지스터(MP1)가 턴-온됨에 따라, 스위칭 신호(SW)는 전원 전압(VDD)에 대응하여 상승할 수 있다. 예시적인 실시 예에서, 제2 시점(t2)에서, 스위칭 신호(SW)가 기준 전압(VREF)에 도달할 수 있다. 이 경우, 전압 검출 회로(120)의 제2 NMOS 트랜지스터(MN2)가 턴-온될 수 있다. 제2 NMOS 트랜지스터(MN2)가 턴-온됨으로써, 제3 노드(n3)의 전압 레벨이 접지 전압으로 낮아질 수 있다. 이 경우, 전압 검출 회로(120)의 인버터(IVT)는 로직 하이(HIGH)의 검출 신호(DT)를 출력할 수 있다.
예시적인 실시 예에서, 기준 전압(VREF)은 전압 검출 회로(120)의 제2 NMOS 트랜지스터(MN2)를 턴-온시킬 수 있는 문턱 전압을 가리킬 수 있다. 예시적인 실시 예에서, 기준 전압(VREF)은 제2 NMOS 트랜지스터(MN2)의 다양한 물리적 특성(채널 사이즈, 도핑 농도 등)에 의해 결정될 수 있다. 전원 전압(VDD)이 특정 레벨에 도달한 경우, 스위칭 신호(SW)기 기준 전압(VREF)에 도달할 수 있도록, 제1 및 제2 저항들(R1, R2)의 크기가 결정될 수 있다.
로직 하이(HIGH)의 검출 신호(DT)에 응답하여, 출력 회로(140)의 제4 NMOS 트랜지스터(MN4)가 턴-온되고, 이에 따라, 래치 입력 노드(LT_in)의 전압 레벨이 접지 전압으로 낮아질 수 있다. 이 경우, 래치(LT)의 동작에 의해 래치 출력 노드(LT_out)는 로직 하이(HIGH)가 되고, 지연기(DL)는 래치 출력 노드(LT_out)의 신호를 소정의 시간(예를 들어, t2~t3)만큼 지연시켜, 로직 하이(HIGH)의 리셋 신호(RST)를 출력할 수 있다.
다시 말해서, 제2 시점(t2)에서, 스위칭 신호(SW)가 기준 전압(VREF)에 도달할 수 있고, 이에 따라 전압 검출 회로(120)는 로직 하이(HIGH)의 검출 신호(DT)를 출력할 수 있다. 제2 시점(t2)에서, 로직 하이(HIGH)의 검출 신호(DT)에 의해 래치 출력 노드(LT_out)가 로직 하이(HIGH)로 상승할 수 있고, 지연기(DL)는 래치 출력 노드(LT_out)의 신호를 소정의 시간만큼 지연시켜, 제3 시점(t3)에서, 로직 하이(HIGH)의 리셋 신호(RST)를 출력할 수 있다.
제3 시점(t3)에서의 로직 하이(RST)의 리셋 신호(RST)에 의해 스위칭 회로(110)의 제1 PMOS 트랜지스터(MP1)는 턴-오프되고, 제1 NMOS 트랜지스터(MN1)는 턴-온될 수 있다. 제3 시점(t3)에서, 제1 NMOS 트랜지스터(MN1)가 턴-온됨에 따라, 스위칭 신호(SW)가 접지 전압으로 낮아질 수 있다. 이 경우, 접지 전압으로 낮아진 스위칭 신호(SW)에 응답하여, 전압 검출 회로(120)의 제2 NMOS 트랜지스터(MN2)가 턴-오프될 수 있다. 전압 검출 회로(120)의 제2 NMOS 트랜지스터(MN2)가 턴-오프됨으로써, 전압 검출 회로(120)를 통해 흐르는 전류가 차단될 수 있다. 즉, 전압 검출 회로(120)의 동작이 중단될 수 있다. 예시적인 실시 예에서, 전압 검출 회로(120)의 동작이 중단되더라도, 래치(LT)에 의해 리셋 신호(RST)는 로직 하이(HIGH)를 유지할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 전압 감시 장치(100)는 전원 전압(VDD)의 초기 구간 동안, 초기화 회로(130)를 사용하여 리셋 신호(RST)를 특정 레벨(예를 들어, 로우 레벨(LOW))로 유지시킴으로써, 스위칭 회로(110)의 동작 신뢰성을 향상시킬 수 있다. 또한, 전압 감시 장치(100)는 전원 전압(VDD)이 특정 레벨에 도달한 경우(또는 스위칭 신호(SW)가 기준 전압(VREF)에 도달한 경우), 전압 검출기(120)의 동작을 중단시킴으로써, 전류 소모를 감소시킬 수 있다. 따라서, 향상된 신뢰성을 갖고, 전력 소모가 감소된 전압 감시 장치가 제공된다.
비록 도면에 명확히 도시되지는 않았으나, 전원 전압(VDD)이 제2 전압(V2)에서, 제1 전압(V1)으로 감소하는 상황(즉, 파워-오프 상황)에서, 초기화 회로(130)의 제3 NMOS 트랜지스터(MN3)는 제1 커패시터(C1)에 충전된 전하를 방전(discharge)시키도록 구성될 수 있다. 즉, 파워-오프 상황에서, 제1 커패시터(C1)가 방전됨으로써, 이후의 파워-온 상황에서, 초기화 회로(130)가 정상적으로 동작할 수 있다.
도 5는 도 3의 초기화 회로의 등가 회로를 설명하기 위한 도면이다. 도 3 및 도 5를 참조하면, 초기화 회로(130)는 제2 PMOS 트랜지스터(MP2), 제3 NMOS 트랜지스터(MN3), 및 제1 커패시터(C1)를 포함할 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
예를 들어, 도 5에 도시된 바와 같이, 초기화 회로(130')는 전원 노드(즉, 전원 전압(VDD)이 인가되는 노드) 및 접지 노드 사이에 직렬 연결된 등가 저항(Req) 및 제1 커패시터(C1)의 등가 회로로 표현될 수 있다. 초기화 신호(INT)는 등가 저항(Req) 및 제1 커패시터(C1) 사이의 노드를 통해 출력될 수 있다. 즉, 초기화 회로(130')는 전원 전압(VDD)을 소정의 시간만큼 지연시키기도록 구성된 RC-지연 회로일 수 있다.
다시 말해서, 본 발명의 실시 예에 따른 초기화 회로(130)는 도면에 도시된 구성들에 한정되지 않으며, 전원 전압(VDD)에 대한 RC-지연을 유발시킴으로써, 전원 전압(VDD)이 RC-지연된 초기화 신호(INT)를 생성할 수 있는 다양한 회로 형태로 구현될 수 있다.
도 6은 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 회로도이다. 설명의 편의를 위하여, 도 3을 참조하여 설명된 구성 요소들의 참조 번호 및 이에 대한 상세한 설명은 생략된다. 도 6을 참조하면, 전압 감시 장치(200)는 스위칭 회로(210), 전압 검출 회로(220), 초기화 회로(230), 및 출력 회로(240)를 포함할 수 있다. 도 6의 스위칭 회로(210) 및 전압 검출 회로(220)는 도 3의 스위칭 회로(110) 및 전압 검출 회로(120)와 유사하므로, 이에 대한 상세한 설명은 생략된다.
도 6의 초기화 회로(230)는 도 3의 초기화 회로(130)와 비교하여, 제3 저항(R3)을 더 포함할 수 있다. 제3 저항(R3)은 제1 커패시터(C1) 및 접지 노드 사이에 연결될 수 있다. 초기화 회로(230)의 제2 PMOS 트랜지스터(MP2)의 게이트는 제1 커패시터(C1) 및 제3 저항(R3) 사이의 노드에 연결될 수 있다.
도 6의 출력 회로(240)는 도 3의 출력 회로(140)와 비교하여, 제2 커패시터(C2), 제3 커패시터(C3), 및 제4 커패시터(C4)를 더 포함할 수 있다. 제2 커패시터(C2)는 전원 노드 및 래치 입력 노드(LT_in) 사이에 연결될 수 있다. 제3 커패시터(C3)는 래치 출력 노드(LT_out) 및 접지 노드 사이에 연결될 수 있다. 제4 커패시터(C4)는 리셋 신호(RST)가 출력되는 출력 노드 및 접지 노드 사이에 연결될 수 있다.
예시적인 실시 예에서, 제3 저항(R3) 및 제2 내지 제4 커패시터들(C2~C4)은 전압 감시 장치(200)의 동작 신뢰성을 향상시키는 기능을 제공할 수 있다. 예를 들어, 제3 저항(R3)은 제2 PMOS 트랜지스터(MP2)의 게이트로 제공되는 신호의 신뢰성을 향상시키는 기능을 제공할 수 있다. 제2 커패시터(C2)는 전원 전압(VDD)의 상승 속도에 따라, 래치 입력 노드(LT_in)의 레벨을 함께 상승시킴으로써, 전원 전압(VDD)의 초기 구간에서, 래치(LT)의 입력 레벨을 로직 하이(HIGH)가 되도록 도움을 줄 수 있다. 제3 커패시터(C3)는 래치 출력 노드(LT_out)의 레벨의 신뢰성을 향상시키는 기능을 가질 수 있다. 예를 들어, 제3 커패시터(C3)는 전원 전압(VDD)의 초기 구간에서, 래치 출력 노드(LT_out)의 레벨을 로직 로우(LOW)로 유지하는데 도움을 줄 수 있다. 제4 커패시터(C4)는 리셋 신호(RST)의 레벨의 신뢰성을 향상시키는 기능을 가질 수 있다. 예를 들어, 제4 커패시터(C4)는 전원 전압(VDD)의 초기 구간에서, 리셋 신호(RST)의 레벨을 로직 로우(LOW)로 유지하는데 도움을 줄 수 있다. 즉, 제2 내지 제4 커패시터들(C2~C4)은 전원 전압(VDD)의 초기 구간에서, 스위칭 회로(210)의 제1 PMOS 트랜지스터(MP1)가 턴-온되도록 각 노드의 신호 레벨을 유지시키는데 도움을 줄 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 전압 감시 장치(200)는 다양한 수동 소자(예를 들어, 저항, 커패시터 등)를 사용하여, 동작의 신뢰성을 향상시킬 수 있다. 예시적인 실시 예에서, 도 6에 도시된 회로도는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 실시 예에 따른 전압 감시 회로는 도면에 도시된 소자들 이외의 다른 소자들을 더 포함하거나 또는 도면에 도시된 수동 소자들 중 일부 또는 전부를 포함하지 않을 수 있다.
도 7은 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 회로도이다. 도 7을 참조하면, 전압 감시 장치(300)는 스위칭 회로(310), 전압 검출 회로(320), 초기화 회로(330), 및 출력 회로(340)를 포함할 수 있다. 도 7의 스위칭 회로(310), 전압 검출 회로(320), 및 초기화 회로(330)는 도 3의 스위칭 회로(110), 전압 검출 회로(120), 및 초기화 회로(130)와 유사하므로, 이에 대한 상세한 설명은 생략된다.
출력 회로(340)는 지연기(DL), 플립 플롭(D-FF), 및 제4 커패시터(C4)를 포함할 수 있다. 지연기(DL)는 전압 검출 회로(320)로부터의 검출 신호(DT)를 지연 시간만큼 지연시켜, 지연된 검출 신호(DT_d)를 출력할 수 있다.
플립 플롭(D-FF)은 하이 레벨(H)의 신호를 입력 단자(D)를 통해 수신하고, 지연된 검출 신호(DT_d)를 클럭 단자를 통해 수신하고, 초기화 신호(INT)를 리셋 단자(/R)를 통해 수신할 수 있다. 플립 플롭(D-FF)은 수신된 신호들을 기반으로 출력 단자(Q)를 통해 리셋 신호(RST)를 출력할 수 있다.
예를 들어, 플립 플롭(D-FF)은 지연된 검출 신호(DT_d)의 상승 에지에 응답하여 입력 단자(D)를 통해 수신된 신호(즉, 하이 레벨의 신호(H))를 출력 단자(Q)를 통해 리셋 신호(RST)로서 출력할 수 있다. 플립 플롭(D-FF)은 초기화 회로(330)로부터의 초기화 신호(INT)에 응답하여, 출력 단자(Q)를 통해 출력되는 리셋 신호(RST)를 리셋시킬 수 있다(즉, 리셋 신호(RST)를 로우 레벨(LOW)로 낮춤).
제4 커패시터(C4)는 플립 플롭(D-FF)의 출력 단자(Q) 및 접지 노드 사이에 연결될 수 있다. 예시적인 실시 예에서, 앞서 설명된 바와 같이, 제4 커패시터(C4) 또는 초기화 회로(330)의 제3 저항(R3)은 생략될 수 있다.
예시적인 실시 예에서, 앞서 설명된 바와 같이, 초기화 회로(330)는 초기화 신호(INT)를 출력할 수 있다. 전원 전압(VDD)의 초기 구간에서, 플립 플롭(D-FF)은 초기화 신호(INT)에 응답하여 리셋 신호(RST)를 로우 레벨(LOW)로 리셋시킬 수 있다. 로우 레벨(LOW)의 리셋 신호(RST)에 응답하여, 스위칭 회로(310) 및 전압 검출 회로(320)는 앞서 설명된 바와 유사하게 동작할 수 있으며, 전원 전압(VDD)이 특정 레벨에 도달한 경우, 전압 검출 회로(320)는 로직 하이(HIGH)의 검출 신호(DT)를 출력할 수 있다.
출력 회로(340)의 지연기(DL)는 로직 하이(HIGH)의 검출 신호(DT)를 지연 시간만큼 지연시켜, 지연된 검출 신호(DT_d)를 출력할 수 있다. 플립 플롭(D-FF)은 지연된 검출 신호(DT_d)의 상승 에지에 응답하여, 입력 단자(D)의 신호(H)를 리셋 신호(RST)로서 출력할 수 있다. 이 경우, 리셋 신호(RST)는 로직 하이(HIGH)로 상승하며, 이후의 스위칭 회로(310) 및 전압 검출 회로(320)의 동작(즉, 전압 검출 회로(320)의 동작이 중단되는 구성)은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 전압 감시 장치를 예시적으로 보여주는 블록도이다. 도 8a 및 도 8b를 참조하면, 전압 감시 장치(400 또는 400')는 스위칭 회로(410), 전압 검출 회로(420), 초기화 회로(430), 출력 회로(440), 및 버퍼(450)를 포함할 수 있다. 도 8a 또는 도 8b의 스위칭 회로(410), 전압 검출 회로(420), 초기화 회로(430), 및 출력 회로(440)는 도 2, 도 3, 도 5, 도 6, 및 도 7의 스위칭 회로(110, 210, 310), 전압 검출 회로(120, 220, 320), 초기화 회로(310, 320, 330), 및 출력 회로(410, 420, 430)와 유사하므로, 이에 대한 상세한 설명은 생략된다.
앞선 실시 예들과 비교하여, 도 8a 및 도 8의 전압 감시 장치(400 또는 400')는 버퍼(450)를 더 포함할 수 있다. 버퍼(450)는 리셋 신호(RST)를 버퍼링하도록 구성될 수 있다. 예를 들어, 전압 감시 장치(400, 400')로부터 출력되는 리셋 신호(RST)는 전압 감시 장치(400, 400')가 포함된 전자 장치(도 1참조)의 다양한 기능 블록들로 제공될 수 있다. 다양한 기능 블록들은 리셋 신호(RST)에 응답하여, 전원 전압(VDD)이 특정 레벨에 도달했음을 인지하고, 특정 레벨에 도달한 전원 전압(VDD)을 사용하여 다양한 동작들을 수행할 수 있다.
즉, 전압 감시 장치(400, 400') 이후의 다양한 기능 블록들의 구조 또는 개수에 따라, 리셋 신호(RST)의 파형이 변형될 수 있다. 이 때, 버퍼(450)는 다양한 기능 블록들에 의한 리셋 신호(RST)의 파형 변형을 방지하도록 구성될 수 있다.
예시적인 실시 예에서, 스위칭 회로(410)로 피드백되는 리셋 신호(RST)는 도 8a에 도시된 바와 같이 버퍼(450)의 전단에서 제공될 수 있거나, 또는 도 8b에 도시된 바와 같이 버퍼(450)의 후단에서 제공될 수 있다.
예시적인 실시 예에서, 도 8a 및 도 8b의 실시 예들에서, 하나의 버퍼(450)가 도시되었으나, 본 발명의 범위가 이에 한정되는 것은 아니며, 전압 감시 회로(400, 400')는 추가 버퍼들을 더 포함할 수 있다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 전압 감시 장치(500)를 보여주는 도면들이다. 도 9a 및 도 9b를 참조하면, 전압 감시 장치(500)는 스위칭 회로(510), 전압 검출 회로(520), 초기화 회로(530), 출력 회로(540), 및 버퍼(550)를 포함할 수 있다.
도 9a 및 도 9b의 초기화 회로(530) 및 출력 회로(540)는 도 2, 도 3, 도 5, 도 6, 도 7, 도 8a, 및 도 8b의 초기화 회로(310, 320, 330, 430), 및 출력 회로(410, 420, 430, 440)와 유사하므로, 이에 대한 상세한 설명은 생략된다.
도 9a 및 도 9b의 스위칭 회로(510) 및 전압 검출 회로(520)는 앞서 설명된 스위칭 회로들(110, 210, 310, 410) 및 전압 검출 회로들(120, 220, 320, 420)와 반대 극성을 가질 수 있다. 예를 들어, 도 9b에 도시된 바와 같이, 스위칭 회로(510)는 제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP1)는 전원 전압(VDD)이 인가되는 전원 노드 및 제1 노드(n1) 사이에 연결되고, 반전된 리셋 신호(/RST)에 응답하여 동작할 수 있다. 제1 NMOS 트랜지스터(MN1)는 제1 노드(n1) 및 제2 노드(n2) 사이에 연결되고, 반전된 리셋 신호(/RST)에 응답하여 동작할 수 있다.
전압 검출 회로(520)는 제4 PMOS 트랜지스터(MP4), 제1 저항(R1), 제2 저항(R2), 및 인버터(IVT)를 포함할 수 있다. 제4 PMOS 트랜지스터(MP4)는 전원 노드 및 제3 노드(n3) 사이에 연결될 수 있고, 스위칭 신호(SW)에 응답하여 동작할 수 있다. 제1 저항(R1)은 제3 노드(n3) 및 제2 노드(n2) 사이에 연결될 수 있다. 제2 저항(R2)은 제2 노드(n2) 및 접지 노드 사이에 연결될 수 있다. 인버터(IVT)는 제3 노드(n3)의 신호를 반전시켜, 검출 신호(DT)를 출력할 수 있다.
도 9b의 전압 감지기(500)의 동작은 이하에서 설명된다. 예를 들어, 앞서 설명된 바와 같이, 전원 전압(VDD)의 초기 구간에서, 출력 회로(540)는, 초기화 회로(530)의 초기화 신호(INT)에 응답하여, 로우 레벨(LOW)의 리셋 신호(RST)를 출력할 수 있다. 출력 회로(540)로부터 출력된 리셋 신호(RST)는 인버터들(551, 552)를 통해 최종 리셋 신호(RST)로 출력될 수 있다. 이 때, 인버터(551)는 반전된 리셋 신호(/RST)를 출력할 수 있다. 즉, 전원 전압(VDD)의 초기 구간에서, 반전된 리셋 신호(/RST)는 하이 레벨(HIGH)을 가질 것이다.
하이 레벨(HIGH)의 반전된 리셋 신호(/RST)에 응답하여, 스위칭 회로(510)의 제1 NMOS 트랜지스터(MN1)가 턴-온될 수 있다. 이에 따라, 스위칭 신호(SW)는 접지 전압이 될 수 있다. 접지 전압의 스위칭 신호(SW)에 응답하여, 전압 검출 회로(520)의 제4 PMOS 트랜지스터(MP4)가 턴-온될 수 있고, 이에 따라, 제3 노드(n3)의 전압이 전원 전압(VDD)에 의해 상승할 수 있다.
제3 노드(n3)의 전압이 특정 레벨에 도달한 경우(즉, 전원 전압(VDD)이 특정 레벨에 도달한 경우), 인버터(IVT)에 의해 검출 신호(DT)가 로직 하이(HIGH)가 될 수 있다. 로직 하이(HIGH)의 검출 신호(DT)에 응답하여, 출력 회로(540)는 로직 하이(HIGH)의 리셋 신호(RST)를 출력할 수 있다. 이에 따라, 반전된 리셋 신호(/RST)는 로직 로우(LOW)가 될 수 있다.
로직 로우(LOW)의 반전된 리셋 신호(/RST)에 응답하여, 제1 NMOS 트랜지스터(MN1)가 턴-오프되고, 제1 PMOS 트랜지스터(MP1)가 턴-온 될 수 있다. 제1 PMOS 트랜지스터(MP1)가 턴-온됨으로써, 스위칭 신호(SW)가 전원 전압(VDD)으로 상승할 수 있고, 스위칭 신호(SW)에 응답하여, 전압 검출 회로(520)의 제4 PMOS 트랜지스터(MP4)가 턴-오프될 수 있다. 즉, 리셋 신호(RST)가 로직 하이(HIGH)로 상승함(또는 반전된 리셋 신호(/RST)가 로직 로우(LOW)로 하강함)으로써, 전압 검출 회로(520)의 동작이 중단될 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 전압 감시 장치는 전원 전압(VDD)의 초기 구간에서, 리셋 신호(RST)를 특정 레벨(예를 들어, 로직 로우(LOW))로 유지시킬 수 있다. 이에 따라, 전원 전압(VDD)의 초기 구간에서의 스위칭 회로의 동작 신뢰성이 보장될 수 있다. 또한, 전원 전압(VDD)의 안정 구간에서, 전압 검출 회로의 동작이 중단됨으로써, 전압 검출 회로에 의해 소모되는 전류가 차단될 수 있다. 이에 따라, 전원 전압(VDD)의 안정 구간에서의 소모 전력이 감소될 수 있다. 따라서, 향상된 신뢰성 및 감소된 전력 소모를 갖는 전압 감시 장치가 제공될 수 있다.
예시적인 실시 예에서, 반전된 리셋 신호(/RST)는 버퍼(550) 내의 인버터(551)에 의해 생성되는 것으로 도 9b에 도시되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 비록 도면에 명확히 도시되지는 않았으나, 스위칭 회로(510)는 리셋 신호(RST)를 반전시켜, 반전된 리셋 신호(/RST)를 생성하도록 구성된 추가 인버터를 더 포함할 수 있다.
도 10은 본 발명의 실시 예에 따른 전압 감시 회로의 동작을 예시적으로 보여주는 순서도이다. 설명의 편의를 위하여, 도 2의 전압 감시 회로(100)를 참조하여, 도 10의 순서도가 설명된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 도 10의 순서도에 따른 동작은 본 발명의 실시 예에 따른 다양한 전압 감시 회로들에 의해 수행될 수 있다.
도 2 및 도 10을 참조하면, S110 단계에서, 전압 감시 회로(100)는 전원 전압(VDD)을 제공받을 수 있다. 예를 들어, 전압 감시 회로(100)로 제공되는 전원 전압(VDD)이 0V로부터 증가하기 시작할 수 있다.
S120 단계에서, 전압 감시 회로(100)는 스위칭 회로(110)를 초기화시킬 수 있다. 예를 들어, 앞서 설명된 바와 같이, 전압 감시 회로(100)의 초기화 회로(130)는 전원 전압(VDD)의 초기 구간에서, 초기화 신호(INT)를 출력할 수 있고, 출력 회로(140)는 초기화 신호(INT)에 응답하여 로직 로우(LOW)의 리셋 신호(RST)를 출력할 수 있다. 스위칭 회로(110)는 로직 로우(LOW)의 리셋 신호(RST)에 응답하여 초기화될 수 있다. 예시적인 실시 예에서, 스위칭 회로(110)의 초기화는 앞서 설명된 바와 같이, 전원 전압(VDD)의 초기 구간에서, 스위칭 회로(110)가 스위칭 신호(SW)를 정확하게 생성하도록 하는 동작을 가리킬 수 있다.
S130 단계에서, 전압 감시 회로(100)는 전원 전압(VDD)이 특정 전압(VC)에 도달하였는지 판별할 수 있다. 전원 전압(VDD)이 특정 전압(VC)에 도달하지 않은 경우, 전압 감시 회로(100)는 S130 단계의 동작을 계속할 수 있고, 전원 전압(VDD)이 특정 전압(VC)에 도달한 경우, 전압 감시 회로(100)는 S140 단계의 동작을 수행할 수 있다. 또는, S130 단계에서, 전압 감시 회로(100)는 스위칭 신호(SW)가 기준 전압(VREF)에 도달하였는지 판별할 수 있다. 스위칭 신호(SW)가 기준 전압(VREF)에 도달하지 않은 경우, 전압 감시 회로(100)는 S130 단계의 동작을 계속할 수 있고, 스위칭 신호(SW)가 기준 전압(VREF)에 도달한 경우, 전압 감시 회로(100)는 S140 단계의 동작을 수행할 수 있다.
예시적인 실시 예에서, 앞서 설명된 바와 같이, 스위칭 신호(SW)는 전원 전압(VDD)에 대응되는 신호일 수 있다. 다시 말해서, 스위칭 신호(SW)는 전원 전압(VDD)이 전압 검출 회로(120)의 제1 및 제2 저항들(R1, R2)에 의해 분배된 전압일 수 있다. 즉, 전원 전압(VDD)이 특정 전압(VC)에 도달한 것은 스위칭 신호(SW)가 기준 전압(VREF)에 도달할 것을 의미할 수 있으며, 그 반대의 의미도 가능하다.
S140 단계에서, 전압 감시 회로(100)는 전압 검출 회로(120)의 동작을 중단시킬 수 있다. 예를 들어, 앞서 설명된 바와 같이, 전압 감시 회로(100)의 출력 회로(140)는 로직 하이(HIGH)의 검출 신호(DT)에 응답하여, 로직 하이(HIGH)의 리셋 신호(RST)를 출력할 수 있다. 로직 하이(HIGH)의 리셋 신호(RST)에 응답하여, 스위칭 회로(110)의 스위칭 신호(SW)는 접지 레벨이 될 수 있고, 이에 따라, 전압 검출 회로(120)의 제2 NMOS 트랜지스터(MN2)가 턴-오프될 수 있다. 이에 따라, 전압 검출 회로(120)를 통해 소모되는 전류가 차단될 수 있다. 다시 말해서, 전원 전압(VDD)의 안정 구간에서, 전압 감시 회로(100)의 소모 전력이 감소될 수 있다.
도 11a 내지 도 11c는 본 발명의 실시 예에 따른 전압 감시 장치가 적용된 다양한 사용자 시스템들을 예시적으로 보여주는 블록도이다. 도 11a를 참조하면, 사용자 시스템(1000)은 전원 소스(1100) 및 전자 장치(1200)를 포함할 수 있다. 전원 소스(1100)는 전원 전압(VDD)을 제공하도록 구성될 수 있다.
전자 장치(1200)는 복수의 기능 블록들(1210~12n0)(예를 들어, IP 블록들(intellectual property blocks)) 및 전압 감시 장치(VM)를 포함할 수 있다. 예시적인 실시 예에서, 전자 장치(1200)는 다양한 기능들 또는 동작들을 수행하도록 구성된 AP(application processor), 모뎀 등과 같은 하드웨어 구성들일 수 있다. 복수의 기능 블록들(1210~12n0) 각각은 전원 소스(1100)로부터의 전원 전압(VDD)을 사용하여 다양한 기능들 또는 동작들을 수행하도록 구성될 수 있다.
전압 감시 회로(VM)는 앞서 설명된 다양한 전압 감시 회로들 중 하나일 수 있다. 예를 들어, 전압 감시 회로(VM)는 전원 소스(1100)로부터 제공되는 전원 전압(VDD)의 레벨을 감시하고, 전원 전압(VDD)이 특정 레벨에 도달한 경우, 리셋 신호(RST)를 출력할 수 있다. 예시적인 실시 예에서, 복수의 기능 블록들(1210~12n0) 각각은 리셋 신호(RST)에 응답하여 다양한 기능들 또는 동작들을 개시할 수 있다. 예시적인 실시 예에서, 전자 장치(1200)는 하나의 반도체 칩, 하나의 반도체 다이, 하나의 반도체 패키지, 또는 하나의 반도체 모듈로 구현될 수 있다.
도 11b를 참조하면, 사용자 시스템(2000)은 전원 소스(2100) 및 복수의 주변 장치들(2200~2k00)을 포함할 수 있다. 전원 소스(2100)는 전원 전압(VDD)을 제공하도록 구성될 수 있다.
복수의 주변 장치들(2200~2k00) 각각은 전원 소스(2100)로부터의 전원 전압(VDD)을 사용하여 다양한 기능을 수행하도록 구성된 장치일 수 있다. 예시적인 실시 예에서, 복수의 주변 장치들(200~2k00) 각각은 AP, 모뎀, CPU, GPU 등과 같은 별도의 하드웨어 장치들일 수 있다. 복수의 주변 장치들(2000~2k00) 각각은 전압 감시 장치(VM)를 각각 포함할 수 있다. 전압 감시 장치(VM)는 앞서 설명된 전압 감시 장치들 중 하나일 수 있으며, 이에 대한 상세한 설명은 생략된다.
도 11c를 참조하면, 사용자 시스템(3000)은 전원 소스(3100) 및 복수의 주변 장치들(3200~3k00)을 포함할 수 있다. 전원 소스(3100)는 전원 전압(VDD)을 제공하도록 구성될 수 있다. 전원 소스(3100)는 전압 감시 장치(VM)를 포함할 수 있다. 전압 감시 장치(VM)는 앞서 설명된 전압 감시 장치들 중 하나일 수 있다. 예를 들어, 전압 감시 장치(VM)는 외부로 제공될 전원 전압(VDD)을 감시하고, 전원 전압(VDD)이 특정 레벨에 도달한 경우, 리셋 신호(RST)를 출력할 수 있다. 복수의 주변 장치들(3200~32k0) 각각은 전원 소스(3100)로부터의 전원 전압(VDD) 및 리셋 신호(RST)에 응답하여 다양한 기능들 또는 동작들을 개시할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 전압 감시 회로는 다양한 전자 장치들에서 다양한 형태로 적용될 수 있다. 예를 들어, 전압 감시 회로는 다양한 전자 장치들 각각에 포함되거나 또는 다양한 전자 장치들과 별도의 하드웨어 구성으로 구현될 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 12는 본 발명의 실시 예에 따른 전압 감시 회로가 적용된 IoT 시스템을 예시적을 보여주는 도면이다. 도 12를 참조하면, IoT 네트워크 시스템(4000)은 IoT 네트워크 시스템에 포함되는 다양한 구성 요소들을 포함할 수 있다.
사물 인터넷(IoT, Internet of Things)은 유/무선 통신을 이용하는 사물 상호 간의 네트워크를 의미할 수 있다. 예시적인 실시 예에서, 사물 인터넷(IoT)은 IoT 네트워크 시스템, USN(Ubiquitous Sensor Network) 통신 시스템, MTC(Machine Type Communications) 통신 시스템, MOC(Machine Oriented Communication) 통신 시스템, M2M(Machine to Machine) 통신 시스템 또는 D2D(Device to Device) 통신 시스템 등의 다양한 용어로 사용될 수 있다. 본 문서에서 언급될 IoT 네트워크 시스템은 IoT 기기, 액세스 포인트(AP), 게이트웨이, 통신망, 서버 등으로 구성될 수 있다.
하지만 이러한 구성요소들은 IoT 네트워크 시스템을 설명하기 위하여 분류된 것이며, IoT 네트워크 시스템의 범위를 제한하기 위한 것은 아니다. 또한 IoT 네트워크 시스템은 IoT 네트워크 시스템 내의 2개 이상의 구성 요소 간의 정보 교환(통신)을 위해 UDP(User Datagram Protocol), TCP(Transmission Control Protocol) 등의 전송 프로토콜, 6LoWPAN (IPv6 Low-power Wireless Personal Area Networks) 프로토콜, IPv6 인터넷 라우팅 프로토콜, 그리고 CoAP(constrained application protocol), HTTP(hypertext transfer protocol), MQTT(message queue telemetry transport), MQTT-S(MQTT for sensors networks) 등의 애플리케이션 프로토콜을 이용할 수 있다.
무선 센서 네트워크(wireless sensor network(WSN))에서 복수의 IoT 기기들(4110, 4112, 4114 및 4116) 각각은 싱크 노드 또는 센서 노드로 사용될 수 있다. 싱크 노드는 기지국(base station)이라고도 불리며, WSN과 외부 네트워크(예컨대, 인터넷)를 연결하는 게이트웨이의 역할을 하고, 각 센서 노드로 태스크(task)를 부여하고, 각 센서 노드에 의해 감지된 이벤트(event)를 수집할 수 있다. 센서 노드는 감각 정보 (sensory information)의 처리와 수집(gathering)을 수행할 수 있는 WSN 내의 노드이고, 센서 노드는 WSN 내에서 서로 접속된 노드들 사이에서 통신을 수행할 수 있는 노드일 수 있다.
복수의 IoT 기기들(4110, 4112, 4114 및 4116)은 자체 전력을 사용하여 동작하는 능동 IoT 기기와 외부에서 무선으로 가해진 전력에 의하여 동작하는 수동 IoT 기기를 포함할 수 있다. 능동 IoT 기기는 냉장고, 에이컨, 전화기, 자동차 등을 포함할 수 있다. 수동 IoT 기기는 RFID(Radio Frequency Identification) tag나 NFC tag를 포함할 수 있다. 예시적인 실시 예에서, 복수의 IoT 기기들(4110, 4112, 4114 및 4116)은 자체 전력 또는 무선 전력을 기반으로 동작하므로, 복수의 IoT 기기들(4110, 4112, 4114 및 4116) 각각은 초저전력 기반의 장치들일 수 있다. 예시적인 실시 예에서, 복수의 IoT 기기들(4110, 4112, 4114 및 4116) 각각은 도 1 내지 도 11c를 참조하여 설명된 전압 감시 회로를 포함할 수 있다. 즉, 복수의 IoT 기기들(4110, 4112, 4114 및 4116) 각각은 전원 전압(VDD)의 안정 구간에서, 전압 검출 회로의 동작을 차단함으로써, 전력 소모를 감소시킬 수 있고, 이로 인하여, 복수의 IoT 기기들(4110, 4112, 4114 및 4116) 각각에서의 초저전력 기반의 동작이 구현될 수 있다.
다른 측면에서, IoT 기기들(4110, 4112, 4114 및 4116)은 QR 코드, RFID 태그, NFC 태그 등과 같은 수동 통신 인터페이스를 포함할 수 있고, 또는 모뎀(modem), 송수신기(transceiver) 등과 같은 능동 통신 인터페이스를 포함할 수 있다.
IoT 기기들(4110, 4112, 4114, 및 4116)은 센서를 이용하여 데이터를 수집하거나 수집된 데이터를 유/무선 통신 인터페이스를 통하여 외부로 전송할 수 있다. 또한, 유/무선 통신 인터페이스를 통하여 제어정보 및/또는 데이터를 송신 및/또는 수신할 수 있다. 유선 또는 무선 통신 인터페이스는 접근 가능한 인터페이스 중 하나일 수 있다.
IoT 네트워크 시스템(4000)은 엑세스 포인트(Access Point, 4120)를 포함할 수 있다. 복수의 IoT 기기들(4110, 4112 및 4114)은 엑세스 포인트(4120)를 통하여 통신망에 연결되거나 다른 IoT 기기에 연결될 수 있다. 엑세스 포인트(4120)는 하나의 IoT 기기에 내장될 수 있다. 예를 들면, 엑세스 포인트(4120)는 텔레비전에 내장될 수 있다. 이때, 사용자는 텔레비전을 디스플레이를 통하여 엑세스 포인트(4120)에 연결된 적어도 하나의 IoT 기기를 모니터링(monitoring)하거나 제어할 수 있다. 또한, 엑세스 포인트(4120)는 IoT 기기 중 하나에 포함될 수 있다. 예를 들면, 휴대폰은 IoT 기기이면서 동시에 다른 IoT 기기에 연결되는 엑세스 포인트(4120)일 수 있다. 이때, 휴대폰은 이동 통신망 또는 근거리 무선 네트워크를 통하여 통신망에 연결될 수 있다.
IoT 네트워크 시스템(4000)은 게이트웨이(4125)를 포함할 수 있다. 게이트웨이(4125)는 엑세스 포인트(4120)를 외부 통신망(예를 들면, 인터넷망이나 공중 통신망)에 접속하도록 프로토콜을 변경할 수 있다. IoT 기기들(4110, 4112 및 4114)은 게이트웨이(4125)를 통하여 외부 통신망에 연결될 수 있다. 경우에 따라서는 게이트웨이(4125)는 엑세스 포인트(4120)에 통합되어 구성될 수 있다. 다른 경우에는, 엑세스 포인트(4120)가 제1게이트웨이의 기능을 수행하고 게이트웨이(4125)는 제2 게이트웨이의 기능을 수행할 수도 있다.
게이트웨이(4125)는 IoT 기기들 중 하나에 포함될 수 있다. 예를 들면, 휴대폰은 IoT 기기이면서 동시에 다른 IoT 기기에 연결되는 게이트웨이(4125)일 수 있다. 이 때, 휴대폰은 이동 통신망에 연결될 수 있다.
IoT 네트워크 시스템(4000)은 적어도 하나의 통신망(4130)을 포함할 수 있다. 통신망(4130)은 인터넷 및/또는 공중 통신망(Public communication network)을 포함할 수 있다. 공중 통신망은 이동통신망(mobile cellular network)을 포함할 수 있다. 통신망(4130)은 IoT 기기들(4100, 4112, 4114 및 4116)에서 수집된 정보가 전송되는 채널일 수 있다.
IoT 네트워크 시스템(4000)은 통신망(4130)에 연결된 서버(4140)를 포함할 수 있다. 통신망(4130)은 IoT 기기들(4110, 4112, 4114 및 4116)에서 센싱된 데이터들을 서버(4150)에 전송할 수 있다. 서버(4150)는 전송된 데이터를 저장하거나 분석할 수 있다. 또한, 서버(4150)는 분석된 결과를 통신망(4130)을 통하여 전송할 수 있다. 서버(4150)는 IoT 기기들(4110, 4112, 4114 및 4116) 중 적어도 하나와 연관된 정보를 저장할 수 있고, 서버(4140)는 저장된 정보를 기준으로 관련 IoT 기기에서 전송된 데이터를 분석할 수 있다. 또한, 서버(4140)는 분석결과를 관련 IoT 기기나 사용자 기기에게 통신망을 통하여 송신할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 전원 전압이 제1 지연 시간만큼 지연된 신호인 초기화 신호를 출력하도록 구성된 초기화 회로;
    리셋 신호에 응답하여 스위칭 신호를 출력하도록 구성된 스위칭 회로;
    상기 전원 전압을 기반으로 검출 신호를 출력하고, 상기 스위칭 신호에 응답하여 동작을 중단하도록 구성된 전압 검출 회로; 및
    상기 초기화 신호 및 상기 검출 신호를 기반으로 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함하는 전압 감시 회로.
  2. 제 1 항에 있어서,
    상기 초기화 회로는 상기 전원 전압을 상기 제1 지연 시간만큼 RC-지연시키도록 구성된 RC-지연 회로인 전압 감시 회로.
  3. 제 1 항에 있어서,
    상기 스위칭 신호가 기준 전압에 도달한 경우, 상기 검출 신호가 로직 하이로 전환되는 전압 감시 회로.
  4. 제 3 항에 있어서,
    상기 검출 신호가 상기 로직 하이로 전환된 시점으로부터 제2 지연 시간이 경과한 이후에, 상기 리셋 신호가 로직 하이로 전환되는 전압 감시 회로.
  5. 제 4 항에 있어서,
    상기 로직 하이의 상기 리셋 신호에 응답하여, 상기 스위칭 회로는 로직 로우의 상기 스위칭 신호를 출력하고,
    상기 로직 로우인 상기 스위칭 신호에 응답하여, 상기 전압 검출 회로의 상기 동작이 중단되는 전압 감시 회로.
  6. 제 1 항에 있어서,
    상기 초기화 회로는:
    상기 전원 전압을 수신하는 전원 노드 및 상기 초기화 신호가 출력되는 초기화 신호 노드 사이에 연결되고, 접지 노드의 레벨에 응답하여 동작하도록 구성된 제2 PMOS 트랜지스터;
    상기 초기화 신호 노드 및 상기 접지 노드 사이에 연결된 제1 커패시터; 및
    상기 전원 노드 및 상기 초기화 신호 노드 사이에 연결되고, 상기 초기화 신호에 응답하여 동작하도록 구성된 제3 NMOS 트랜지스터를 포함하는 전압 감시 회로.
  7. 제 1 항에 있어서,
    상기 스위칭 회로는:
    상기 전압 검출 회로 및 상기 스위칭 신호가 출력되는 제1 노드 사이에 연결되고, 상기 리셋 신호에 응답하여 동작하도록 구성된 제1 PMOS 트랜지스터; 및
    상기 제1 노드 및 접지 노드 사이에 연결되고, 상기 리셋 신호에 응답하여 동작하도록 구성된 제1 NMOS 트랜지스터를 포함하는 전압 감시 회로.
  8. 제 7 항에 있어서,
    상기 전압 검출 회로는:
    상기 전원 전압을 수신하는 전원 노드 및 상기 제1 PMOS 트랜지스터의 일단인 제2 노드 사이에 연결된 제1 저항;
    상기 제2 노드 및 제3 노드 사이에 연결된 제2 저항;
    상기 제3 노드 및 상기 접지 노드 사이에 연결되고, 상기 스위칭 신호에 응답하여 동작하도록 구성된 제2 NMOS 트랜지스터; 및
    상기 제3 노드의 레벨에 응답하여, 상기 검출 신호를 출력하도록 구성된 인버터를 포함하는 전압 감시 회로.
  9. 제 1 항에 있어서,
    상기 출력 회로는:
    상기 전원 전압을 수신하는 전원 노드 및 래치 입력 노드 사이에 연결되고, 상기 초기화 신호에 응답하여 동작하도록 구성된 제3 PMOS 트랜지스터;
    상기 래치 입력 노드 및 접지 노드 사이에 연결되고, 상기 검출 신호에 응답하여 동작하도록 구성된 제4 NMOS 트랜지스터;
    상기 래치 입력 노드 및 래치 출력 노드 사이에 연결된 래치; 및
    상기 래치 출력 노드의 신호를 제2 지연 시간만큼 지연시켜, 상기 리셋 신호를 출력하도록 구성된 지연기를 포함하는 전압 감시 회로.
  10. 제 9 항에 있어서,
    상기 출력 회로는:
    상기 전원 노드 및 상기 래치 입력 노드 사이에 연결된 제2 커패시터;
    상기 래치 출력 노드 및 상기 접지 노드 사이에 연결된 제3 커패시터; 및
    상기 리셋 신호가 출력되는 리셋 신호 노드 및 상기 접지 노드 사이에 연결된 제4 커패시터를 더 포함하는 전압 감시 회로.
  11. 제 1 항에 있어서,
    상기 출력 회로는:
    상기 검출 신호를 제2 지연 시간만큼 지연시켜, 지연된 검출 신호를 출력하도록 구성된 지연기; 및
    제1 신호를 수신하는 입력 단자, 상기 지연된 검출 신호를 수신하는 클럭 단자, 상기 초기화 신호를 수신하는 리셋 단자, 및 상기 리셋 신호를 출력하는 리셋 단자를 포함하는 플립 플롭을 포함하는 전압 감시 회로.
  12. 제 11 항에 있어서,
    상기 출력 회로는 상기 출력 단자 및 접지 노드 사이에 연결된 제4 커패시터를 더 포함하는 전압 감시 회로.
  13. 제 1 항에 있어서,
    상기 스위칭 회로는:
    상기 리셋 신호를 반전시켜 반전된 리셋 신호를 생성하도록 구성된 제1 인버터;
    상기 전원 전압을 수신하는 전원 노드 및 상기 스위칭 신호가 출력되는 제1 노드 사이에 연결되고, 상기 반전된 리셋 신호에 응답하여 동작하도록 구성된 제1 PMOS 트랜지스터; 및
    상기 제1 노드 및 상기 전압 검출 회로 사이에 연결되고, 상기 반전된 리셋 신호에 응답하여 동작하도록 구성된 제1 NMOS 트랜지스터를 포함하고,
    상기 전압 검출 회로는:
    상기 전원 노드 및 제3 노드 사이에 연결되고, 상기 스위칭 신호에 응답하여 동작하도록 구성된 제4 PMOS 트랜지스터;
    상기 제3 노드 및 상기 제1 NMOS 트랜지스터의 일단 사이에 연결된 제1 저항;
    상기 제1 NMOS 트랜지스터의 상기 일단 및 상기 접지 노드 사이에 연결된 제2 저항; 및
    상기 제3 노드의 레벨에 응답하여, 상기 검출 신호를 출력하도록 구성된 제2 인버터를 포함하는 전압 감시 회로.
  14. 제1 노드 및 제2 노드 사이에 연결되고, 리셋 신호에 응답하여 동작하도록 구성된 제1 PMOS 트랜지스터;
    상기 제1 노드 및 접지 노드 사이에 연결되고, 상기 리셋 신호에 응답하여 동작하도록 구성된 제1 NMOS 트랜지스터;
    전원 전압을 수신하는 전원 노드 및 상기 제2 노드 사이에 연결된 제1 저항;
    상기 제2 노드 및 제3 노드 사이에 연결된 제2 저항;
    상기 제3 노드 및 상기 접지 노드 사이에 연결되고, 상기 제1 노드의 레벨에 응답하여 동작하도록 구성된 제2 NMOS 트랜지스터;
    상기 제3 노드의 레벨을 기반으로 검출 신호를 출력하도록 구성된 인버터;
    상기 전원 노드 및 초기화 신호를 출력하는 초기화 신호 노드 사이에 연결되고, 제4 노드의 레벨에 응답하여 동작하도록 구성된 제2 PMOS 트랜지스터;
    상기 초기화 신호 노드 및 상기 제4 노드 사이에 연결된 제1 커패시터;
    상기 전원 노드 및 상기 초기화 신호 노드 사이에 연결되고, 상기 초기화 신호에 응답하여 동작하도록 구성된 제3 NMOS 트랜지스터; 및
    상기 초기화 신호 및 상기 검출 신호에 응답하여 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함하는 전압 감시 회로.
  15. 제 14 항에 있어서,
    상기 출력 회로는:
    상기 전원 노드 및 래치 입력 노드 사이에 연결되고, 상기 초기화 신호에 응답하여 동작하도록 구성된 제3 PMOS 트랜지스터;
    상기 래치 입력 노드 및 상기 접지 노드 사이에 연결되고, 상기 검출 신호에 응답하여 동작하도록 구성된 제4 NMOS 트랜지스터;
    상기 래치 입력 노드 및 래치 출력 노드 사이에 연결된 래치; 및
    상기 래치 출력 노드의 신호를 제1 지연 시간만큼 지연시켜, 상기 리셋 신호를 출력하도록 구성된 지연기를 포함하는 전압 감시 회로.
  16. 제 15 항에 있어서,
    상기 전원 노드 및 상기 래치 입력 노드 사이에 연결된 제2 커패시터;
    상기 래치 출력 노드 및 상기 접지 노드 사이에 연결된 제3 커패시터; 및
    상기 리셋 신호가 출력되는 출력 노드 및 상기 접지 노드 사이에 연결된 제4 커패시터를 더 포함하는 전압 감시 회로.
  17. 제 14 항에 있어서,
    상기 출력 회로는:
    상기 검출 신호를 제1 지연 시간만큼 지연시켜, 지연된 검출 신호를 출력하도록 구성된 지연기; 및
    제1 신호를 입력 단자를 통해 수신하고, 상기 지연된 검출 신호를 클럭 단자를 통해 수신하고, 상기 초기화 신호를 리셋 단자를 통해 수신하고, 상기 제1 신호, 상기 지연된 검출 신호, 및 상기 초기화 신호를 기반으로 상기 리셋 신호를 출력 단자를 통해 출력하도록 구성된 플립 플롭을 포함하는 전압 감시 회로.
  18. 제 17 항에 있어서,
    상기 출력 단자 및 상기 접지 노드 사이에 연결된 제2 커패시터를 더 포함하는 전압 감시 회로.
  19. 제 14 항에 있어서,
    상기 접지 노드 및 상기 제5 노드 사이에 연결된 제3 저항을 더 포함하는 전압 감시 회로.
  20. 리셋 신호에 응답하여, 전원 전압을 기반으로 동작하도록 구성된 복수의 기능 블록들; 및
    상기 전원 전압이 특정 레벨에 도달한 경우, 상기 리셋 신호를 출력하도록 구성된 전압 감시 회로를 포함하고,
    상기 전압 감시 회로는:
    상기 전원 전압이 제1 지연 시간만큼 지연된 신호인 초기화 신호를 출력하도록 구성된 초기화 회로;
    상기 리셋 신호에 응답하여 상기 전원 전압 또는 접지 전압에 대응하는 스위칭 신호를 출력하도록 구성된 스위칭 회로;
    상기 전원 전압을 기반으로 검출 신호를 출력하고, 상기 스위칭 신호에 응답하여 동작을 중단하도록 구성된 전압 검출 회로; 및
    상기 초기화 신호 및 상기 전압 검출 회로에 응답하여 상기 리셋 신호를 출력하도록 구성된 출력 회로를 포함하는 전자 장치.


KR1020190067476A 2019-06-07 2019-06-07 전압 감시 장치 및 그것을 포함하는 전자 장치 KR20200140972A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190067476A KR20200140972A (ko) 2019-06-07 2019-06-07 전압 감시 장치 및 그것을 포함하는 전자 장치
US16/781,333 US11467195B2 (en) 2019-06-07 2020-02-04 Voltage monitoring device and electronic device including the same
EP20155859.0A EP3748853B1 (en) 2019-06-07 2020-02-06 Voltage monitoring device and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190067476A KR20200140972A (ko) 2019-06-07 2019-06-07 전압 감시 장치 및 그것을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20200140972A true KR20200140972A (ko) 2020-12-17

Family

ID=69526054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190067476A KR20200140972A (ko) 2019-06-07 2019-06-07 전압 감시 장치 및 그것을 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US11467195B2 (ko)
EP (1) EP3748853B1 (ko)
KR (1) KR20200140972A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614437A (zh) * 2022-03-30 2022-06-10 广州金升阳科技有限公司 一种欠压延时保护电路及供电系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112929995B (zh) * 2021-03-10 2022-10-11 河北蓝蜂信息科技有限公司 无线数传网关
US20240178821A1 (en) * 2022-11-24 2024-05-30 Mediatek Inc. Process variation independent power-up initialization circuit that generates power-up initialization signal with self-shut-off pulse and associated power-up initialization method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563215B2 (ja) 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置
DE59209683D1 (de) * 1992-09-30 1999-06-02 Siemens Ag Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE10024980B4 (de) 2000-05-19 2006-03-23 Atmel Germany Gmbh Verfahren zum Schalten von Transistoren bei kleinen Spannungen
US8963590B2 (en) 2007-06-13 2015-02-24 Honeywell International Inc. Power cycling power on reset circuit for fuse initialization circuitry
CN101394171B (zh) 2008-10-24 2010-08-11 华中科技大学 一种静态零功耗上电复位电路
JP2010147835A (ja) 2008-12-19 2010-07-01 Mitsumi Electric Co Ltd パワーオンリセット回路
DE102009042388B4 (de) 2009-09-21 2011-06-01 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Einschaltrücksetzung
US9369124B2 (en) 2011-04-07 2016-06-14 Nxp B.V. Power-on-reset circuit with low power consumption
TW201246788A (en) * 2011-05-06 2012-11-16 Raydium Semiconductor Corp A power on reset circuit
US8723554B2 (en) 2011-11-10 2014-05-13 Aeroflex Colorado Springs Inc. High-stability reset circuit for monitoring supply undervoltage and overvoltage
CN104811171B (zh) 2014-01-26 2018-01-09 京微雅格（北京）科技有限公司 零电流的上电复位电路
CN104953993B (zh) 2015-06-04 2018-04-10 深圳市芯海科技有限公司 一种高可靠性的超低功耗的复位电路
US9698770B1 (en) 2016-04-07 2017-07-04 Texas Instruments Incorporated Low power reset circuit
US9917577B1 (en) 2016-08-31 2018-03-13 Square, Inc. Brown-out detector and power-on-reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614437A (zh) * 2022-03-30 2022-06-10 广州金升阳科技有限公司 一种欠压延时保护电路及供电系统
CN114614437B (zh) * 2022-03-30 2023-10-20 广州金升阳科技有限公司 一种欠压延时保护电路及供电系统

Also Published As

Publication number Publication date
EP3748853B1 (en) 2023-07-05
US20200386796A1 (en) 2020-12-10
EP3748853A1 (en) 2020-12-09
US11467195B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
EP3748853A1 (en) Voltage monitoring device and electronic device including the same
US20220188165A1 (en) Offload computing protocol
US10631361B2 (en) Method and apparatus for providing user with information received by electronic device
KR102239090B1 (ko) 위치 정보를 제공하기 위한 방법 및 장치
EP3021452A1 (en) Electronic device and battery charge/discharge control method thereof
EP3866558B1 (en) Electronic device and communication connecting method thereof
CN106961655B (zh) 在无线通信系统中用于检测伪造通告器的装置和方法
KR20150094039A (ko) 근거리 무선 통신에서 재연결 방법 및 장치
EP3185431B1 (en) Polling for near field communication
KR102201616B1 (ko) 전자 장치 간의 장치 검색 방법
US10165622B2 (en) Method and system for synchronizing communication between nodes in a Bluetooth network
KR102151135B1 (ko) 전력 관리 방법 및 그 방법을 처리하는 전자 장치
KR20150022335A (ko) 이동 통신 시스템에서 전자 장치의 통신 수행 방법 및 장치
US20140334364A1 (en) Remote wake-up system and method
TW201429287A (zh) 基於移動之適配性掃描
US11985526B2 (en) Transmission method, network device, and terminal
EP4037389A1 (en) Capability parameter determination method, uplink scheduling method, terminal and network side device
US20180206094A1 (en) Apparatus and method for transmitting and receiving signals in mesh network
KR20170092795A (ko) 무선 통신 시스템에서 모바일 디바이스의 신호 검출을 위한 스캔 주기를 제어하는 방법 및 모바일 디바이스
KR102256683B1 (ko) 재난 관리 방법 및 그 전자 장치
JP7059255B2 (ja) 適応終端インピーダンスを有する高速ドライバ
US20160134743A1 (en) Method and apparatus for managing function of wearable device
US20150146705A1 (en) Electronic device and method for providing data service in electronic device
CN110035504A (zh) 一种空间关系的确定方法、终端及基站
US8982794B2 (en) Determination of packet retransmission using time threshold

Legal Events

Date Code Title Description
A201 Request for examination