CN103777668A - 电源开启重置电路 - Google Patents
电源开启重置电路 Download PDFInfo
- Publication number
- CN103777668A CN103777668A CN201210546781.5A CN201210546781A CN103777668A CN 103777668 A CN103777668 A CN 103777668A CN 201210546781 A CN201210546781 A CN 201210546781A CN 103777668 A CN103777668 A CN 103777668A
- Authority
- CN
- China
- Prior art keywords
- voltage
- cross
- pressure
- electrically connected
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 claims abstract description 53
- 238000012790 confirmation Methods 0.000 claims abstract description 31
- 230000000052 comparative effect Effects 0.000 claims description 59
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 20
- 230000004913 activation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004134 energy conservation Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
一种电源开启重置电路,包含一电源确认模块及一计数器。该电源确认模块接收一电源电压,并产生一参考电压及一比较电压,且该参考电压在一第一延迟时间起始追随该电源电压的大小作变化,该比较电压在一第二延迟时间起始追随该电源电压的大小作变化,并根据该比较电压是否大于该参考电压,来输出一确认信号,该第二延迟时间大于该第一延迟时间。该计数器电连接于该电源确认模块以接收该确认信号,并根据该确认信号的电平是否转换,以决定是否开始计数以产生一计数值,且在该计数值达到一预设值时转换所输出的一重置信号的电平。
Description
技术领域
本发明涉及一种电路,特别是涉及一种在系统开机后对内部电路初始化的电源开启重置电路。
背景技术
电源开启重置(power on reset,POR)电路通常被应用于例如一微控制器的集成电路中,以在该集成电路被开启后及运作前提供一用于初始化操作的重置信号。
参阅图1,是一种现有的电源开启重置电路1包含一电源分压器11、一参考电压产生器12及一比较器13。
该电源分压器11利用所接收的一电源电压Vdd分压出一致能电压。
该参考电压产生器12用于输出一参考电压。
该比较器13电连接该电源分压器11以接收该致能电压,及电连接该参考电压产生器12以接收该参考电压,并比较该致能电压及该参考电压大小,且在该致能电压高于该参考电压时输出高逻辑电平的该重置信号,而在该致能电压低于该参考电压时输出低逻辑电平的该重置信号。
参考图1及图2,该电源开启重置电路1的信号图显示其缺点在于:该比较器13是恒将该致能电压与该参考电压作比较,所以若该致能电压从起始时间t0就开始上升,但是该参考电压是从第一延迟时间t1(晚于起始时间t0)才开始上升,就会造成该重置信号在起始时间t0至第一延迟时间t1出现一非预期的突波。
而该非预期的突波常常造成:该重置信号尚未被正确送出,接收重置信号的后级信号处理系统(图未示)即先行进入运作模式。这将导致后级信号处理系统无法由预定状态开始运作,而衍生出非预期的问题。
发明内容
本发明的目的在于提供一种可解决先前技术的缺点的电源开启重置电路。
本发明电源开启重置电路,包含一电源确认模块及一计数器。
该电源确认模块接收一电源电压,并产生一参考电压及一比较电压,且该参考电压在一第一延迟时间起始追随该电源电压的大小作变化,该比较电压在一第二延迟时间起始追随该电源电压的大小作变化,并根据该比较电压是否大于该参考电压,来输出一确认信号,该第二延迟时间大于该第一延迟时间。
该计数器电连接于该电源确认模块以接收该确认信号,并根据该确认信号的电平是否转换,以决定是否开始计数以产生一计数值,且在该计数值达到一预设值时转换所输出的一重置信号的电平。
该电源确认模块,包括:
一跨压产生器,接收该电源电压,并利用该电源电压产生一第一跨压及一第二跨压,且该第一跨压及该第二跨压在该电源电压大于一门槛值前是正向追随该电源电压的大小作变化;
一参考电压产生器,用于接收该电源电压及该第一跨压,并输出该参考电压,且在该第一跨压大于一第一导通临界电压时,使该参考电压的大小追随该第一跨压的大小作变化;
一比较电压产生器,用于接收该电源电压及该第二跨压,并输出该比较电压,且该比较电压是受该第二跨压的大小控制而在一第一电压电平及一第二电压电平之间作转换,且该第一电压电平是追随该电源电压的大小作变化,该第二电压电平不追随该电源电压的大小作变化;及
一比较器,电连接该参考电压产生器以接收该参考电压,且电连接该比较电压产生器以接收该比较电压,并根据该比较电压是否大于该参考电压,来输出该确认信号。
该比较电压产生器具有:
一控制电压产生单元,接收该第二跨压,并在该第二跨压大于一第二导通临界电压时产生追随该第二跨压的大小作变化的一控制电压;及
一比较电压产生单元,接收该电源电压及一参考地电位,电连接该控制电压产生单元以接收该控制电压,并输出该比较电压,且根据该电源电压减去该控制电压的一电压差的大小将该比较电压的电平转换于该第一电压电平及该第二电压电平之间,且该第一电压电平是该电源电压的一分压的电平,该第二电压电平是该参考地电位的电平。
该参考电压的大小是正向追随该第一跨压的大小作变化且不追随一环境温度作变化,并在该电源电压上升超过该门槛值后即稳定不追随该电源电压变化,且该参考电压产生器具有:
一第一晶体管,具有一接收该电源电压的第一端、一第二端,及一电连接该跨压产生器以接收一第一偏压的控制端,且该第一跨压即为该电源电压减去该第一偏压的一电压差,且该第一晶体管的第二端产生一大小正向追随该第一偏压的大小作变化的第一镜像电流;及
一第一电阻,具有一电连接该第一晶体管的第二端以接收该第一镜像电流的第一端,及一接收该参考地电位的第二端,且在该第一电阻的第一端输出该大小正比于该第一镜像电流的参考电压。
该电源开启重置电路还包含一用于产生一振荡信号的振荡器,该计数器电连接该比较器以接收该确认信号,及电连接该振荡器以接收该振荡信号,并在该确认信号产生电平转换时开始对该振荡信号的每一周期计数而产生该计数值,且在该计数值达到该预设值时转换所输出的该重置信号的电平;
又该控制电压产生单元具有:
一第二晶体管,具有一第一端、一接收该参考地电位的第二端,及一电连接该跨压产生器以接收一第二偏压的控制端,且该第二跨压即为该第二偏压减去该参考地电位的一电压差;及
一第二电阻,具有一接收该电源电压的第一端,及一电连接于该第二晶体管的第一端的第二端;
并且,该第二晶体管的第一端在该第二跨压大于该第二导通临界电压时起始产生一大小正向追随该第二跨压的大小作变化的第二镜像电流,且该第二镜像电流从该第二电阻的第一端流至该第二电阻的第二端,并在该第二电阻的第二端输出该控制电压;
又该比较电压产生单元具有:
一开关,具有一接收该电源电压的第一端、一电连接于该控制电压产生单元以接收该控制电压的控制端,及一第二端,且该开关受该电压差控制而在导通或不导通间转换,并在该电压差大于一第三导通临界电压时,使该比较电压起始追随该电源电压的大小作变化;
一第三电阻,具有一电连接该开关的第二端的第一端,及一第二端;及
一第四电阻,具有一电连接该第三电阻的第二端的第一端,及一电连接该接地端以接收该参考地电位的第二端,且该第四电阻的第一端输出该比较电压。
该振荡器接收该电源电压,并在该电源电压开始供电时起始振荡以输出该振荡信号,及电连接该计数器以接收该重置信号,且在该计数值达到该预设值时使该重置信号产生电平转换时停止振荡而得以省电。
该振荡器具有:
一电容,具有一接收该参考地电位的第一端,及一第二端;
一充放电控制单元,电连接于该电容的该第二端,并接收一在一第一逻辑电平及一第二逻辑电平间转换的充放电指示信号,且该充放电控制单元是在该充放电指示信号为该第一逻辑电平时对该电容进行放电,并在该充放电指示信号为该第二逻辑电平时对该电容进行充电;
一比较器单元,电连接于该电容的第二端以接收一电容电压,并输出该振荡信号,且该振荡信号是受该电容电压控制而转换于一第一逻辑电平及一第二逻辑电平之间;及
一或逻辑门,具有一电连接该计数器以接收该重置信号的第一输入端,一电连接该比较器单元以接收该振荡信号的第二输入端,及一输出该充放电指示信号的输出端,且该充放电指示信号是利用该重置信号及该振荡信号进行或逻辑运算的结果。
该电容是一金属氧化物半导体场效应晶体管,且该金属氧化物半导体场效应晶体管的漏极及源极共同电连接以作为该电容的第一端,该栅极则作为该电容的第二端;
该充放电控制单元具有一第一晶体管至一第八晶体管,且该第一晶体管至该第八晶体管各自具有一第一端、一第二端及一控制端;
该第一晶体管的第一端用于接收该电源电压,该控制端与该第二端互相电连接;
该第二晶体管的第一端及控制端共同电连接于该第一晶体管的第二端,该第二晶体管的第二端用于接收该参考地电位,且该第二晶体管的该控制端及该第二端电连接于该跨压产生器以接收该第二跨压;
该第三晶体管的第一端电连接该第一晶体管的第一端,该控制端电连接于该第一晶体管的控制端;
该第四晶体管的该第一端及该控制端共同电连接于该第三晶体管的第二端,且该第二端电连接于该第二晶体管的第二端;
该第五晶体管的第一端电连接该第三晶体管的第一端,该控制端电连接于该第三晶体管的控制端;
该第六晶体管的第一端电连接于该五晶体管的第二端,该第六晶体管的第二端及该第七晶体管的第一端共同电连接于该电容的第二端,该第六晶体管及该第七晶体管的所述控制端相互电连接并接收该充放电指示信号;
该第八晶体管的第一端电连接于该第七晶体管的第二端,且该第八晶体管的该控制端电连接于该第四晶体管的该控制端,该第八晶体管的第二端电连接于该第四晶体管的该第二端。
该跨压产生器是利用该第一跨压产生一镜像参考电流,及利用该镜像参考电流产生该第二跨压,且该镜像参考电流的大小是正向追随该第一跨压的大小作变化,该第二跨压的大小是正向追随该镜像参考电流的大小作变化。
该跨压产生器具有一第一反馈单元、一第二反馈单元及一跨压产生单元;
该第一反馈单元用于产生一正向追随该环境温度的大小作变化的一第一电流,且电连接该第二反馈单元以将该第一电流镜射至该第二反馈单元;
该第二反馈单元产生一镜像于该第一电流的第二电流、一相关于该第二电流且不追随该环境温度的大小作变化的第三电流,及该相关于该第三电流的大小的第一跨压,且该第二反馈单元还电连接该跨压产生单元以提供该第一跨压以将该第三电流镜射至该跨压产生单元;
该跨压产生单元接收该第一跨压以产生镜像于该第三电流的该镜像参考电流,及利用该镜像参考电流产生该相关于该镜像参考电流的大小的第二跨压。
本发明的有益效果在于:该参考电压在该第一延迟时间起始追随该电源电压的大小作变化,该比较电压在该第二延迟时间起始追随该电源电压的大小作变化,且该第二延迟时间大于该第一延迟时间,所以该确认信号不会产生如先前技术所述的突波。
附图说明
图1是一种现有的电源开启重置电路的示意图;
图2是该现有的电源开启重置电路的信号图;
图3是说明本发明电源开启重置电路的较佳实施例的示意图;
图4是该较佳实施例的一跨压产生器的电路图;
图5是该较佳实施例的一比较器的电路图;
图6是该较佳实施例的一振荡器的电路图;
图7是该较佳实施例的该振荡器的信号图;
图8是该较佳实施例的一史密特触发器的信号图;
图9是该较佳实施例的信号图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明:
参阅图3,本发明电源开启重置电路的较佳实施例包含一电源确认模块10、一振荡器20及一计数器30。
该电源确认模块10接收一电源电压,并产生一参考电压及一比较电压,且该参考电压在一第一延迟时间t1起始追随该电源电压的大小作变化,该比较电压在一第二延迟时间t2起始追随该电源电压的大小作变化,并根据该比较电压是否大于该参考电压,来输出一确认信号,该第二延迟时间大于该第一延迟时间。
该电源确认模块10包括一电源端21、一接地端22、一跨压产生器3、一参考电压产生器4、一比较电压产生器5及一比较器6。
该电源端21用于接收一电源电压,该接地端22用于提供一参考地电位。
该跨压产生器3电连接于该电源端21及该接地端22之间以接收来自该电源端21的该电源电压,并利用该电源电压产生一第一跨压VBP及一第二跨压VBN,且当该电源电压上升到一门槛值之后,该第一跨压VBP及该第二跨压VBN的大小就不随大于该门槛值的该电源电压的大小作变化,也就是实质地为固定值。
更详细地说明,该跨压产生器3是利用该第一跨压VBP产生一镜像参考电流,及利用该镜像参考电流产生该第二跨压VBN,且该镜像参考电流的大小是正向追随该第一跨压VBP的大小作变化,该第二跨压VBN的大小是正向追随该镜像参考电流的大小作变化。
参阅图4,该跨压产生器3是一种能隙偏压电流产生器(band gap biascurrent generator),并具有一第一反馈单元31、一第二反馈单元32及一跨压产生单元33。
该第一反馈单元31用于产生一正向追随该环境温度的大小作变化的一第一电流IQ1,且电连接该第二反馈单元32以将该第一电流IQ1镜射至该第二反馈单元32。
该第二反馈单元32产生一镜像于该第一电流IQ1的第二电流IQ2、一相关于该第二电流IQ2的第三电流IQ3,及该相关于该第三电流IQ3的大小的第一跨压VBP,且该第二反馈单元32还电连接该跨压产生单元33以提供该第一跨压VBP以将该第三电流IQ3镜射至该跨压产生单元33。
该跨压产生单元33接收该第一跨压VBP以产生镜像于该第三电流IQ3的该镜像参考电流Im,及利用该镜像参考电流Im产生该相关于该镜像参考电流Im的大小的第二跨压VBN。
该第一反馈单元31具有一第一晶体管311、一第二晶体管312、一第一电阻313、一第三晶体管314、一第四晶体管315及一第一放大器316。
该第一晶体管至第四晶体管311、312、314、315各自具有一第一端、一第二端及一控制端。
在本较佳实施例,该第一晶体管311及该第二晶体管312是P型金属氧化物半导体场效应晶体管(P-MOSFET),且这些第一端是源极(source)、这些第二端是漏极(drain),这些控制端是栅极(gate);该第三晶体管314及该第四晶体管315是PNP型的双极性结型晶体管(bipolar junction transistor,BJT),且第一端是发射极(emitter)、第二端是集电极(collector),控制端是基极(base)。
该第一晶体管311及该第二晶体管312的这些第一端电连接于该电源端21以接收该电源电压,这些控制端互相电连接。该第一放大器316具有一电连接于该第一晶体管311的第二端的非反相输入端(+)、一电连接于该第二晶体管312的第二端的反相输入端(-),及一电连接于该第一晶体管311的控制端的输出端。该第一电阻313具有一电连接于该第一晶体管311的第二端的第一端,及一第二端。该第三晶体管314的第一端电连接于该第一电阻313的第二端。该第四晶体管315的第一端电连接于该放大器316的反相输入端。该第三晶体管314及该第四晶体管315的这些第二端及这些控制端电连接于该接地端22。
本较佳实施例的该第一晶体管311的宽长比与该第二晶体管312的宽长比是1:1,所以从该第一晶体管311的第二端流至该第三晶体管314的第一端的一电流即等于从该第二晶体管312的第二端流至该第四晶体管315的第一端的一电流,也就是该第一电流IQ1,并且,利用该第一放大器316的反相输入端(-)与非反相输入端(+)的电位实质地相等的关系,可以推导得到该第一电流IQ1=(KT/q)×ln(N)/R1,该参数K是波兹曼常数,该参数T是该环境温度的绝对温度值,该参数q是一个电子所带的电荷值(为1.6×10-9库仑),该参数N是该第三晶体管314的宽长比除以该第四晶体管315的宽长比的比值,该参数R1是该第一电阻313的阻值。从前述该第一电流IQ1的公式显示:该第一电流IQ1的大小是与该环境温度的绝对温度值T成正比。
该第二反馈单元32具有一第五晶体管321、一第六晶体管322、一第二电阻323、一第七晶体管324、一第二放大器325及一第三电阻326。
该第五晶体管至第七晶体管321、322、324各自具有一第一端、一第二端及一控制端。在本较佳实施例,该第五晶体管321及该第六晶体管322是P-MOSFET,且这些第一端是源极、这些第二端是漏极,这些控制端是栅极;该第七晶体管324是PNP型的BJT,且第一端是发射极、第二端是集电极,控制端是基极。
该第五晶体管321及该第六晶体管322的这些第一端电连接于该电源端21,该第五晶体管321的控制端电连接于该第二晶体管312的控制端。该第二放大器325具有一电连接于该第五晶体管321的第二端的反相输入端(-)、一电连接于该第六晶体管322的第二端的非反相输入端(+),及一电连接于该第六晶体管322的控制端的输出端。该第二电阻323具有一电连接于该第五晶体管321的第二端的第一端,及一第二端。该第七晶体管324的第一端电连接于该第二电阻323的第二端,该第七晶体管324的第二端及控制端共同电连接于该接地端22。该第三电阻326具有一电连接于该放大器325的非反相输入端(+)的第一端,及一接收该参考地电位的第二端。
本较佳实施例的该第五晶体管321的宽长比与该第二晶体管312的宽长比是1:1,所以从该第五晶体管321的第二端流到该第七晶体管324的第一端的该第二电流IQ2的大小会等于该第一电流IQ1的大小,并且,利用该第二放大器325的反相输入端(-)与非反相输入端(+)的电位实质地相等的关系,可推导得到从该第六晶体管322的第二端流到该第三电阻326的第一端的该第三电流IQ3=(Iq2×R2+VEB7)/R3,该参数VBE7是该第七晶体管324的发射极减去基极的电压差,该参数Iq2是该第二电流IQ2的大小,该参数R2是该第二电阻323的阻值,该参数R3是该第三电阻326的阻值。从前述该第三电流IQ3的公式显示该第三电流IQ3的大小是相关于该第二电流IQ2的大小及该参数VBE7的大小,且又由于该第二电流IQ2的大小等于该第一电流IQ1的大小而与该环境温度成正比(即正向追随该环境温度作变化),该参数VBE7的大小则是与该环境温度成反比(即反向追随该环境温度作变化),所以经由适当调整该第二电阻323的阻值R2的大小,就能使施加于该第三电阻326的第一端到第二端之间的电压V326=Iq2×R2+VEB7不追随该环境温度作变化而非常稳定,也就是说,该第三电流IQ3的温度系数反比于该第三电阻326的温度系数。
该跨压产生单元33具有一第八晶体管331及一第九晶体管332。该第八晶体管331具有一电连接于该电源端21以接收该电源电压的第一端、一第二端,及一电连接该第六晶体管322的控制端并输出一第一偏压的控制端,且该第一跨压VBP即为该电源端21的电源电压减去该第一偏压的一电压差。该第九晶体管332具有一电连接于该第八晶体管331的第二端的第一端、一接收该参考地电位的第二端,及一电连接该第九晶体管332的第一端并输出一第二偏压的控制端,且该第二跨压VBN即为该第二偏压减去该参考地电位的一电压差。其中,该第八晶体管331的一宽长比等于该第六晶体管322的一宽长比,所以流经该第八晶体管331的第二端到该第九晶体管332的第一端的该镜像参考电流Im的大小等于该第三电流IQ3的大小,所以该镜像参考电流Im的大小也反比于该第三电阻326的温度系数,进而使得该大小相关于该镜像参考电流Im的大小的该第一跨压VBP及该第二跨压VBN的大小也反比于该第三电阻326的温度系数。
回归参阅图3,该参考电压产生器4用于接收该电源电压及该第一跨压VBP,并利用该电源电压及该第一跨压VBP输出不随该环境温度变化的该参考电压。
该参考电压产生器4具有一第一晶体管41及一第一电阻42。
该第一晶体管41具有一电连接于该电源端21以接收该电源电压的第一端、一第二端,及一电连接该跨压产生器3的该第八晶体管331(见图4)的控制端以接收该第一偏压的控制端,且施加于该第一晶体管41的第一端及控制端间的该第一跨压VBP大于一第一导通临界电压时,该第一跨压VBP使该第一晶体管41的第二端开始产生一大小正向追随该第一跨压VBP的大小作变化的第一镜像电流IBG1。
该第一电阻42具有一电连接该第一晶体管41的第二端以接收该第一镜像电流IBG1的第一端,及一接收该参考地电位的第二端,且该第一镜像电流IBG1流经该第一电阻42并在该第一电阻42的第一端输出该大小正比于该第一镜像电流IBG1的参考电压。
在本较佳实施例中,该第一晶体管41是P-MOSFET,且第一端是源极、第二端是漏极,控制端是栅极,该第一导通临界电压是该第一晶体管41的源极到栅极间的导通临界电压。
当该电源端21的该电源电压变大但仍低于该门槛值时,该第一跨压VBP也追随该电源电压而变大,使得从该第一晶体管41的第二端流至该第一电阻42的第一端再到达该第一电阻42的第二端的该第一镜像电流IBG1随之变大,且该第一电阻42的第一端输出该参考电压Vref=Ibg1×R1,该参数Ibg1是该第一镜像电流IBG1的电流值,该参数R1是该第一电阻42的阻值,且该参考地电位为0V,当该电源电压小于该门槛值时,由于该第一镜像电流IBG1是正向追随该第一跨压VBP的大小作变化,该第一跨压VBP又是反比于该第三电阻326的温度系数,所以该第一镜像电流IBG1的电流值Ibg1也是反比于该第三电阻326的温度系数,又由于该第一电阻42的阻值R1及该第三电阻326的阻值R3具有实质地相等的温度系数,所以该参考电压Vref=(Iq2×R2+VEB7)×(R1/R3)不追随该环境温度作变化,因此非常稳定。
该比较电压产生器5用于接收该电源电压及该第二跨压VBN,并输出该比较电压,且该比较电压是受该第二跨压VBN的大小控制而在一第一电压电平及一第二电压电平之间作转换,且该第一电压电平是追随该电源电压的大小作变化,该第二电压电平不追随该电源电压的大小作变化。
更详细地说明,该比较电压产生器5具有一控制电压产生单元51及一比较电压产生单元52。
该控制电压产生单元51接收该第二跨压VBN,并在该第二跨压VBN大于一第二导通临界电压时产生追随该第二跨压VBN的大小作变化的一控制电压。
该控制电压产生单元51具有一第二晶体管511及一第二电阻512。
该第二晶体管511具有一第一端、一接收该参考地电位的第二端,及一接收该第二偏压的控制端。该第二电阻512具有一电连接于该电源端21以接收该电源电压的第一端,及一电连接于该第二晶体管511的第一端的第二端。
并且,该第二晶体管511的第一端在该第二跨压VBN大于该第二导通临界电压时起始产生一大小正向追随该第二跨压VBN的大小作变化的第二镜像电流IBG2,且该第二镜像电流IBG2从该第二电阻512的第一端流至该第二电阻512的第二端,并在该第二电阻512的第二端输出该控制电压。
本较佳实施例的该第二晶体管511是N型金属氧化物半导体场效应晶体管(N-MOSFET),且第一端是漏极、第二端是源极,控制端是栅极,该第二导通临界电压是该第二晶体管511的栅极到源极间的导通临界电压。当该电源端21的该电源电压变大时,该第二跨压VBN也追随该电源电压而变大,使得从该第二电阻512的第一端流至第二端的该第二镜像电流IBG2也变大,并在该第二电阻512的第二端输出该控制电压Vctrl=Vdd-Ibg2×R2,该参数Vdd是该电源电压的电压值,该参数Ibg2是该第二镜像电流IBG2的电流值,该参数R2是该第二电阻512的阻值。
该比较电压产生单元52电连接于该电源端21及该接地端22之间以分别接收该电源电压及该参考地电位,且还电连接该控制电压产生单元51以接收该控制电压,并输出该比较电压,且根据该电源电压减去该控制电压的一电压差的大小将该比较电压的电平转换于该第一电压电平及该第二电压电平之间,该第一电压电平是该电源电压的一分压的电压电平,该第二电压电平是该参考地电位的电压电平。
该比较电压产生单元52具有一开关521、一第三电阻522及一第四电阻523。
该开关521具有一第一端、一第二端及一控制端。该开关521的第一端电连接于该电源端21以接收该电源电压,该控制端电连接于该第二电阻512的第二端,以接收该控制电压,且该开关521受该电压差控制而在导通或不导通间转换,并在该电压差大于一第三导通临界电压时(也就是如图9所示的该第二延迟时间t2),使该比较电压起始追随该电源电压的大小作变化。
该第三电阻522具有一电连接该开关521的第二端的第一端,及一第二端。
该第四电阻523具有一电连接该第三电阻522的第二端的第一端,及一接收该参考地电位的第二端,且该第四电阻523的第一端输出该比较电压。
本较佳实施例的该开关521是P-MOSFET,且第一端是源极、第二端是漏极,控制端是栅极,该第三导通临界电压是该开关521的源极到栅极间的导通临界电压。当该开关521的第一端及该控制端间的该电压差Vsw=Vdd-Vctrl=Vdd-(Vdd-Ibg2×R2)=Ibg2×R2超过该开关521的一导通电压值时,该开关521导通,此时该第三电阻522与该第四电阻523形成对应于电源电压的一分压电路,该第四电阻523的第一端输出的该比较电压为该第一电压电平Vdd_sen=Vdd×R4/(R3+R4);相反地,当该电压差Vsw小于该开关521的该导通电压值时,该开关521不导通,此时该分压电路等效上只有该第四电阻523电连接至该参考地电位,该比较电压为该第二电压电平Vss_sen=Vss=0,该参数Vdd是该电源电压的电压值,该参数Vss是该参考地电位的电压值,该参数R3是该第三电阻522的阻值,该参数R4是该第四电阻523的阻值。
也就是说,唯有当该电源电压足够大时,例如该电源电压达到稳态时的70%,该镜像参考电流Im、该第一跨压VBP及该第二跨压VBN才会足够大,进而产生足够大的该第一镜像电流IBG1及该第二镜像电流IBG2,且唯有当该第二镜像电流IBG2足够大,该电压差Vsw=Ibg2×R2才会足够大而得以使该比较电压产生单元52输出具有该第一电压电平的该比较电压,也就是说此时该跨压产生器3已达稳态,相关于该跨压产生器3的该参考电流及该比较电压也稳定可进行电压比较,相反地,当该电源电压不够大时,例如低于稳态电压时的70%,该比较电压产生器5则输出具有该第二电压电平(0V)的该比较电压。
该比较器6电连接该参考电压产生器4以接收该参考电压,且电连接该比较电压产生器5以接收该比较电压,并根据该比较电压是否大于该参考电压,来输出该确认信号,该比较电压为该第一电压电平(该电源电压的分压)且大于该参考电压时,该确认信号为一第一逻辑电平(高逻辑电平),该比较电压为该第二逻辑电平(低逻辑电平)时,该确认信号为一第二逻辑电平,也就是说,本较佳实施例可保证该确认信号转为该第一逻辑电平时,该电源电压已大于该参考电压相对该电源电压的一个分压比例,且该参考电压不随该环境温度变化,以增加侦测电源电压的准确性,举例说如该分压比例是0.5,且该参考电压稳态时为1.2V,则该电源电压须大于2.4V,该电源确认模块10输出的该确认信号才为该第一逻辑电平,否则即为该第二逻辑电平。
在本较佳实施例,该比较器6是一种磁滞比较器(HysteresisComparator),该比较器6的设计方式可参阅图5。
简而言之,由于该比较电压是受该第二跨压VBN的大小控制,且该第二跨压VBN又是受该电源电压的大小控制,所以在该第二延迟时间t2之前(即:当该电源电压不够大时,例如未达实施例所述稳态电压的70%),该开关521保持不导通,该比较电压即为0V的该参考地电位,该比较器6是将该参考地电位与该参考电压作比较,且无论何时该参考地电位不会高于该参考电压,所以该确认信号在该第二延迟时间t2之前必然为该第二逻辑电平(低逻辑电平),而能避免产生先前技术所述的突波。
该计数器30电连接该比较器6以接收该确认信号,及电连接该振荡器20以接收一振荡信号,并根据该确认信号的电平是否转换,以决定是否开始对该振荡信号的每一周期计数以产生一计数值,且在该计数值达到一预设值(例如:1638)时转换所输出的一重置信号的电平。
该振荡器20电连接于该电源端21,并在该电源端21开始供电时开始振荡以输出该振荡信号,及电连接该计数器30以接收该重置信号,且在该重置信号产生电平转换时停止振荡而得以省电。
参阅图6,该振荡器20包括一电容C、一充放电控制单元7、一比较器单元8及一或逻辑门9。
该电容C具有一接收该参考地电位的第一端,及一第二端。本较佳实施例的该电容C是一个N-MOSFET,且漏极及源极共同电连接于该接地端22以作为该电容C的第一端,而栅极则作为该电容C的第二端。
该充放电控制单元7电连接于该电容C的该第二端,并接收一在一第一逻辑电平及一第二逻辑电平间转换的充放电指示信号,且该充放电控制单元7是在该充放电指示信号为该第一逻辑电平时对该电容C进行放电,并在该充放电指示信号为该第二逻辑电平时对该电容C进行充电。
该充放电控制单元7具有一第一晶体管71、一第二晶体管72、一第三晶体管73、一第四晶体管74、一第五晶体管75、一第六晶体管76、一第七晶体管77及一第八晶体管78,且该第一晶体管71至该第八晶体管78各自具有一第一端、一第二端及一控制端。
在本较佳实施例,该第一晶体管71、该第三晶体管73、该第五晶体管75及该第六晶体管76是P-MOSFET,且第一端是源极、第二端是漏极,控制端是栅极;该第二晶体管72、该第四晶体管74、及该第七晶体管77及该第八晶体管78是N-MOSFET,且第一端是漏极,第二端是源极,控制端是栅极。
该第一晶体管71的第一端电连接于该电源端21以接收该电源电压,该控制端与该第二端互相电连接。该第二晶体管72的第一端及控制端共同电连接于该第一晶体管71的第二端,该第二端电连接于该接地端22以接收该参考地电位,且该第二晶体管72的控制端及该第二端电连接于该跨压产生器3以接收该第二跨压VBN,并在该第二晶体管72的第一端产生一相关于该第二跨压VBN的大小的第三镜像电流IBG3。
该第三晶体管73的第一端电连接该第一晶体管71的第一端,该控制端电连接于该第一晶体管71的控制端。该第四晶体管74的该第一端及该控制端共同电连接于该第三晶体管73的第二端,且该第四晶体管74的第二端电连接该接地端22。由于该第三晶体管73的第一端及控制端是分别电连接于该第一晶体管71的第一端及控制端,所以该第一晶体管71的第二端的该第三镜像电流IBG3是镜射至该第三晶体管73的第二端,而产生一大小相关于该第三镜像电流IBG3的第四镜像电流IBG4。
该第五晶体管75的第一端电连接该第三晶体管73的第一端,该控制端电连接于该第三晶体管73的控制端。该第六晶体管76的第一端电连接于该五晶体管75的第二端,该第六晶体管76的第二端及该第七晶体管77的第一端共同电连接于该电容C的第二端,该第六晶体管76及该第七晶体管77的这些控制端相互电连接并接收该充放电指示信号。该第八晶体管78的第一端电连接于该第七晶体管77的第二端,且该第八晶体管78的该控制端电连接于该第四晶体管74的该控制端,该第二端电连接于该第四晶体管74的该第二端。
由于该第五晶体管75的该第一端及该控制端是分别电连接于该第三晶体管73的该第一端及该控制端,所以该第三晶体管73的第二端的该第四镜像电流IBG4会镜射至该第五晶体管75的第二端,而产生一大小相关于该第四镜像电流IBG4的第五镜像电流IBG5;同理,由于该第八晶体管78的该控制端及该第二端是分别电连接于该第四晶体管74的该控制端及该第二端,所以该第四晶体管74的该第一端的该第四镜像电流IBG4会镜射至该第八晶体管78的第一端,而产生一大小相关于该第四镜像电流IBG4的第六镜像电流IBG6。
参阅图6至图8,该比较器单元8电连接于该电容C的第二端以接收一电容电压,并输出该振荡信号,且该振荡信号是受该电容电压控制而转换于一第一逻辑电平及一第二逻辑电平之间,也就是说,当该电容C从饱电位开始放电时,该振荡信号是从该第二逻辑电平(低逻辑电平)转换到该第一逻辑电平(高逻辑电平),而当该电容C放完电后开始充电时,该振荡信号是从该第一逻辑电平(高逻辑电平)转换到该第二逻辑电平(低逻辑电平)。在该较佳实施例,该比较器单元8是两个相串接的反相器,且其中一个反相器是史密特触发器,其具有正向反转电压VTH+及负反转电压VTH-。
该或逻辑门9具有一电连接该计数器30(见图3)以接收该重置信号的第一输入端,一电连接该比较器单元8以接收该振荡信号的第二输入端,及一输出该充放电指示信号的输出端,且该充放电指示信号是利用该重置信号及该振荡信号进行或逻辑运算的结果。
该振荡器20的运作方式是当该电源端21开始供电时,该重置信号是该第二逻辑电平(也就是0V的低逻辑电平),所以该或逻辑门9所输出的该充放电指示信号的逻辑电平只追随该第二输入端的该振荡信号的逻辑电平作相同的变化,又由于此时该电源端21一开始供电时该电容C尚未充电,所以该比较器单元8所输出的该振荡信号是该第二逻辑电平(低逻辑电平),该或逻辑门9所输出的该充放电指示信号也是低逻辑电平,该低逻辑电平的充放电指示信号使P-MOSFET的该第六晶体管76的第一端及该第二端导通,并使N-MOSFET的该第七晶体管77的第一端及该第二端不导通,该第五晶体管75的第二端的该第五镜像电流IBG5对该电容C进行充电。
接着,当该电容C的第二端达到饱电位(即正向反转电压VTH+)时,该比较器单元8接收该电容C的第二端的饱电位并将其转换为数位的该第一逻辑电平(高逻辑电平)的振荡信号,该或逻辑门9输出的该充放电指示信号也对应该振荡信号转换为该第一逻辑电平,且该第一逻辑电平的充放电指示信号使N-MOSFET的该第七晶体管77的第一端及该第二端导通,并使P-MOSFET的该第六晶体管76的第一端及该第二端不导通,该电容C经由导通的该第七晶体管77及该第八晶体管78对该接地端22进行放电,直到该电容C放电至VTH-时该振荡信号又重复前述步骤转换为该第二逻辑电平(低逻辑电平),根据前述该电容C不断地进行充电及放电,该振荡信号对应地在该第一逻辑电平及该第二逻辑电平间转换,直到该重置信号转换为该第一逻辑电平(高逻辑电平)为止。
当该重置信号从该第二逻辑电平转换到该第一逻辑电平(高逻辑电平)时,此时该或逻辑门9的该输出端的该充放电指示信号恒保持该第二逻辑电平(高逻辑电平),该第六晶体管76的第一端及第二端之间恒保持不导通,该第七晶体管77的第一端及第二端之间恒保持导通,从而使该电容C恒保持放电的状态,也就是说,该振荡信号不再振荡而节能。
参阅图9,是本较佳实施例的信号图,其显示该电源电压从一起始时间t0开始上升,该参考电压及该镜像参考电流Im(见图4)是在起始时间t0后的该第一延迟时间t1起始追随该电源电压的大小作变化,该比较电压是在该第二延迟时间t2才起始追随该电源电压的大小作变化,此时该参考电压已接近稳定电压且该比较电压在该第二延迟时间t2之前都因为该开关521(见图3)的第一端与第二端间不导通而强制设定为0V的该参考地电位,所以该确认信号在起始时间t0到该第一延迟时间t1之间都不会发生如先前技术所述的突波,该第二延迟时间t2之后该比较电压持续上升且在一第三时间t3从原本小于该参考电压切换到大于该参考电压,而得到第一逻辑电平的该确认信号,并且当该重置信号在该第三时间t3后的一第四时间t4产生电平转换后即代表后级电路(图未示)已完成重置,所以该振荡信号在该第四时间t4之后已无需保持振荡,所以可将该振荡信号停止振荡而节能。
归纳上述,与背景技术相比,本实施例该较佳实施例具有以下优点:
1.当该电源电压低于一预设值(如电源电压稳定时的70%)时,也就是该第二延迟时间t2之前,该比较电压并非如先前技术为该电源电压的分压,而是强制为该参考地电位,且无论何时该参考地电位不会高于该参考电压,所以该重置信号必然为该第二逻辑电平(低逻辑电平的该参考地电位),而能避免先前技术的突波缺点,再则,第二延迟时间t2之后即可确保该参考电压已稳定可与该比较电压做准确比较,所以能增加该确认信号其电平转换的准确性。
2.当该重置信号从该第二逻辑电平转换到该第一逻辑电平时,后级电路(图未示)已完成重置,该振荡信号也不再振荡而得以节能。
3.该较佳实施例的一重置时间(起始时间t0到第四时间t4)是可以弹性地因应不同的后级电路而调整,且无需改变该较佳实施例本身的电路的设计,而只需对该计数器30的该预设值加以设定。
以上仅就本发明的具体构造实施例加予说明,在无违本发明的构造与精神下,凡精于本技术领域的人士,尚可做种种的变化与修饰,诸此变化与修饰尚视为涵盖在本案下列申请专利范围内。
Claims (10)
1.一种电源开启重置电路,包含一电源确认模块及一计数器,其特征在于:
该电源确认模块,接收一电源电压,并产生一参考电压及一比较电压,且该参考电压在一第一延迟时间起始追随该电源电压的大小作变化,该比较电压在一第二延迟时间起始追随该电源电压的大小作变化,并根据该比较电压是否大于该参考电压,来输出一确认信号,该第二延迟时间大于该第一延迟时间;及
该计数器,电连接于该电源确认模块以接收该确认信号,并根据该确认信号的电平是否转换,以决定是否开始计数以产生一计数值,且在该计数值达到一预设值时转换所输出的一重置信号的电平。
2.如权利要求1所述的电源开启重置电路,其特征在于:该电源确认模块包括:
一跨压产生器,接收该电源电压,并利用该电源电压产生一第一跨压及一第二跨压,且该第一跨压及该第二跨压在该电源电压大于一门槛值前是正向追随该电源电压的大小作变化;
一参考电压产生器,用于接收该电源电压及该第一跨压,并输出该参考电压,且在该第一跨压大于一第一导通临界电压时,使该参考电压的大小追随该第一跨压的大小作变化;
一比较电压产生器,用于接收该电源电压及该第二跨压,并输出该比较电压,且该比较电压是受该第二跨压的大小控制而在一第一电压电平及一第二电压电平之间作转换,且该第一电压电平是追随该电源电压的大小作变化,该第二电压电平不追随该电源电压的大小作变化;及
一比较器,电连接该参考电压产生器以接收该参考电压,且电连接该比较电压产生器以接收该比较电压,并根据该比较电压是否大于该参考电压,来输出该确认信号。
3.如权利要求2所述的电源开启重置电路,其特征在于:该比较电压产生器具有:
一控制电压产生单元,接收该第二跨压,并在该第二跨压大于一第二导通临界电压时产生追随该第二跨压的大小作变化的一控制电压;及
一比较电压产生单元,接收该电源电压及一参考地电位,电连接该控制电压产生单元以接收该控制电压,并输出该比较电压,且根据该电源电压减去该控制电压的一电压差的大小将该比较电压的电平转换于该第一电压电平及该第二电压电平之间,且该第一电压电平是该电源电压的一分压的电平,该第二电压电平是该参考地电位的电平。
4.如权利要求3所述的电源开启重置电路,其特征在于:该参考电压的大小是正向追随该第一跨压的大小作变化且不追随一环境温度作变化,并在该电源电压上升超过该门槛值后即稳定不追随该电源电压变化,且该参考电压产生器具有:
一第一晶体管,具有一接收该电源电压的第一端、一第二端,及一电连接该跨压产生器以接收一第一偏压的控制端,且该第一跨压即为该电源电压减去该第一偏压的一电压差,且该第一晶体管的第二端产生一大小正向追随该第一偏压的大小作变化的第一镜像电流;及
一第一电阻,具有一电连接该第一晶体管的第二端以接收该第一镜像电流的第一端,及一接收该参考地电位的第二端,且在该第一电阻的第一端输出该大小正比于该第一镜像电流的参考电压。
5.如权利要求4所述的电源开启重置电路,其特征在于:还包含一用于产生一振荡信号的振荡器,该计数器电连接该比较器以接收该确认信号,及电连接该振荡器以接收该振荡信号,并在该确认信号产生电平转换时开始对该振荡信号的每一周期计数而产生该计数值,且在该计数值达到该预设值时转换所输出的该重置信号的电平;
又该控制电压产生单元具有:
一第二晶体管,具有一第一端、一接收该参考地电位的第二端,及一电连接该跨压产生器以接收一第二偏压的控制端,且该第二跨压即为该第二偏压减去该参考地电位的一电压差;及
一第二电阻,具有一接收该电源电压的第一端,及一电连接于该第二晶体管的第一端的第二端;
并且,该第二晶体管的第一端在该第二跨压大于该第二导通临界电压时起始产生一大小正向追随该第二跨压的大小作变化的第二镜像电流,且该第二镜像电流从该第二电阻的第一端流至该第二电阻的第二端,并在该第二电阻的第二端输出该控制电压;
又该比较电压产生单元具有:
一开关,具有一接收该电源电压的第一端、一电连接于该控制电压产生单元以接收该控制电压的控制端,及一第二端,且该开关受该电压差控制而在导通或不导通间转换,并在该电压差大于一第三导通临界电压时,使该比较电压起始追随该电源电压的大小作变化;
一第三电阻,具有一电连接该开关的第二端的第一端,及一第二端;及
一第四电阻,具有一电连接该第三电阻的第二端的第一端,及一电连接该接地端以接收该参考地电位的第二端,且该第四电阻的第一端输出该比较电压。
6.如权利要求5所述的电源开启重置电路,其特征在于:该振荡器接收该电源电压,并在该电源电压开始供电时起始振荡以输出该振荡信号,及电连接该计数器以接收该重置信号,且在该计数值达到该预设值时使该重置信号产生电平转换时停止振荡。
7.如权利要求5所述的电源开启重置电路,其特征在于:该振荡器具有:
一电容,具有一接收该参考地电位的第一端,及一第二端;
一充放电控制单元,电连接于该电容的该第二端,并接收一在一第一逻辑电平及一第二逻辑电平间转换的充放电指示信号,且该充放电控制单元是在该充放电指示信号为该第一逻辑电平时对该电容进行放电,并在该充放电指示信号为该第二逻辑电平时对该电容进行充电;
一比较器单元,电连接于该电容的第二端以接收一电容电压,并输出该振荡信号,且该振荡信号是受该电容电压控制而转换于一第一逻辑电平及一第二逻辑电平之间;及
一或逻辑门,具有一电连接该计数器以接收该重置信号的第一输入端,一电连接该比较器单元以接收该振荡信号的第二输入端,及一输出该充放电指示信号的输出端,且该充放电指示信号是利用该重置信号及该振荡信号进行或逻辑运算的结果。
8.如权利要求7所述的电源开启重置电路,其特征在于:该电容是一金属氧化物半导体场效应晶体管,且该金属氧化物半导体场效应晶体管的漏极及源极共同电连接以作为该电容的第一端,该栅极则作为该电容的第二端;
该充放电控制单元具有一第一晶体管至一第八晶体管,且该第一晶体管至该第八晶体管各自具有一第一端、一第二端及一控制端;
该第一晶体管的第一端用于接收该电源电压,该控制端与该第二端互相电连接;
该第二晶体管的第一端及控制端共同电连接于该第一晶体管的第二端,该第二晶体管的第二端用于接收该参考地电位,且该第二晶体管的该控制端及该第二端电连接于该跨压产生器以接收该第二跨压;
该第三晶体管的第一端电连接该第一晶体管的第一端,该控制端电连接于该第一晶体管的控制端;
该第四晶体管的该第一端及该控制端共同电连接于该第三晶体管的第二端,且该第二端电连接于该第二晶体管的第二端;
该第五晶体管的第一端电连接该第三晶体管的第一端,该控制端电连接于该第三晶体管的控制端;
该第六晶体管的第一端电连接于该五晶体管的第二端,该第六晶体管的第二端及该第七晶体管的第一端共同电连接于该电容的第二端,该第六晶体管及该第七晶体管的所述控制端相互电连接并接收该充放电指示信号;
该第八晶体管的第一端电连接于该第七晶体管的第二端,且该第八晶体管的该控制端电连接于该第四晶体管的该控制端,该第八晶体管的第二端电连接于该第四晶体管的该第二端。
9.如权利要求5所述的电源开启重置电路,其特征在于:该跨压产生器是利用该第一跨压产生一镜像参考电流,及利用该镜像参考电流产生该第二跨压,且该镜像参考电流的大小是正向追随该第一跨压的大小作变化,该第二跨压的大小是正向追随该镜像参考电流的大小作变化。
10.如权利要求9所述的电源开启重置电路,其特征在于:该跨压产生器具有一第一反馈单元、一第二反馈单元及一跨压产生单元;
该第一反馈单元用于产生一正向追随该环境温度的大小作变化的一第一电流,且电连接该第二反馈单元以将该第一电流镜射至该第二反馈单元;
该第二反馈单元产生一镜像于该第一电流的第二电流、一相关于该第二电流且不追随该环境温度的大小作变化的第三电流,及该相关于该第三电流的大小的第一跨压,且该第二反馈单元还电连接该跨压产生单元以提供该第一跨压以将该第三电流镜射至该跨压产生单元;
该跨压产生单元接收该第一跨压以产生镜像于该第三电流的该镜像参考电流,及利用该镜像参考电流产生该相关于该镜像参考电流的大小的第二跨压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101139288 | 2012-10-24 | ||
TW101139288A TW201417496A (zh) | 2012-10-24 | 2012-10-24 | 電源開啟重置電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103777668A true CN103777668A (zh) | 2014-05-07 |
Family
ID=50484808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210546781.5A Pending CN103777668A (zh) | 2012-10-24 | 2012-12-14 | 电源开启重置电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140111259A1 (zh) |
CN (1) | CN103777668A (zh) |
TW (1) | TW201417496A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107273230A (zh) * | 2016-04-06 | 2017-10-20 | 新巨企业股份有限公司 | 强制重置微控制器的方法 |
CN108205351A (zh) * | 2016-12-06 | 2018-06-26 | 豪威科技股份有限公司 | 电流产生器 |
CN114138041A (zh) * | 2020-09-04 | 2022-03-04 | 新唐科技股份有限公司 | 欠压锁定电路及其操作方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI613542B (zh) * | 2016-01-12 | 2018-02-01 | 智原科技股份有限公司 | 電源開啟重置電路 |
JP2019176376A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 電子回路、半導体集積回路およびそれを搭載した監視回路,電子機器 |
FR3103069B1 (fr) * | 2019-11-13 | 2021-10-01 | Idemia Identity & Security France | Dispositif pour délivrer un signal passant d’un premier état à un deuxième état |
US11855641B2 (en) * | 2020-07-07 | 2023-12-26 | Infineon Technologies LLC | Integrated resistor network and method for fabricating the same |
WO2022067739A1 (zh) * | 2020-09-30 | 2022-04-07 | 深圳市汇顶科技股份有限公司 | 上电复位电路 |
WO2023062415A1 (en) * | 2021-10-14 | 2023-04-20 | Wiliot, LTD. | Low power wireless device with sensitive wakeup radio |
US11985595B2 (en) | 2021-10-14 | 2024-05-14 | Wiliot, LTD. | Low power wireless device with sensitive wakeup radio |
CN114421940B (zh) * | 2022-03-31 | 2022-07-26 | 深圳通锐微电子技术有限公司 | 一种上电复位电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535305A (en) * | 1981-07-30 | 1985-08-13 | Tokyo Shibaura Denki Kabushiki Kaisha | Transmission gate relaxation oscillator having comparator |
US6173436B1 (en) * | 1997-10-24 | 2001-01-09 | Vlsi Technology, Inc. | Standard cell power-on-reset circuit |
US6847240B1 (en) * | 2003-04-08 | 2005-01-25 | Xilinx, Inc. | Power-on-reset circuit with temperature compensation |
US7057427B2 (en) * | 2004-07-15 | 2006-06-06 | Freescale Semiconductor, Inc | Power on reset circuit |
US20100013519A1 (en) * | 2008-07-17 | 2010-01-21 | Ricoh Company, Ltd. | Inverter circuit |
CN102122943A (zh) * | 2010-12-29 | 2011-07-13 | 山东华芯半导体有限公司 | 低功耗延时可编程的上电复位方法及电路 |
CN102342022A (zh) * | 2009-03-11 | 2012-02-01 | 哉英电子股份有限公司 | 上电复位电路 |
CN102710241A (zh) * | 2012-05-08 | 2012-10-03 | 卓捷创芯科技(深圳)有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
-
2012
- 2012-10-24 TW TW101139288A patent/TW201417496A/zh unknown
- 2012-12-14 CN CN201210546781.5A patent/CN103777668A/zh active Pending
-
2013
- 2013-05-14 US US13/893,601 patent/US20140111259A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535305A (en) * | 1981-07-30 | 1985-08-13 | Tokyo Shibaura Denki Kabushiki Kaisha | Transmission gate relaxation oscillator having comparator |
US6173436B1 (en) * | 1997-10-24 | 2001-01-09 | Vlsi Technology, Inc. | Standard cell power-on-reset circuit |
US6847240B1 (en) * | 2003-04-08 | 2005-01-25 | Xilinx, Inc. | Power-on-reset circuit with temperature compensation |
US7057427B2 (en) * | 2004-07-15 | 2006-06-06 | Freescale Semiconductor, Inc | Power on reset circuit |
US20100013519A1 (en) * | 2008-07-17 | 2010-01-21 | Ricoh Company, Ltd. | Inverter circuit |
CN102342022A (zh) * | 2009-03-11 | 2012-02-01 | 哉英电子股份有限公司 | 上电复位电路 |
CN102122943A (zh) * | 2010-12-29 | 2011-07-13 | 山东华芯半导体有限公司 | 低功耗延时可编程的上电复位方法及电路 |
CN102710241A (zh) * | 2012-05-08 | 2012-10-03 | 卓捷创芯科技(深圳)有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107273230A (zh) * | 2016-04-06 | 2017-10-20 | 新巨企业股份有限公司 | 强制重置微控制器的方法 |
CN108205351A (zh) * | 2016-12-06 | 2018-06-26 | 豪威科技股份有限公司 | 电流产生器 |
CN108205351B (zh) * | 2016-12-06 | 2019-07-26 | 豪威科技股份有限公司 | 电流产生器 |
CN114138041A (zh) * | 2020-09-04 | 2022-03-04 | 新唐科技股份有限公司 | 欠压锁定电路及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201417496A (zh) | 2014-05-01 |
US20140111259A1 (en) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103777668A (zh) | 电源开启重置电路 | |
CN102761322B (zh) | 上电复位电路及其复位方法 | |
CN105429612A (zh) | 集成电路与自偏压电阻电容振荡器和斜坡产生器电路 | |
US11349456B2 (en) | Ultra-low energy per cycle oscillator topology | |
TW200827978A (en) | Bandgap reference circuits and start-up methods thereof | |
CN102289243A (zh) | Cmos带隙基准源 | |
CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
CN102118148A (zh) | 一种振荡器 | |
JP2013525902A5 (zh) | ||
CN205792485U (zh) | 一种应用于无线充电控制芯片的时钟振荡电路 | |
CN105530002A (zh) | 一种时钟产生装置和自动校验电路控制模块 | |
CN102394565A (zh) | 振荡电路及振荡系统 | |
CN111158420A (zh) | 一种低功耗带隙基准电压产生电路 | |
CN108512537B (zh) | 一种上电复位电路和上电复位器 | |
CN103312267B (zh) | 一种高精度振荡器及频率产生方法 | |
CN105373181A (zh) | 一种高精度过温保护电路 | |
CN203482169U (zh) | Rc振荡器 | |
CN202111688U (zh) | 电荷泵电路 | |
CN108955930B (zh) | 温度测量电路 | |
CN106026983A (zh) | 一种环形振荡器 | |
CN110380711A (zh) | 具有超低短路电流的低频振荡器 | |
CN213906643U (zh) | 一种自基准rc振荡器 | |
CN107947766A (zh) | 一种应用于开关电源的频率可调的振荡器电路 | |
CN210274006U (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
CN102420568A (zh) | 具有温度补偿的振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140507 |