TWI613542B

TWI613542B - 電源開啟重置電路

Info

Publication number: TWI613542B
Application number: TW105100757A
Authority: TW
Inventors: 湯凱能; 廖期聖
Original assignee: 智原科技股份有限公司
Priority date: 2016-01-12
Filing date: 2016-01-12
Publication date: 2018-02-01
Also published as: CN106961266A; US9673808B1; TW201725474A; CN106961266B

Abstract

電源開啟重置電路包括第一二極體接法電晶體、第二二極體接法電晶體、電阻器以及電流比較電路。第一二極體接法電晶體的陰極耦接至參考電壓。電阻器的第一端耦接至電源電壓。電阻器的第二端耦接至第一二極體接法電晶體的陽極。第二二極體接法電晶體的陰極耦接至參考電壓。第二二極體接法電晶體的陽極耦接至電阻器的第一端。電流比較電路耦接至第一二極體接法電晶體與第二二極體接法電晶體。電流比較電路可以比較第一二極體接法電晶體的電流與第二二極體接法電晶體的電流而獲得比較結果，其中該比較結果決定重置訊號。

Description

電源開啟重置電路

本發明是有關於一種重置訊號產生電路，且特別是有關於一種電源開啟重置電路（power-on-reset circuit）。

在設計電子電路時，往往會加入重置(reset)機制在電路中，以使所設計之電子電路在需要時得以回復為初始狀態。尤其在對電子電路開啟電源(開機)之初時，系統電路中各元件(例如暫存器)處於不確定狀態，此時即需要重置此系統電路，以將系統電路中各元件設定為初始狀態。電源開啟重置電路可以檢測電源電壓（power voltage）的準位。在電源開啟（power-on）過程中，當電源電壓超過電壓偵測點V_det ，電源開啟重置電路可以給一個重置信號來重置邏輯電路（系統電路）的狀態。然而，所述電壓偵測點V_det 的準位往往受溫度的影響，尤其是在先進製程更是如此。

本發明提供一種電源開啟重置電路，以在電源開啟（power-on）過程中即時產生重置信號。

本發明的實施例提供一種電源開啟重置電路，用以於電源開啟初時產生重置訊號。電源開啟重置電路包括第一二極體接法電晶體（diode-connected transistor）、第二二極體接法電晶體、第一電阻器以及電流比較電路。第一二極體接法電晶體具有陽極與陰極。第一二極體接法電晶體的陰極耦接至參考電壓。第一電阻器的第一端耦接至電源電壓。第一電阻器的第二端耦接至第一二極體接法電晶體的陽極。第二二極體接法電晶體具有陽極與陰極。第二二極體接法電晶體的陰極耦接至參考電壓。第二二極體接法電晶體的陽極耦接至第一電阻器的第一端。電流比較電路耦接至第一二極體接法電晶體與第二二極體接法電晶體。電流比較電路可以比較第一二極體接法電晶體的電流與第二二極體接法電晶體的電流而獲得比較結果，其中該比較結果決定該重置訊號。

在本發明的一實施例中，上述的第一二極體接法電晶體與第二二極體接法電晶體為N通道金屬氧化物半導體電晶體。

在本發明的一實施例中，上述的第一二極體接法電晶體的通道寬長比值大於第二二極體接法電晶體的通道寬長比值。

在本發明的一實施例中，當第一二極體接法電晶體與第二二極體接法電晶體未進入次閾值區域（sub-threshold region）時，第一二極體接法電晶體的等效電阻值與第一電阻器的阻值的總和小於第二二極體接法電晶體的等效電阻值，使得第一二極體接法電晶體的電流大於第二二極體接法電晶體的電流。

在本發明的一實施例中，當第一二極體接法電晶體與第二二極體接法電晶體進入次閾值區域時，第一二極體接法電晶體的等效電阻值與第一電阻器的阻值的總和大於第二二極體接法電晶體的等效電阻值，使得第一二極體接法電晶體的電流小於第二二極體接法電晶體的電流。

在本發明的一實施例中，上述的電源開啟重置電路更包括第二電阻器。第二電阻器的第一端耦接至電源電壓。第二電阻器的第二端耦接至第一電阻器的第一端與第二二極體接法電晶體的陽極。

在本發明的一實施例中，上述的電流比較電路包括第一電晶體、第二電晶體以及電流鏡。第一電晶體的控制端耦接至第一二極體接法電晶體的閘極。第一電晶體的第一端耦接至參考電壓。第一電晶體的第二端耦接至電流比較電路的輸出節點，其中該輸出節點提供比較結果。第二電晶體的控制端耦接至第二二極體接法電晶體的閘極。第二電晶體的第一端耦接至參考電壓。電流鏡的主電流端耦接至第二電晶體的第二端。電流鏡的僕電流端耦接至輸出節點。

在本發明的一實施例中，上述的電流鏡包括第三電晶體以及第四電晶體。第三電晶體的第一端耦接至電源電壓。第三電晶體的第二端耦接至電流鏡的主電流端。第三電晶體的控制端耦接至第三電晶體的第二端。第四電晶體的第一端耦接至電源電壓。第四電晶體的第二端耦接至電流鏡的僕電流端。第四電晶體的控制端耦接至第三電晶體的控制端。

在本發明的一實施例中，上述的電源開啟重置電路更包括輸出級電路。輸出級電路耦接至電流比較電路，以接收比較結果，用以依據比較結果而對應產生重置訊號。

在本發明的一實施例中，上述的輸出級電路包括施密特觸發緩衝器。施密特觸發緩衝器的輸入端耦接至電流比較電路，以接收該比較結果。施密特觸發緩衝器的輸出端提供重置訊號。

在本發明的一實施例中，上述的輸出級電路包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第六電晶體。第一電晶體的第一端耦接至電源電壓。第一電晶體的控制端耦接至電流比較電路，以接收比較結果。第二電晶體的第一端耦接至第一電晶體的第二端。第二電晶體的控制端耦接至電流比較電路，以接收比較結果。第三電晶體的第一端耦接至參考電壓。第三電晶體的控制端耦接至電流比較電路，以接收比較結果。第四電晶體的第一端耦接至第三電晶體的第二端。第四電晶體的第二端耦接至第二電晶體的第二端。第四電晶體的控制端耦接至電流比較電路，以接收比較結果。第五電晶體的控制端耦接至第二電晶體的第二端與第四電晶體的第二端。第五電晶體的第一端耦接至電源電壓。第五電晶體的第二端耦接至輸出級電路的輸出端，以供該重置訊號。第六電晶體的控制端耦接至第五電晶體的控制端。第六電晶體的第一端耦接至參考電壓。第六電晶體的第二端耦接至第五電晶體的第二端。

在本發明的一實施例中，上述的輸出級電路還包括第七電晶體以及第八電晶體。第七電晶體的第一端耦接至第一電晶體的第二端。第七電晶體的第二端耦接至參考電壓。第七電晶體的控制端耦接至第二電晶體的第二端。第八電晶體的第一端耦接至第三電晶體的第二端。第八電晶體的第二端耦接至電源電壓。第八電晶體的控制端耦接至第四電晶體的第二端。

基於上述，本發明實施例所提供電源開啟重置電路可以在電源開啟過程中即時產生重置信號，以便重置邏輯電路（系統電路）的狀態。本發明實施例所提供電源開啟重置電路具有溫度補償，進而可以縮小在不同溫度下電壓偵測點的變動範圍。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明一實施例所繪示的一種電源開啟重置電路100的電路方塊示意圖。在電源開啟初時，電源電壓VCCK會從低電壓上升至額定電壓準位。在電源開啟初時，當電源電壓VCCK超過電壓偵測點V_det （電壓偵測點V_det 小於額定電壓）時，電源開啟重置電路100可以即時產生重置訊號POR給系統電路（未繪示），以便重置系統電路的狀態。

請參照圖1，電源開啟重置電路100包括二極體接法電晶體（diode-connected transistor）MN1、二極體接法電晶體MN2、電阻器R1、電阻器R2以及電流比較電路120。電阻器R2的第一端耦接至電源電壓VCCK。電阻器R2的第二端耦接至電阻器R1的第一端。電阻器R2的第二端耦接至二極體接法電晶體MN1的陽極。二極體接法電晶體MN1的陰極耦接至參考電壓GNDK（例如接地電壓）。於本實施例中，二極體接法電晶體MN1可以是N通道金屬氧化物半導體(N-channel metal oxide semiconductor，以下稱NMOS)電晶體。此NMOS電晶體MN1的第一端（例如源極）作為陰極而耦接至參考電壓GNDK。此NMOS電晶體MN1的控制端（例如閘極）耦接至此NMOS電晶體MN1的第二端（例如汲極）。此NMOS電晶體MN1的第二端作為陽極。

二極體接法電晶體MN2的陰極耦接至參考電壓GNDK。二極體接法電晶體MN2的陽極耦接至電阻器R1的第一端與電阻器R2的第二端。於本實施例中，二極體接法電晶體MN2可以是NMOS電晶體。此NMOS電晶體MN2的第一端（例如源極）作為陰極而耦接至參考電壓GNDK。此NMOS電晶體MN2的控制端（例如閘極）耦接至此NMOS電晶體MN2的第二端（例如汲極）。此NMOS電晶體MN2的第二端作為陽極。

二極體接法電晶體MN1的通道寬長比值W/L（或是通道寬W，或是通道長的倒數1/L）大於二極體接法電晶體MN2的通道寬長比值W/L（或是通道寬W，或是通道長的倒數1/L）。舉例來說，二極體接法電晶體MN2的通道寬長比值W/L與二極體接法電晶體MN1的通道寬長比值W/L的比例關係可以是1:m。

在開始時（電源開啟的初期），二極體接法電晶體MN1與二極體接法電晶體MN2都未進入次閾值區域（subthreshold region）。當二極體接法電晶體MN1與二極體接法電晶體MN2都未進入次閾值區域時，二極體接法電晶體MN1的等效電阻值與電阻器R1的阻值的總和小於二極體接法電晶體MN2的等效電阻值。因此，在開始時（電源開啟的初期），當電源電壓VCCK上升時，二極體接法電晶體MN1的電流I_D1 大於二極體接法電晶體MN2的電流I_D2 （因為二極體接法電晶體MN2的等效電阻大於二極體接法電晶體MN1和電阻器R1的總電阻）。

在電源開啟程序中隨著逐漸升高的電源電壓VCCK，二極體接法電晶體MN1和二極體接法電晶體MN2進入次閾值區域。在次閾值區域中，電流I_D2 以更高的速率增加（因為二極體接法電晶體MN1和二極體接法電晶體MN2的等效電阻變得越來越小），而電阻器R1逐漸主導「電阻器R1和二極體接法電晶體MN1」的等效電阻。因此，當二極體接法電晶體MN1與二極體接法電晶體MN2進入次閾值區域時，二極體接法電晶體MN1的等效電阻值與電阻器R1的阻值的總和將大於二極體接法電晶體MN2的等效電阻值，使得二極體接法電晶體MN1的電流I_D1 小於二極體接法電晶體MN2的電流I_D2 。

電流比較電路120耦接至二極體接法電晶體MN1與二極體接法電晶體MN2。電流比較電路120可以比較二極體接法電晶體MN1的電流I_D1 與二極體接法電晶體MN2的電流I_D2 而獲得比較結果140。電源開啟重置電路100所輸出的重置訊號POR便是由電流比較電路120的比較結果140所決定的。當電流I_D1 等於電流I_D2 時，表示電源電壓VCCK已升至電壓偵測點V_det 。當電流I_D1 等於（或小於）電流I_D2 時，電流比較電路120將發出一個高信號到下一個階段電路。

當電流I_D1 等於電流I_D2 時，表示電源電壓VCCK已升至電壓偵測點V_det 。當電流I_D1 等於電流I_D2 時，電流I_D1 =ΔV_GS /R₁ ，其中ΔV_GS 表示二極體接法電晶體MN1的閘源極電壓V_GS1 與二極體接法電晶體MN2的閘源極電壓V_GS2 的差（例如ΔV_GS = V_GS2 - V_GS1 ），而R₁ 表示電阻器R1的阻值。當電流I_D1 等於電流I_D2 時，電壓偵測點V_det = V_GS2 + (I_D1 + I_D2 )R₂ = V_GS2 + (2R₂ /R₁ )ΔV_GS = V_OV2 + V_TH + (2R₂ /R₁ )ΔV_OV ，其中R₂ 表示電阻器R2的阻值，V_OV2 =

=

，

，V_T 表示熱電壓（thermal voltage，

），

，V_TH 表示NMOS電晶體的臨界電壓，ΔV_OV =

。NMOS電晶體在次閾值區域中的電流（例如電流I_D1 、電流I_D2 ）包含熱電壓V_T 。熱電壓V_T 是一個正溫度係數（positive coefficient），因此ΔV_OV 是一個正溫度係數。NMOS電晶體的臨界電壓V_TH 是一個負溫度係數（negative coefficient）。當電流I_D1 等於電流I_D2 時，電壓偵測點V_det = V_OV2 + V_TH + (2R₂ /R₁ )ΔV_OV ，因此本發明實施例所提供電源開啟重置電路100具有溫度補償。具有溫度補償的電源開啟重置電路100可以縮小在不同溫度下電壓偵測點V_det 的變動範圍。本實施例的電源開啟重置電路100可以在小功耗低電壓領域中實現精確的電壓偵測點V_det 。

於本實施例中，電源開啟重置電路100還包括輸出級電路130。輸出級電路130耦接至電流比較電路120，以接收比較結果140。輸出級電路130可以依據比較結果140而對應產生重置訊號POR。在一些實施例中，輸出級電路130可以包括施密特觸發緩衝器（Schmitt-trigger buffer）。該施密特觸發緩衝器的輸入端耦接至電流比較電路120，以接收比較結果140。該施密特觸發緩衝器的輸出端提供重置訊號POR。此施密特觸發緩衝器可以阻止比較結果140的噪聲（雜訊），且增強了電源開啟重置電路100的操縱性能。最後，當電源電壓VCCK被拉高於電壓偵測點V_det 時，電源開啟重置電路100的重置信號POR將會被拉高。

圖2是依照本發明一實施例說明圖1所示電流比較電路120及輸出級電路130的電路示意圖。於圖2所示實施例中，電流比較電路120包括電晶體121、電晶體122以及電流鏡123。於本實施例中，電晶體121與電晶體122可以是NMOS電晶體。電晶體121的控制端（例如閘極）耦接至二極體接法電晶體MN1的閘極。電晶體121的第一端（例如源極）耦接至參考電壓GNDK。電晶體121的第二端（例如汲極）耦接至電流比較電路120的輸出節點Nout。電晶體122的控制端（例如閘極）耦接至二極體接法電晶體MN2的閘極。電晶體122的第一端（例如源極）耦接至參考電壓GNDK。電流鏡123有主電流端與僕電流端。電流鏡123的主電流端耦接至電晶體122的第二端（例如汲極）。電流鏡123的僕電流端耦接至輸出節點Nout。輸出節點Nout可以提供比較結果140給輸出級電路130的輸入端。

於圖2所示實施例中，電流鏡123包括電晶體124以及電晶體125。於本實施例中，電晶體124以及電晶體125可以是P通道金屬氧化物半導體(P-channel metal oxide semiconductor，以下稱PMOS)電晶體。電晶體124的第一端（例如源極）耦接至電源電壓VCCK。電晶體124的第二端（例如汲極）耦接至電流鏡123的主電流端（亦即耦接至電晶體122的第二端）。電晶體124的控制端（例如閘極）耦接至電晶體124的第二端。電晶體125的第一端（例如源極）耦接至電源電壓VCCK。電晶體125的第二端（例如汲極）耦接至電流鏡123的僕電流端（亦即耦接至輸出節點Nout）。電晶體125的控制端（例如閘極）耦接至電晶體124的控制端。

於圖2所示實施例中，輸出級電路130包括電晶體131、電晶體132、電晶體133、電晶體134、電晶體135以及電晶體136。於本實施例中，電晶體131、132與135可以是PMOS電晶體，而電晶體133、134與136可以是NMOS電晶體。電晶體131的第一端（例如源極）耦接至電源電壓VCCK。電晶體131的控制端（例如閘極）耦接至電流比較電路120，以接收比較結果140。電晶體132的第一端（例如源極）耦接至電晶體131的第二端（例如汲極）。電晶體132的控制端（例如閘極）耦接至電流比較電路120，以接收比較結果140。電晶體133的第一端（例如源極）耦接至參考電壓GNDK。電晶體133的控制端（例如閘極）耦接至電流比較電路120，以接收比較結果140。電晶體134的第一端（例如源極）耦接至電晶體133的第二端（例如汲極）。電晶體134的第二端（例如汲極）耦接至電晶體132的第二端（例如汲極）。電晶體134的控制端（例如閘極）耦接至電流比較電路120，以接收比較結果140。第五電晶體135的控制端（例如閘極）耦接至電晶體132的第二端與電晶體134的第二端。電晶體135的第一端（例如源極）耦接至電源電壓VCCK。電晶體135的第二端（例如汲極）耦接至輸出級電路130的輸出端，以供應重置訊號POR。電晶體136的控制端（例如閘極）耦接至電晶體135的控制端。電晶體136的第一端（例如源極）耦接至參考電壓GNDK。電晶體136的第二端（例如汲極）耦接至電晶體135的第二端。

依照設計需求，輸出級電路130還可能包括電晶體137以及電晶體138。於本實施例中，電晶體137可以是PMOS電晶體，而電晶體138可以是NMOS電晶體。電晶體137的第一端（例如源極）耦接至電晶體131的第二端。電晶體137的第二端（例如汲極）耦接至參考電壓GNDK。電晶體137的控制端（例如閘極）耦接至電晶體132的第二端。電晶體138的第一端（例如源極）耦接至電晶體133的第二端。電晶體138的第二端（例如汲極）耦接至電源電壓VCCK。電晶體138的控制端（例如閘極）耦接至電晶體134的第二端。

值得注意的是，在不同的應用情境中，電源開啟重置電路100、二極體接法電晶體MN1、二極體接法電晶體MN2、電阻器R1、電阻器R2、電流比較電路120及/或輸出級電路130的相關功能可以利用一般的編程語言（programming languages）、硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為韌體或硬體。可執行所述相關功能的韌體可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述韌體。所述韌體可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述韌體的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。

綜上所述，當電流I_D1 等於電流I_D2 時，電壓偵測點V_det = V_OV2 + V_TH + (2R₂ /R₁ )ΔV_OV 。ΔV_OV 是一個正溫度係數，而V_TH 是一個負溫度係數。因此，本發明諸實施例所述電源開啟重置電路100具有溫度補償。具有溫度補償的電源開啟重置電路100可以縮小在不同溫度下電壓偵測點V_det 的變動範圍。本實施例的電源開啟重置電路100可以在小功耗低電壓領域中實現精確的電壓偵測點V_det 。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧電源開啟重置電路
120‧‧‧電流比較電路
121、122、124、125‧‧‧電晶體
123‧‧‧電流鏡
130‧‧‧輸出級電路
131～138‧‧‧電晶體
140‧‧‧比較結果
GNDK‧‧‧參考電壓
I_D1、I_D2‧‧‧電流
MN1、MN2‧‧‧二極體接法電晶體
Nout‧‧‧輸出節點
POR‧‧‧重置訊號
R1、R2‧‧‧電阻器
VCCK‧‧‧電源電壓

圖1是依照本發明一實施例所繪示的一種電源開啟重置電路的電路方塊示意圖。圖2是依照本發明一實施例說明圖1所示電流比較電路及輸出級電路的電路示意圖。

100‧‧‧電源開啟重置電路

120‧‧‧電流比較電路

130‧‧‧輸出級電路

140‧‧‧比較結果

GNDK‧‧‧參考電壓

I_D1、I_D2‧‧‧電流

MN1、MN2‧‧‧二極體接法電晶體

POR‧‧‧重置訊號

R1、R2‧‧‧電阻器

VCCK‧‧‧電源電壓

Claims

一種電源開啟重置電路，用以於電源開啟初時產生一重置訊號，該電源開啟重置電路包括：一第一二極體接法電晶體，具有一陽極與一陰極，其中該第一二極體接法電晶體的該陰極耦接至一參考電壓；一第一電阻器，具有一第一端與一第二端，其中該第一電阻器的該第一端耦接至一電源電壓，而該第一電阻器的該第二端耦接至該第一二極體接法電晶體的該陽極；一第二二極體接法電晶體，具有一陽極與一陰極，其中該第二二極體接法電晶體的該陰極耦接至該參考電壓，而該第二二極體接法電晶體的該陽極耦接至該第一電阻器的該第一端；一電流比較電路，該電流比較電路的一第一端直接耦接至該第一二極體接法電晶體與該第一電阻器的該第一端，該電流比較電路的一第二端耦接至該第二二極體接法電晶體與該第一電阻器的該第二端，用以比較該第一二極體接法電晶體的電流與該第二二極體接法電晶體的電流而獲得一比較結果，其中該比較結果決定該重置訊號；以及一第二電阻器，具有一第一端與一第二端，其中該第二電阻器的該第一端耦接至該電源電壓，而該第二電阻器的該第二端耦接至該第一電阻器的該第一端與該第二二極體接法電晶體的該陽極。
如申請專利範圍第1項所述的電源開啟重置電路，其中該第一二極體接法電晶體與該第二二極體接法電晶體為N通道金屬氧化物半導體電晶體。
如申請專利範圍第1項所述的電源開啟重置電路，其中該第一二極體接法電晶體的通道寬長比值大於該第二二極體接法電晶體的通道寬長比值。
如申請專利範圍第1項所述的電源開啟重置電路，其中當該第一二極體接法電晶體與該第二二極體接法電晶體未進入次閾值區域時，該第一二極體接法電晶體的等效電阻值與該第一電阻器的阻值的總和小於該第二二極體接法電晶體的等效電阻值，使得該第一二極體接法電晶體的電流大於該第二二極體接法電晶體的電流。
如申請專利範圍第1項所述的電源開啟重置電路，其中當該第一二極體接法電晶體與該第二二極體接法電晶體進入次閾值區域時，該第一二極體接法電晶體的等效電阻值與該第一電阻器的阻值的總和大於該第二二極體接法電晶體的等效電阻值，使得該第一二極體接法電晶體的電流小於該第二二極體接法電晶體的電流。
如申請專利範圍第1項所述的電源開啟重置電路，其中該電流比較電路包括：一第一電晶體，具有一第一端、一第二端與一控制端，其中該第一電晶體的該控制端耦接至該第一二極體接法電晶體的閘極，該第一電晶體的該第一端耦接至該參考電壓，而該第一電晶體的該第二端耦接至該電流比較電路的一輸出節點，其中該輸出節點提供該比較結果；一第二電晶體，具有一第一端、一第二端與一控制端，其中該第二電晶體的該控制端耦接至該第二二極體接法電晶體的閘極，而該第二電晶體的該第一端耦接至該參考電壓；以及一電流鏡，具有一主電流端與一僕電流端，其中該主電流端耦接至該第二電晶體的該第二端，而該僕電流端耦接至該輸出節點。
如申請專利範圍第6項所述的電源開啟重置電路，其中該電流鏡包括：一第三電晶體，具有一第一端、一第二端與一控制端，其中該第三電晶體的該第一端耦接至該電源電壓，該第三電晶體的該第二端耦接至該電流鏡的該主電流端，該第三電晶體的該控制端耦接至該第三電晶體的該第二端；以及一第四電晶體，具有一第一端、一第二端與一控制端，其中該第四電晶體的該第一端耦接至該電源電壓，該第四電晶體的該第二端耦接至該電流鏡的該僕電流端，該第四電晶體的該控制端耦接至該第三電晶體的該控制端。
如申請專利範圍第1項所述的電源開啟重置電路，更包括：一輸出級電路，耦接至該電流比較電路以接收該比較結果，用以依據該比較結果而對應產生該重置訊號。
如申請專利範圍第8項所述的電源開啟重置電路，其中該輸出級電路包括一施密特觸發緩衝器，該施密特觸發緩衝器的輸入端耦接至該電流比較電路以接收該比較結果，該施密特觸發緩衝器的輸出端提供該重置訊號。
如申請專利範圍第8項所述的電源開啟重置電路，其中該輸出級電路包括：一第一電晶體，具有一第一端、一第二端與一控制端，其中該第一電晶體的該第一端耦接至該電源電壓，該第一電晶體的該控制端耦接至該電流比較電路以接收該比較結果；一第二電晶體，具有一第一端、一第二端與一控制端，其中該第二電晶體的該第一端耦接至該第一電晶體的該第二端，該第二電晶體的該控制端耦接至該電流比較電路以接收該比較結果；一第三電晶體，具有一第一端、一第二端與一控制端，其中該第三電晶體的該第一端耦接至該參考電壓，該第三電晶體的該控制端耦接至該電流比較電路以接收該比較結果；一第四電晶體，具有一第一端、一第二端與一控制端，其中該第四電晶體的該第一端耦接至該第三電晶體的該第二端，該第四電晶體的該第二端耦接至該第二電晶體的該第二端，該第四電晶體的該控制端耦接至該電流比較電路以接收該比較結果；一第五電晶體，具有一第一端、一第二端與一控制端，其中該第五電晶體的該控制端耦接至該第二電晶體的該第二端與該第四電晶體的該第二端，該第五電晶體的該第一端耦接至該電源電壓，該第五電晶體的該第二端耦接至該輸出級電路的輸出端以供該重置訊號；以及一第六電晶體，具有一第一端、一第二端與一控制端，其中該第六電晶體的該控制端耦接至該第五電晶體的該控制端，該第六電晶體的該第一端耦接至該參考電壓，該第六電晶體的該第二端耦接至該第五電晶體的該第二端。
如申請專利範圍第10項所述的電源開啟重置電路，其中該輸出級電路還包括：一第七電晶體，具有一第一端、一第二端與一控制端，其中該第七電晶體的該第一端耦接至該第一電晶體的該第二端，該第七電晶體的該第二端耦接至該參考電壓，該第七電晶體的該控制端耦接至該第二電晶體的該第二端；以及一第八電晶體，具有一第一端、一第二端與一控制端，其中該第八電晶體的該第一端耦接至該第三電晶體的該第二端，該第八電晶體的該第二端耦接至該電源電壓，該第八電晶體的該控制端耦接至該第四電晶體的該第二端。