CN108023581B - 小面积低功率上电复位电路 - Google Patents

小面积低功率上电复位电路 Download PDF

Info

Publication number
CN108023581B
CN108023581B CN201711018452.2A CN201711018452A CN108023581B CN 108023581 B CN108023581 B CN 108023581B CN 201711018452 A CN201711018452 A CN 201711018452A CN 108023581 B CN108023581 B CN 108023581B
Authority
CN
China
Prior art keywords
transistor
circuit
current
reference current
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711018452.2A
Other languages
English (en)
Other versions
CN108023581A (zh
Inventor
A·K·辛格
S·加尼萨恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of CN108023581A publication Critical patent/CN108023581A/zh
Application granted granted Critical
Publication of CN108023581B publication Critical patent/CN108023581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请涉及小面积低功率上电复位电路。本申请讨论了用于提供上电复位(POR)电路的技术。该技术利用了小尺寸的有源器件，消耗很少的电流，并且可以使用天然NMOS晶体管来提供温度和电压变化的稳定参考。

Description

小面积低功率上电复位电路
技术领域
提供了一种上电复位(POR)电路的方法和装置，更具体地说，涉及一种低功率、稳健到甚至非常缓慢的斜坡率、并且空间有效的POR电路。
背景技术
上电复位(POR)电路通常提供控制信号，当电源输出达到最小电压时，随着电源上电，使处理电路处于空闲状态，然后改变控制信号的状态。POR电路用于确保在初始启动设备时，响应于控制信号的设备的处理电路在已知状态下开始其各自的功能。在没有POR电路的情况下，一些处理电路可以在不同的时间开始处理其他处理电路，因为一些处理电路可以在比其他处理电路低的电源电压下变为有效。这种情况可以允许一些电路开始处理来自其他电路的信号，然而，信号可能不是有效的。在加电时加入电源故障，例如从其他电路之前开始的某些处理电路，并且设备的初始状态可能变得不可预测。然而，添加POR电路还增加了能够限制设备的其他资源或特性的功耗和电路空间。
发明内容
本申请讨论了用于提供上电复位(POR)电路的技术。在某些示例中，该技术仅基于使用有源器件，因此与依赖于例如电阻器、电容器或存储器电路的常规技术相比，消耗较少的面积。此外，有源器件通常消耗很少的电流，并且可以使用天然晶体管来提供关于温度和电压变化的稳定参考。在某些示例中，这些技术不使用存储器电路，因此即使在非常缓慢的电源斜坡率下也能够提供稳健性能。
在一个例子中，用于提供上电复位信号的电路可包括：配置为产生指示电压阈值的参考电流的第一天然NMOS晶体管；和具有耦合天然NMOS晶体管的比较器晶体管，所述比较器晶体管配置为比较感测电流与所述参考电流，其中感测电流表示电路的电源电压的电平。比较器晶体管的第一节点可被配置为当参考电流大于感测电流时保持第一状态。比较器晶体管的第一节点可被配置为当感测电流大于参考电流时保持第二状态。
本发明内容旨在提供本专利申请的主题的概述。本发明不是提供专门的或详尽的解释。包括详细描述以提供有关本主题的进一步信息。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似的数字可以表示相似组件的不同实例。附图通过举例而不是限制的方式说明本文件中讨论的各种实施例。
图1根据本主题的各种示例通常描述示例性上电复位(POR)电路。
图2根据本主题的各种示例通过与POR电路相关联的电压和电流信号的曲线图以图形方式描述POR电路的操作。
图3根据本主题的各种示例通常描述操作上电复位(POR)电路的示例性方法的流程图。
具体实施方式
本发明人已经认识到提供功率有效率并且使用非常少的电路不动产的上电复位(POR)电路的技术。在某些示例中，POR电路可以利用有源器件的小尺寸和效率，使得其占用也不大于0.01mm2平均消耗42纳安(nA)或更小的电流。最大电流可以为约70nA。这样的电路可以为许多电路应用提供面积和功率改进，所述电路应用包括例如在诸如但不限于与物联网(IoT)设备相关联的节点的有限电源上进行中继的低功率应用。
图1总体上示出了根据本主题的各种示例的上电复位(POR)电路100的示例。在某些例子中，该电路产生一个相对独立于电源电压(VBAT)的参考电流，并将该参考电流与电源电压强烈变化的电流进行比较。由于电感电压(感测电流)的电流大于参考电流，所以POR电路100的跳变点交叉，POR电路100的输出可以改变状态。
在某些示例中，除了连接电路元件的迹线之外，POR电路100不包括任何无源器件，例如电阻器或电容器。在某些示例中，POR电路100由金属氧化物半导体(MOS)器件实现，因此它是非常空间有效的。此外，电路100不使用可能需要额外处理或在过程库中默认情况下不可用的特殊活动设备。再次参考图1，POR电路100可以包括参考电流发生器、电流镜和比较器晶体管(M5)。在某些实例中，参考电流发生器可以包括具有耦合到地的控制节点的第一天然NMOS晶体管(M2)。在这种配置中，第一天然NMOS晶体管(M2)可以产生具有非常弱的电源电压(VBAT)功能的参考电流，或者相对独立于电源电压(VBAT)。在某些实例中，额外的天然NMOS晶体管(M1、M6)可以包括在参考电流发生器中，以调节或补偿第一天然NMOS晶体管(M2)和比较器晶体管(M5)的工艺和温度变化。此外，额外的天然NMOS晶体管(M1、M6)可以通过参考电流调节阈值电压。例如，可以以源退化方式添加第一天然NMOS器件(M2)。通过第一天然NMOS器件提供的参考电流(IM2)可以描述为：
Figure GDA0002949517190000031
其中，Is是晶体管的规模电流，vth是晶体管的阈值电压，n是晶体管的斜率因子，vf是源节点的电压，Vt是与第一天然NMOS晶体管(M2)相关的热电压。与第一天然NMOS晶体管串联耦合的第二天然NMOS晶体管(M1)的电阻可以表示为
Figure GDA0002949517190000032
因此，第二天然NMOS晶体管(M1)的调节效应可以使参考电流(IM2)具有电源电压(vBAT)的弱功能。随着电源电压(vBAT)从零伏特的上升，当电源电压(VBAT)变得大于电流镜晶体管(M3、M4)的阈值电压时，电流镜可以开始反射参考电流(IM2)。
在某些实例中，比较器晶体管(M5)可以是标准的NMOS器件。随着电源电压(vBAT)的进一步增加，比较器晶体管(M5)的控制节点处的电压(v1)也可以通过电流镜的感测体管(M3)跟随电源电压(vBAT)。当比较器晶体管(M5)的控制节点处的电压(v1)继续上升时，比较器晶体管可以被接通。注意，由于构成了镜像晶体管(M4)的电流，而不是比较器晶体管(M5)的电流，比较器晶体管(M5)的漏极电压高，导致比较器晶体管(M5)在饱和区域。通过比较器晶体管(M5)提供的电流可以表示为
Figure GDA0002949517190000041
其中“vs5”是比较器晶体管(M5)源的电压。注意，比较器晶体管(M5)提供的感测电流(IM5)具有通过感测体管的源电压(v1)的电源电压的强功能，如上所述，可以跟踪电源电压(VBAT)。还要注意，当通过比较器晶体管(M5)提供的感测电流(IM5)变得大于镜像参考电流时，比较器晶体管(M5)的漏极或POR电路的输出可以被拉低，并且最终从逻辑高状态变为逻辑低电平，指示电源电压(VBAT)已经达到最小电平。在某些示例中，POR电路可以可选地包括缓冲器或逆变器106，以当电源电压(vBAT)已经超过参考电流(IM2)建立的最小阈值电平时，提供缓冲器输出和高电平有效输出逻辑电平(OUT)。
图2以图形方式示出了通过与POR电路相关联的电压和电流信号的曲线，根据本主题的各种示例的POR电路的操作。曲线图200包括电源电压的第一曲线201，例如，该电源电压包括根据本主题的各种示例的包括上电复位(POR)电路的装置、上面参考图1讨论的参考电流的第二曲线202、与比较器晶体管相关的感测电流的第三曲线203、以及POR电路的缓冲器输出和反相输出信号的第四曲线204。电源电压的曲线显示电源电压，因为它可能会在首次上电设备时长时间出现。与感测电流203的强烈变化相反，参考电流201随着电源电压201的上升而变弱。在一个示例中，参考电流201可以保持在温度上，使得在-40℃至125℃的温度范围内，POR电路的相关跳闸电压不会超过330毫伏(mV)。当感测电流203变得大于参考电流201时，可以将比较器晶体管的源节点拉低。耦合到比较器晶体管的源节点的逆变器可以提供从表示低电源电压的低逻辑状态转换到高逻辑状态的POR电路的输出信号，指示电源电压级别支持每个处理设备组件的操作。在某些示例中，随着电源电压下降，POR电路的输出可以提供电源电压已经下降到某些组件可能不提供稳健操作的水平的指示。在某些示例中，无论电源电压是上升还是下降，POR电路的输出的转变点都可以基本相同。
在一些示例中，POR电路的转变点的选择可以是不同的，并且例如选择附加晶体管(图1；M1、M6)的组成可以确定每个转变点。例如，图2所示的曲线使用了一个电路，其中晶体管具有以下组成，其中W和L是栅极的尺寸：
M1：堆叠20个晶体管，每个晶体管的W＝0.5μ、L＝70μ
M2：W＝32μ、L＝4.8μ
M3、M4：W＝2μ、L＝20μ
M5：W＝3μ、L＝40μ
M6：堆叠12个晶体管，每个晶体管的W＝0.5μ、L＝70μ
图3总体上示出了根据本主题的各种示例来操作上电复位(POR)电路的示例方法的流程图。在301，参考电流可以使用天然NMOS晶体管产生。在某些实例中，天然NMOS晶体管可以耦合在电源电压和地之间，并且可以具有耦合到地的控制节点。在这种配置中，由天然NMOS晶体管通过的参考电流相对于天然NMOS晶体管上的电压相对恒定。在302，参考电流可以与感测电流进行比较。感测电流可以表示电源电压的电压电平。在某些实例中，比较器晶体管可以接收参考电流的镜像版本并且可以产生感测电流。在产生感测电流中，比较器晶体管的节点可以提供参考电流和感测电流的相对电平的指示。由于感测电流在很大程度上取决于电源电压的水平，所以比较器晶体管的节点的状态提供了电源电压相对于由参考电流表示的阈值的相对电平的指示。在303，当参考电流大于感测电流时，比较器晶体管的节点可以被设置在第一状态。在304，当感测电流大于参考电流时，可以将比较器晶体管的节点设置为第二状态。在某些实例中，比较器晶体管的节点可以是POR电路的输出。在一些示例中，可以使用逆变器来缓冲节点并提供反向输出状态，在某些情况下，可以更有用于提供POR输出信号。
各种注释和例子
上述详细描述包括对作为详细描述的一部分的附图的参考。附图通过说明的方式示出可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。除了所示出或描述的那些之外，这样的示例可以包括元件。然而，本发明人还考虑了仅提供示出或描述的那些元件的示例。此外，本发明人还考虑使用所示或所述的那些元件的任何组合或排列的示例(或其一个或多个方面)、或者相对于本文所示或描述的其它示例(或其一个或多个方面)、或者关于特定示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则本文档中的用法控制。
在本文件中，专利文献中常用的术语“一种”或“一个”包括一个或多于一个，独立于“至少一个”或“一个或多个”的任何其他实例或用途。在本文件中，“或”一词用于指非专属或，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明。在本文中，术语“包括”和“其中”用作各自术语“包括”和“其中”的等效词。此外，在所附权利要求中，术语“包括”和“组成”是开放式的，即包括除了权利要求中的这一术语之后列出的元件的系统、设备、制品、组成、制定或过程仍然被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不意图对其对象施加数字要求。
上述描述旨在是说明性的而不是限制性的。例如，上述实施例(或其一个或多个方面)可以彼此组合使用。可以使用其它实施例，例如本领域普通技术人员在阅读上述描述之后。摘要提供符合37C.F.R.§1.72(b)，允许读者快速确定技术披露的性质。提交它的理解是，它不会用于解释或限制权利要求的范围或含义。另外，在上述详细描述中，各种特征可以被分组在一起以简化本公开。这不应被解释为意图无声公开的功能对于任何权利要求是至关重要的。相反，本发明的主题可能在于比特定公开的实施例的所有特征的少。因此，以下权利要求书作为示例或实施例被并入详细描述中，其中每个权利要求独立地作为单独的实施例，并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims (20)

1.一种用于提供上电复位信号的电路，所述电路包括：
配置为产生指示电压阈值的参考电流的第一天然NMOS晶体管；
具有耦合所述第一天然NMOS晶体管的控制节点的比较器晶体管，所述比较器晶体管配置为比较感测电流与所述参考电流，其中所述感测电流表示所述电路的电源电压的电平，其中所述比较器晶体管的第一节点被配置为当所述参考电流大于所述感测电流时保持第一状态，其中所述第一节点被配置为当所述感测电流大于所述参考电流时保持第二状态；以及
与所述第一天然NMOS晶体管和接地参考串联耦合的第二晶体管，所述第二晶体管具有耦合到所述电源电压的控制节点，所述第二晶体管被配置为控制由所述第一天然NMOS晶体管设置的参考电流的变化。
2.权利要求1所述的电路，包括配置为将所述参考电流镜像到所述比较器晶体管的节点的电流镜。
3.权利要求2所述的电路，其中所述电流镜包括感测晶体管和镜像晶体管；和
其中所述比较器晶体管的控制节点耦合所述感测晶体管的控制节点和所述镜像晶体管的控制节点。
4.权利要求1所述的电路，其中所述第二晶体管是第二天然NMOS晶体管。
5.权利要求4所述的电路，包括与所述比较器晶体管和所述接地参考串联耦合的第三天然NMOS晶体管，所述第三天然NMOS晶体管具有耦合所述电源电压的控制节点。
6.权利要求5所述的电路，其中所述第二天然NMOS晶体管包括以堆叠布置的多个天然NMOS晶体管。
7.权利要求5所述的电路，其中所述第三天然NMOS晶体管包括以堆叠布置的多个天然NMOS晶体管。
8.权利要求5所述的电路，其中所述电路占据的面积小于0.01mm2。
9.权利要求5所述的电路，其中所述电路被配置为平均使用42纳安(nA)或更小。
10.权利要求5所述的电路，其中与所述参考电流相关联的阈值电压被配置为在-40℃至125℃的温度范围内变化小于330毫伏(mV)。
11.一种上电复位电路，包括：
第一天然NMOS晶体管，被配置为产生参考电流；
电流镜，被配置为镜像所述参考电流；
比较器晶体管，被配置为接收和比较所述参考电流与表示电源电压的感测电流；和
第二和第三天然NMOS晶体管；
其中所述电流镜的感测晶体管经由所述第一天然NMOS晶体管和所述第二天然NMOS晶体管耦合到地；
其中所述电流镜的镜像晶体管经由所述比较器晶体管和所述第三天然NMOS晶体管耦合到地；
其中所述比较器晶体管的控制节点耦合所述感测晶体管的控制节点和所述镜像晶体管的控制节点；和
其中将所述镜像晶体管耦合所述比较器晶体管的节点提供所述上电复位电路的输出。
12.权利要求11所述的上电复位电路，所述上电复位电路占据的面积小于0.01mm2。
13.权利要求11所述的上电复位电路，包括缓冲器，所述缓冲器耦合所述比较器晶体管的漏极并被配置为提供所述上电复位电路的第二输出。
14.权利要求13所述的上电复位电路，其中所述缓冲器包括逆变器。
15.一种提供上电复位信号的方法，该方法包括：
使用第一天然NMOS晶体管产生表示电压阈值的参考电流，其中产生所述参考电流包括使用耦合在所述第一天然NMOS晶体管的第二节点和地之间的第二晶体管来设置所述参考电流的电平，其中所述第二晶体管的控制节点耦合电源电压；
将所述参考电流与感测电流进行比较，所述感测电流表示响应于所述上电复位信号的电路的电源电压的电平；
如果所述参考电流大于所述感测电流，则将比较电路的输出设置为第一状态；和
如果所述感测电流大于所述参考电流，则将比较电路的输出设置为第二状态。
16.权利要求15所述的方法，其中产生参考电流包括将所述第一天然NMOS晶体管的控制节点耦合到地。
17.权利要求15所述的方法，其中将参考电流与感测电流比较包括：
使用电流镜的镜像晶体管将所述参考电流镜像到比较电路中的比较器晶体管的第一节点，所述镜像晶体管耦合在所述比较器晶体管和所述电源电压之间；
从所述电流镜的感测晶体管和所述第一天然NMOS晶体管共同的节点产生控制电压；
在所述比较器晶体管的控制节点处接收控制电压。
18.权利要求17所述的方法，其中将参考电流与感测电流比较包括使用所述控制电压在所述比较器晶体管处产生感测电流。
19.权利要求15所述的方法，其中所述第二晶体管是第二天然NMOS晶体管。
20.权利要求19所述的方法，其中所述第二天然NMOS晶体管包括以堆叠配置耦合的多个天然NMOS晶体管。
CN201711018452.2A 2016-10-28 2017-10-27 小面积低功率上电复位电路 Active CN108023581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/337,587 2016-10-28
US15/337,587 US10312902B2 (en) 2016-10-28 2016-10-28 Low-area, low-power, power-on reset circuit

Publications (2)

Publication Number Publication Date
CN108023581A CN108023581A (zh) 2018-05-11
CN108023581B true CN108023581B (zh) 2021-09-07

Family

ID=61912408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711018452.2A Active CN108023581B (zh) 2016-10-28 2017-10-27 小面积低功率上电复位电路

Country Status (3)

Country Link
US (1) US10312902B2 (zh)
CN (1) CN108023581B (zh)
DE (1) DE102017124346B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811866B2 (en) * 2018-02-26 2020-10-20 Semiconductor Components Industries, Llc Negative voltage detection and voltage surge protection
US10432192B1 (en) * 2018-07-17 2019-10-01 Texas Instruments Incorporated Power-on reset circuit
CN113424447A (zh) * 2019-02-12 2021-09-21 ams国际有限公司 温度变化时开关电平精度提高的上电复位电路的阈值检测器
FR3096466B1 (fr) 2019-05-20 2021-10-22 St Microelectronics Rousset Dispositif comprenant un circuit de démarrage
CN112104349B (zh) * 2019-06-17 2024-01-26 国民技术股份有限公司 上电复位电路及芯片
US10979097B2 (en) 2019-09-05 2021-04-13 Micron Technology, Inc. Wireless devices and systems including examples of full duplex transmission using neural networks or recurrent neural networks
CN112865772B (zh) * 2021-02-08 2022-03-08 苏州领慧立芯科技有限公司 一种上电复位电路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349401A (ja) * 1989-07-18 1991-03-04 Mitsubishi Electric Corp マイクロ波素子
JPH05300001A (ja) * 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd レベルシフト回路
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
JP4462743B2 (ja) * 2000-03-29 2010-05-12 株式会社ルネサステクノロジ パワーオンリセット回路
US6844762B2 (en) * 2002-10-30 2005-01-18 Freescale Semiconductor, Inc. Capacitive charge pump
FR2863420B1 (fr) * 2003-12-05 2006-04-07 St Microelectronics Sa Dispositif de neutralisation a la mise sous tension
CN100571025C (zh) * 2004-03-31 2009-12-16 模拟设备股份有限公司 差分级电压偏置微调电路
US7777537B2 (en) * 2006-11-13 2010-08-17 Atmel Corporation Method for providing a power on reset signal with a logarithmic current compared with a quadratic current
US7772894B2 (en) * 2006-11-13 2010-08-10 Atmel Corporation Method for providing a power on reset signal with a quadratic current compared to an exponential current
JP5397309B2 (ja) * 2010-04-28 2014-01-22 ミツミ電機株式会社 パワーオンリセット回路
CN101882926B (zh) * 2010-06-24 2016-03-23 深圳市中庆微科技开发有限公司 一种恒流驱动芯片上电复位电路
US8817994B2 (en) * 2010-07-23 2014-08-26 Fairchild Semiconductor Corporation Audio jack reset
KR101782137B1 (ko) * 2010-11-08 2017-09-27 삼성전자주식회사 파워 온 리셋 회로
CN102761322B (zh) * 2011-04-28 2016-08-03 飞兆半导体公司 上电复位电路及其复位方法
CN102136827B (zh) * 2011-05-10 2013-11-06 覃超 可补偿输入失调电压的差分放大器及补偿方法
CN202103637U (zh) * 2011-06-21 2012-01-04 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN103378830B (zh) * 2012-04-17 2016-08-24 国民技术股份有限公司 上电复位电路
US20140026614A1 (en) * 2012-07-26 2014-01-30 Uop Llc Method for measurement and calculation of dew point for fractionation column overheads
CN103066971B (zh) * 2012-12-31 2016-03-02 成都锐成芯微科技有限责任公司 超低功耗高精度上电复位电路
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
US9525407B2 (en) * 2013-03-13 2016-12-20 Analog Devices Global Power monitoring circuit, and a power up reset generator
US9092045B2 (en) 2013-04-18 2015-07-28 Freescale Semiconductor, Inc. Startup circuits with native transistors
CN104601150B (zh) * 2013-10-30 2018-08-17 国民技术股份有限公司 一种上电复位电路
US9397654B2 (en) 2014-10-09 2016-07-19 Qualcomm Incorporated Low power externally biased power-on-reset circuit
CN205377819U (zh) * 2015-10-10 2016-07-06 意法半导体研发(深圳)有限公司 上电复位电路
CN106027006B (zh) * 2016-05-18 2019-02-05 上海华虹宏力半导体制造有限公司 上电复位电路

Also Published As

Publication number Publication date
US20180123583A1 (en) 2018-05-03
US10312902B2 (en) 2019-06-04
DE102017124346A1 (de) 2018-05-03
DE102017124346B4 (de) 2020-09-03
CN108023581A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN108023581B (zh) 小面积低功率上电复位电路
US7176740B2 (en) Level conversion circuit
KR101344167B1 (ko) 파워 온 리셋 회로
US20080079467A1 (en) Power-on reset circuits
TW200522082A (en) Power-up circuit in semiconductor memory device
TWI299161B (en) Power-up circuit in semiconductor memory device
CN110442227B (zh) 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路
US9236858B2 (en) Semiconductor device
US9710010B2 (en) Start-up circuit for bandgap reference
US20110084740A1 (en) Power-on reset circuit
CN106961266B (zh) 电源开启重置电路
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
US20120051157A1 (en) Semiconductor device
TWI261265B (en) Power-up circuit in semiconductor memory device
US10903822B2 (en) Integrated oscillator
JP2009098801A (ja) 電源回路及びそれを用いた内部電源電圧発生方法
JP2010028867A (ja) レベル変換回路
CN108111150B (zh) 上电复位电路及集成电路和eeprom系统
CN108776501B (zh) Ldo和por的复用电路
KR101450255B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
JP2011188361A (ja) パワーオンリセット回路
US20120306549A1 (en) Semiconductor integrated circuit
CN114726352A (zh) 半导体器件
CN111446949B (zh) 上电复位电路和集成电路
DE112020006949T5 (de) Bias-Schaltung, Sensorvorrichtung und drahtlose Sensorvorrichtung

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220106

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.