CN114726352A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN114726352A
CN114726352A CN202111661676.1A CN202111661676A CN114726352A CN 114726352 A CN114726352 A CN 114726352A CN 202111661676 A CN202111661676 A CN 202111661676A CN 114726352 A CN114726352 A CN 114726352A
Authority
CN
China
Prior art keywords
node
power
bipolar transistor
voltage
reset circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111661676.1A
Other languages
English (en)
Inventor
鹿嶋一生
津田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN114726352A publication Critical patent/CN114726352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

本申请涉及半导体器件。旨在提供一种用于检测通电复位电路的低电压的技术。半导体器件具有通电复位电路，通电复位电路包括：第一双极晶体管；通过并联连接多个双极晶体管形成的第二双极晶体管；检测电压调节电阻元件；温度特性调节电阻元件；电流调节电阻元件；和比较器。

Description

半导体器件
相关申请的交叉引用
本申请要求2021年1月6日提交的日本专利申请No.2021-000625的优先权，其内容通过引用而被并入本申请。
技术领域
本公开涉及半导体器件，例如，适用于具有通电复位电路的半导体器件。
背景技术
通电复位电路是如下电路，该电路输出复位信号直到电源电压具有预定值，以防止由另一半导体器件等配置的系统或并入同一半导体器件中的另一电路在通电时发生故障。例如，在作为专利文献1的日本专利申请公开No.2012-48349和在作为非专利文献1的在2015年5月28日出版的ELECTRONICS LETTERS第0l.51卷第11期第856-858页中公开了这种通电复位电路。
发明内容
在IoT(物联网)设备等中，由于半导体器件的操作下限电压的降低和消耗电流的降低而导致的电池寿命的提高有望进一步改进。需要一种对通电复位电路的较低电压的检测技术，该通电复位电路在半导体器件的工作下限电压或更低电压下发出复位信号。
其他问题和新颖特征将从本说明书和附图的描述中显而易见。
以下将简要描述本公开的代表性内容。
即，半导体器件具有通电复位电路，包括：第一双极晶体管；通过并联连接多个双极晶体管而配置的第二双极晶体管；检测电压调节电阻元件；温度特性调节电阻元件；电流调节电阻元件；和比较器。
根据本公开，可以使得通电复位电路是低电压的。
附图说明
图1是示出根据实施例的半导体器件的配置的框图。
图2是用于说明通电复位电路的问题的图。
图3是示出图1所示的通电复位电路的配置示例的电路图。
图4是用于说明图3所示的通电复位电路的操作的图。
图5是示出图1所示的通电复位电路的配置的另一示例的电路图。
图6是示出第一比较示例的通电复位电路的配置的电路图。
图7是用于说明图6所示的通电复位电路的操作的图。
图8是示出第二比较示例的通电复位电路的配置的电路图。
图9是用于说明图8所示的通电复位电路的操作的图。
图10是示出第三比较示例的通电复位电路的配置的图。
图11是用于说明图10所示的通电复位电路的操作的图。
图12是示出第四比较示例的通电复位电路的配置的电路图。
图13是用于说明图12中所示的通电复位电路的操作的图。
图14是示出第五比较示例的通电复位电路的配置的电路图。
图15是用于说明图14所示的通电复位电路的操作的图。
图16是示出在图14所示的通电复位电路中使用的电流源的配置的电路图。
具体实施方式
在下文中，将参考附图描述实施例。然而，为了清楚地说明，将适当地省略或简化以下描述和附图。此外，在以下描述中，相同的部件由相同的附图标记表示，并且将省略对其的重复说明。
图1是示出根据实施例的半导体器件的配置的框图。半导体器件1是集成电路(IC)，其中通电复位电路(POR)10和内部电路(INC)30被包括在一个半导体芯片中。当半导体器件1是微控制器时，内部电路30包括中央处理单元(CPU)、RAM(随机存取存储器)、外围电路等。另外，通电复位电路10没有被构建在半导体器件1中，并且可以被形成在与半导体器件1不同的半导体芯片上。
通电复位电路10在通电和电源电压(VCC)临时下降等情况下根据电源电压(VCC)的值向内部电路30输出复位信号(RS)。当外部电源电压(VCC)低于预定电压时，复位信号(RS)处于低电平(以下称为L电平)，并且当外部电源电压(VCC)变得高于预定电压时，复位信号(RS)切换到高电平(以下称为H电平)。这里，复位信号(RS)的L电平被称为复位状态。复位信号(RS)的H电平被称为复位状态的释放。将参考图3描述通电复位电路10的具体示例。
这里，为了进一步澄清本实施例中的半导体器件，将参考图2、图6和图7描述通电复位电路10上的问题。图2是用于说明通电复位电路的问题的图。图6是示出第一比较示例的通电复位电路的配置的电路图。图7是用于说明图6所示的通电复位电路的操作的图。
如图6所示，第一比较示例的通电复位电路包括PMOS(正沟道金属氧化物半导体)晶体管51、电阻元件52和缓冲器电路53。PMOS晶体管51和电阻元件52按此顺序被串联设置在电源电压(VCC)线和接地电压(GND)线之间。PMOS晶体管51的栅极接收接地电压(GND)。PMOS晶体管51和电阻元件52之间的节点连接到缓冲器电路53。缓冲器电路53输出复位信号(RS)。
当电源电压(VCC)为0(零)V时，中间电势节点N51保持在0V。在接通电源之后，中间电势节点N51的电势保持在0V，同时PMOS晶体管51的栅极源极电压等于或低于晶体管的阈值电压。如图7所示，作为缓冲器电路53的输出的复位信号(RS)处于L电平。此状态为复位状态。此后，当电源电压(VCC)上升到预定电压并且PMOS晶体管51的电流驱动力变得大于电阻元件52的电流驱动力时，中间电势节点N51的电势上升。当中间电势节点N51的电势超过缓冲器电路53的阈值电势时，复位信号(RS)变为H电平，并且如图7所示复位状态被释放。这里，将上述预定电压称为检测电压(Vpor)。通电复位电路具有对检测电压(Vpor)进行检测的检测电路。
电池电源被放电，且电源电压(VCC)随着时间的流逝而下降。当半导体器件1的电压下降时，工作下限电压(VCCmin)如图2的箭头(C)所示那样下降，因而电池寿命提高并且半导体器件1的工作时间延长，如图2的箭头(D)所示那样。
如图2的(A)所示，当工作下限电压(VCCmin)为VCC1时，通电复位电路10需要在低于VCC1的电压处对检测电压(Vpor)进行检测。即，通电复位电路10需要在从VCC1到VCC3的电源电压范围内工作。
通过使半导体器件1处于较低电压，如图2的(B)所示，通电复位电路10需要在低于较低电压(VCC2)的电压处对检测电压(Vpor)进行检测。如果检测电压(Vpor)不能被降低，则复位信号(RS)不能被释放，如图7中的虚线所示。即，通电复位电路10需要在从VCC2到VCC3的电源电压范围内工作。
此外，随着检测电压下降，检测偏差也需要被减小。此外，在电池供电的半导体器件中，还需要降低消耗的电流。
接下来，将参考图8和图9描述第二比较示例的通电复位电路，其中检测电压的检测偏差降低到低于第一比较示例的检测偏差。图8是示出第二比较示例的通电复位电路的配置的电路图。图9是用于说明图8所示的通电复位电路的操作的图。
如图8所示，在第二比较示例的通电复位电路中，将用于调节检测电压的检测电路62和恒流生成电路63添加到第一比较示例的通电复位电路。检测电路62包括PMOS晶体管54、55和NMOS(负沟道金属氧化物半导体)晶体管56。PMOS晶体管54、55和NMOS晶体管56被串联连接在电源电压(VCC)线和接地电压(VSS)线之间。PMOS晶体管54、51的栅极都被连接到PMOS晶体管54的漏极。PMOS晶体管55的栅极被连接到PMOS晶体管55的漏极以形成二极管。NMOS晶体管56的栅极被连接到恒流生成电路63的输出。与恒流生成电路63的输出电压对应的电平的电流流过NMOS晶体管56。
恒流生成电路63包括PMOS晶体管57、58、NMOS晶体管59、60和电阻元件61。PMOS晶体管57、NMOS晶体管59和电阻元件61被串联连接在电源电压(VCC)线和接地电压(VSS)线之间。PMOS晶体管58和NMOS晶体管60被串联连接在电源电压(VCC)线和接地电压(VSS)线之间。PMOS晶体管57、58的栅极都被连接到PMOS晶体管58的漏极。NMOS晶体管59、60的栅极都被连接到NMOS晶体管59的漏极(恒流生成电路63的输出)。恒流生成电路63的恒定电流的值由NMOS晶体管59、60的栅极电压之间的差和电阻元件61的电阻值确定。在恒流生成电路63的输出处，呈现在与恒定电流对应的电平处的偏置电压。
第一比较示例和第二比较示例中的PMOS晶体管和通电复位电路的电阻具有较大的工艺偏差和温度依赖性。第二比较示例中的通电复位电路的偏差小于第一比较示例中的通电复位电路的偏差，但是检测电压的偏差(ΔV)仍在600mV左右。因此，如图9所示，第一比较示例和第二比较示例中的通电复位电路的检测电压精度相当差。另外，第二比较示例中的通电复位电路的功耗约为几百nA。
此外，仅使用电阻元件52和PMOS晶体管51难以将检测电压设置为约1V或更大。由于通过二极管PMOS(PMOS晶体管55)使检测电压升高了Vth，因此难以将检测电压调节到期望电压。因此，难以调节第一比较示例和第二比较示例中的通电复位电路的检测电压。
接下来，将参考图10和图11描述第三比较示例的通电复位电路，其中检测电压的检测偏差降低到低于第二比较示例的检测偏差。图10是示出第三比较示例的通电复位电路的配置的图。图11是用于说明图10所示的通电复位电路的操作的图。
第三比较示例的通电复位电路包括第一通电复位电路(PORA)64和第二通电复位电路(PORB)65。第一通电复位电路(PORA)64由第一比较示例或第二比较示例的通电复位电路组成，并且从其输出第一复位信号(RSA)。
第二通电复位电路(PORB)65包括电阻元件65a、65b、由电源电压(VCC)操作的比较器(CMP)65c和带隙参考电路(BGR)65d。电阻元件65a、65b被串联连接在接收电源电压(VCC)的电源节点和接收接地电压(GND)的接地节点之间。比较器65c的非反相输入端子被连接到电阻元件65a、65b之间的连接节点。从带隙参考电路(BGR)65d输出的参考电压(VR)被输入到比较器65c的反相输入端子。从比较器65c的输出端子输出第二复位信号(RSB)。当连接节点的检测电压超过参考电压(VR)时，第二复位信号(RSB)变为H电平，并且复位状态被释放。
由于第一通电复位电路(PORA)64由第一比较示例或第二比较示例中的通电复位电路组成，如图11所示，因此第一复位信号(RSA)的初始上升偏差很大。
第二通电复位电路(PORB)65可以通过比较参考电压(VR)和电源电压(VCC)来抑制第二复位信号(RSB)的初始上升偏差。然而，如图11所示，第二通电复位电路(PORB)65执行不确定输出，直到带隙参考电路(BGR)65d工作为止。另外，当带隙参考电路(BGR)65d稳定时的参考电压(VR)约为1v。
因此，在带隙参考电路(BGR)65d的工作电压或更低电压下，在合成电路66中，第二复位信号(RSB)被第一通电复位电路(PORA)64的第一复位信号(RSA)屏蔽，并补偿L电平的输出。
在第三比较示例的通电复位电路中，检测电压(Vpor)的检测只能被设置为等于或大于带隙参考电路(BGR)65d的工作下限电压和第一通电复位电路(PORA)64的检测偏差的值。例如，带隙参考电路(BGR)65d的工作下限电压约为1.5V，第一通电复位电路(PORA)64的检测偏差约为0.6V，因此检测电压(Vpor)在2.1V附近被检测到。因此，第三比较示例中的通电复位电路难以检测到检测电压(Vpor)的低电压。另外，第三比较示例中的通电复位电路的检测偏差约为80mv，其被改进以变得高于第二比较示例中的通电复位电路的检测电压精度。然而，在第三比较示例中，通电复位电路的功耗大约为几μA，这高于第二比较示例中通电复位电路的功耗。
另外，带隙参考电路(BGR)65d的输出可以被用作其他内部电路的参考电压，并且带隙参考电路(BGR)65d可以具有微调功能。在电源电压的初始升高时，来自非易失性存储器(例如闪存存储器)的微调值变得不确定。由于通电复位电路在通电初始上升时被使用，因此微调变得不确定，并且检测偏差增加。因此，需要采取微调和固定等措施，以免受到这种微调不确定状态和偏差增加的影响。
接下来，将参考图12和图13描述用于降低检测电压的第四比较示例的通电复位电路。图12是示出第四比较示例的通电复位电路的配置示例的电路图。图13是用于说明图12中所示的通电复位电路的操作的图。
第四比较示例的通电复位电路包括PNP型双极晶体管71、72、电阻元件73至75以及由运算放大器组成的比较器79。双极晶体管72通过并联连接N个双极晶体管而形成。电阻元件73、75的电阻值为R1，电阻元件74的电阻值为R2。比较器79通过电源电压(VCC)工作。首先，将描述这些组件之间的连接。
双极晶体管71和电阻元件73依次被串联在接收接地电压(VSS)的接地节点N71和接收外部电源电压(VCC)的电源节点N72之间。双极晶体管71的集电极和基极被连接到接地节点N71。双极晶体管71的发射极被连接到电阻元件73的一端，并且其连接点形成节点N73。电阻元件73的另一端被连接到电源节点N72。
双极晶体管72和电阻元件74、75依次被串联连接在接地节点N71和电源节点N72之间。双极晶体管72的集电极和基极被连接到接地节点N71。双极晶体管72的发射极被连接到电阻元件74的一端，并且其连接点形成节点N74。电阻元件74的另一端被连接到电阻元件75的一端，其连接点形成节点N74。电阻元件75的另一端被连接到电源节点N72。
比较器79的反相输入端子被连接到节点N74，并且比较器79的非反相输入端子被连接到节点N73。当比较器79的反相输入端子和非反相输入端子的输入电压变为相同电压时，检测到输出信号的电压电平被反转并且电源电压(VCC)变为预定电压值(Vpor)。此时，电阻元件74、75的第一电流(I1)和电阻元件73的第二电流(I2)变得彼此相等。
由于节点N73的电压和节点N74的电压相等，因此VBE1＝I1×R2+VBE2且第一电流(I1)由图13中所示的表达式(11)表示。这里，VBE1是双极晶体管71的基极-发射极电压。VBE2是双极晶体管72的基极-发射极电压。此外，由于第二电流(I2)等于第一电流(I1)，因此第二电流(I2)由图13中所示的表达式(11)表示。
此外，双极晶体管71和双极晶体管72的发射极之间的电位差(VBE2-VBE1)由图13中所示的表达式(12)表示。这里，kb表示波尔兹曼常数，T表示绝对温度，q表示电子电荷，N表示并联连接的双极晶体管72的数目，ln表示自然对数。
电源电压(VCC)是通过将VBE1和流过电阻元件73的第二电流(I2)生成的电压相加而获得的电压。即，比较器79反转的用作电源电压(VCC)的检测电压(Vpor)由图13中所示的表达式(13)表示。通过将表达式(11)代入图6所示的表达式(13)，可以获得图13所示的表达式(14)。这里，表达式(14)的项M11具有负温度特性，项M12具有正温度特性。因此，添加具有负温度特性的电压和具有正温度特性的电压使得可以抵消该添加并且可以用不具有温度依赖性的电压值来检测。
然而，如果调节电阻以减小温度依赖性，则图13中所示的表达式(14)的右侧变得几乎恒定，并且检测电压(Vpor)只能被设置为接近1.2v，从而不能调节检测电压。
此外，考虑偏移效应的检测电压等式是图13中所示的表达式(15)，并且当比较器79中出现偏移(Vos)时，偏移变为R1/R2倍，从而增加检测偏差。为了降低温度依赖性，R1/R2需要被设置为大约10倍，因此，偏移增加10倍。因此，检测电压精度恶化。第四比较示例中的通电复位电路的检测偏差约为130mv，并且功耗约为几百nA。
接下来，将参考图14至图16描述第五比较示例的通电复位电路，在其中检测电压可以被调节。图14是示出第五比较示例的通电复位电路的配置的电路图。图15是用于说明图14所示的通电复位电路的操作的图。图16是示出在图14所示的通电复位电路中使用的电流源的配置的电路图。
如图14所示，第五比较示例的通电复位电路包括PNP型双极晶体管91、92、电阻元件93至95、由运算放大器组成的比较器99以及PMOS晶体管96至98。双极晶体管92通过并联连接N个双极晶体管而形成。电阻元件93、95的电阻值均为R1，电阻元件94的电阻值为R2。比较器99由电源电压(VCC)操作。首先，将描述这些组件之间的连接。
双极晶体管91和PMOS晶体管96依次被串联连接在接收接地电压(VSS)的接地节点N91和接收外部电源电压(VCC)的电源节点N92之间。双极晶体管91的集电极和基极被连接到接地节点N91。双极晶体管91的发射极被连接到PMOS晶体管96的漏极，并且其连接点形成节点N93。PMOS晶体管96的源极被连接到电源节点N92。电阻元件93的一端被连接到节点N93，电阻元件93的另一端被连接到接地节点N91。
双极晶体管92、电阻元件94和PMOS晶体管97按此顺序被串联连接在接地节点N91和电源节点N92之间。双极晶体管92的集电极和基极被连接到接地节点N91。双极晶体管92的发射极被连接到电阻元件94的一端，并且其连接点形成节点N94。电阻元件94的另一端被连接到PMOS晶体管97的漏极，并且其连接点形成节点N95。PMOS晶体管97的源极被连接到电源节点N92。电阻元件95的一端被连接到节点N95，并且电阻元件95的另一端被连接到接地节点N91。
比较器99的反相输入端子被连接到节点N95，并且非反相输入端子被连接到节点N93。当比较器99的反相输入端子和非反相输入端子的输入电压变为相同电压时，检测到输出信号的电压电平被反转，并且电源电压(VCC)变为(达到)预定电压值(Vpor)。
由于节点N93的电压和节点N94的电压相等，因此VBE1＝IA×R2+VBE2并且第一电流(IA)由图15中所示的表达式(21)表示。这里，VBE1是双极晶体管91的基极-发射极电压。VBE2是双极晶体管92的基极-发射极电压。ΔVBE是双极晶体管91和双极晶体管92的发射极之间的电位差(VBE1-VBE2)。这里，kb表示波尔兹曼常数，T表示绝对温度，q表示电子电荷，N表示并联连接的双极晶体管92的数目，ln表示自然对数。此外，第二电流(IB)由图15中所示的表达式(22)表示。
流过PMOS晶体管96的电流与流过作为电流源的PMOS晶体管98的电流相同，并且等于第一电流(IA)和第二电流(IB)之和。即，由图15中所示的表达式(23)表示检测电压(Vpor)，该检测电压是电源电压(VCC)并且比较器99使该检测电压反转。这里，R3是由图16所示的表达式(26)定义的电阻值。通过将表达式(21)和(22)代入图15所示的表达式(23)，可以获得图15所示的表达式(24)。这里，表达式(24)的项M21具有负温度特性，项M22具有正温度特性。因此，通过添加具有负温度特性的电压和具有正温度特性的电压，可以抵消添加的电压，并且可以使用不具有温度依赖性的电压值来检测添加的电压。
然而，考虑偏移效应的检测电压等式是图15中所示的表达式(25)，并且当比较器79中发生偏移(Vos)时，偏移变为(R3/R1)×(R1/R2)倍以增加检测偏差。当检测电压约为2.4V时，R3/R1需要被设置为约2，并且R1/R2需要被设置为约10倍，以降低温度依赖性。因此，偏移量将增加20倍。因此，检测电压精度恶化。第五比较示例中的通电复位电路的检测偏差约为130mv，并且功耗约为几μA。
接下来，将参考图16描述图14所示的通电复位电路的电流生成电路。电流生成电路包括电阻元件101至103、由运算放大器组成的比较器104和PMOS晶体管98。比较器104通过电源电压(VCC)进行操作。
电阻元件101、102依次被串联连接在接地节点N91和电源节点N92之间。电阻元件101的一端被连接到接地节点N91，电阻元件101的另一端连接到电阻元件102的一端并且其连接点形成节点N101。
电阻元件103和PMOS晶体管98按此顺序被串联连接在接地节点N91和电源节点N92之间。电阻元件103的一端被连接到接地节点N91，电阻元件103的另一端被连接到PMOS晶体管98的漏极并且其连接点形成节点N102。PMOS晶体管98的源极被连接到电源节点N92。
比较器104的反相输入端子被连接到节点N101，比较器104的非反相输入端子被连接到节点N102，并且比较器104的输出端子被连接到PMOS晶体管98的栅极。
由图16所示的电流生成电路生成的电流(I)由图16所示的表达式(26)表示。难以生成表达式(26)中所示的1/R3的电流。也就是说，由于电阻器和电容被连接和调节为不使输出振荡，因此面积增大，并且电路设计变得复杂。此外，电流的偏差关于检测电压的偏差增加几十倍。此外，因为工作下限很难降低，所以下限电压很难检测到。此外，消耗电流也难以降低。
接下来，将参考图3描述实施例的通电复位电路10的配置。图3是示出图1所示的通电复位电路的配置示例的电路图。
通电复位电路10包括NPN型双极晶体管11、12、电阻元件13至18、由运算放大器组成的比较器19和PMOS晶体管20。作为第二双极晶体管的双极晶体管12通过并联连接N个双极晶体管而形成。比较器19由外部电源电压(VCC)操作。首先，将描述这些组件之间的连接。
电阻元件13、14、作为第一双极晶体管的双极晶体管11和电阻元件15依次被连接在接收外部电源电压(VCC)的电源节点N2和接收接地电压(GND)的接地节点N1之间。这里，接地节点N1也被称为第一节点，电源节点N2也被称为第二节点。作为第四电阻元件的电阻元件13的一端被连接到电源节点N2。电阻元件13的另一端被连接到作为第一电阻元件的电阻元件14的一端，并且其连接点形成作为第三节点的节点N3。电阻元件14的另一端被连接到双极晶体管11的集电极，并且其连接点形成作为第四节点的节点N4。双极晶体管11的发射极被连接到作为第五电阻元件的电阻元件15的一端，并且其连接点形成作为第六节点的节点N6。双极晶体管11的基极被连接到节点N3。
作为第二电阻元件的电阻元件16的一端被连接到双极晶体管11的基极(节点N3)，并且电阻元件16的另一端被连接到节点N6。
作为第三电阻元件的电阻元件17和双极晶体管12按此顺序被串联连接在节点N3和节点N6之间。电阻元件17的一端被连接到节点N3。电阻元件17的另一端被连接到双极晶体管12的集电极，其连接点形成节点N5。双极晶体管12的发射极被连接到节点N6。双极晶体管12的基极被连接到节点N4。
这里，电阻元件14、17是温度特性调节电阻元件，其电阻值为R1。电阻元件16是电流调节电阻元件，其电阻值为R2。电阻元件13和15是检测电压调节电阻元件，并且它们的每个电阻值是R3。
比较器19的反相输入端子被连接到节点N5，比较器19的非反相输入端子被连接到节点N4，并且比较器19的输出端子被连接到PMOS晶体管20的栅极。
电阻元件18和PMOS晶体管20按此顺序被串联连接在接地节点N1和电源节点N2之间。电阻元件18的一端被连接到接地节点N1。电阻元件18的另一端被连接到PMOS晶体管20的漏极，并且其连接点形成输出节点N7。PMOS晶体管20的源极被连接到电源节点N2。从输出节点N7输出复位信号(RS)。这里，电阻元件18是电阻元件，以确保复位信号(RS)在其下限电压时以L电平输出。
当电源电压(VCC)为0V时，输出节点N7保持在0V。通电后，输出节点N7的电势保持在0V，而PMOS晶体管20的栅极-源极电压等于或低于晶体管的阈值电压。此状态为重置状态。此后，当电源电压(VCC)上升到预定电压并且比较器19的输出反转到L电平时，PMOS晶体管20的电流驱动力变得大于电阻元件18的电流驱动力，并且输出节点N7的电势上升且复位状态被释放。
将参考图3和图4描述通电复位电路10的操作。图4是用于说明通电复位电路的操作的图。
当比较器19的反相输入端子和非反相输入端子的输入电压变为相同电压时，检测到输出信号的电压电平被反转并且电源电压(VCC)变为检测电压(Vpor)。此时，电阻元件14的第一电流(I1)和电阻元件17的第三电流(I3)变得相等。
电阻元件14被连接在双极晶体管11和双极晶体管12的基极之间。通过双极晶体管11和双极晶体管12的基极之间的电位差(ΔVBE(＝VBE2-VBE1))在电阻元件14中生成第一电流(I1)。这里，VBE1是双极晶体管11的基极-发射极电压。VBE2是双极晶体管12的基极-发射极电压。
第一电流(I1)由图4所示的表达式(1)表示。这里，ΔVBE表示电阻元件14、17的每个电压。kb表示波尔兹曼常数，T表示绝对温度，q表示电子电荷，N表示并联连接的双极晶体管12的数目，ln表示自然对数。第一电流(I1)具有正温度特性，其中电流值随着温度升高而增加。
电阻元件16被连接在双极晶体管11的基极和发射极之间。通过基极-发射极电压(VBE1)在电阻元件16中生成第二电流(I2)。第二电流(I2)由图4中所示的表达式(2)表示。第二电流(I2)具有负温度特性，其中电流值随着温度升高而减小。
电阻元件15被连接到接地节点N1，电阻元件13被连接到节点N2。电源电压(VCC)成为通过将VBE1和由流过电阻元件13、15的第一电流(I1)、第二电流(I2)和第三电流(I3)的总电流生成的电压相加而获得的电压。
即，检测电压(Vpor)是电源电压(VCC)并且是使比较器19反转的电压，其由图4中所示的表达式(3)表示。通过将表达式(1)和(2)代入图4所示的表达式(3)，可以获得图4所示的表达式(4)。这里，表达式(4)的项M1具有负温度特性，项M2具有正温度特性。因此，通过添加具有负温度特性的电压和具有正温度特性的电压，可以抵消添加的电压，并且可以使用不具有温度依赖性的电压值来检测添加的电压。
此外，例如，假设表达式(4)中的项M1和项M2之和为1.2v，电阻元件13、15的电阻值(R3)被调节以成为通过将1.2V乘以(2R3/R2+1)获得的检测电压。如果检测电压为1.2V或更高，则可将其调节至所需值。
此外，即使在比较器19中发生偏移(Vos)，也如下所述地执行操作以进行抵消，并且检测电压中的偏差被抑制。
当电流(I3)由于偏移(Vos)而减小时，双极晶体管12的基极-发射极电压(VBE2)下降。因此，电阻元件14的电压(ΔVBE)增大，并且第一电流(I1)增大。因此，执行这样的操作使得总电流(I1+I2+I3)不改变。由于电阻元件13、15仅使用基本相同的电流值执行检测，因此检测偏差较小。
考虑偏移效应的检测电压等式是图4所示的表达式(5)，因此能够通过表达式(5)的项M6“(1/ln(N)-1)Vos”中的“ln(N)”来抑制其波动。
例如，当检测电压约为2.4V时，表达式(5)中项M3“(2R3/R2+1)”的值约为2。为了降低温度依赖性，表达式(5)中项M4“(4R3/R1(2R3/R2+1))”需要被设置为10左右，以便使表达式(5)中项M5“2R3/R1”变为约10。因为N是并联连接的双极晶体管12的数目，大约为4到8，表达式(5)中项M6“(1/ln(N)-1)”变为0.3到0.5，使得检测偏差约增加了Vos的3到5倍。然而，可以使这些检测偏差比第四比较示例的检测偏差小10倍，比第五比较示例的检测偏差小20倍。另外，通电复位电路10的检测偏差约为80mv。
通电复位电路10的功耗约为几百nA，可使其小于第三比较示例和第五比较示例中的约几μA。此外，通电复位电路10不需要第三比较示例的参考电压生成电路，并且不需要微调控制。使用通电复位电路10使得能够降低半导体器件的操作保证电压并提高其电池寿命。
将参考图5描述通电复位电路10的另一配置。图5是示出图1所示的通电复位电路的配置的另一示例的电路图。
如图5所示，通电复位电路10可以没有连接在图3所示的接地节点N1和节点N6之间的电阻元件15。此外，通电复位电路10可以不具有图3所示的连接在电源节点N2和节点N3之间的电阻元件13。
以上已经基于实施例具体描述了本发明人作出的本公开。本公开不限于上述实施例，并且不用说，可以进行各种修改或改变。

Claims (8)

1.一种半导体器件，具有通电复位电路，所述通电复位电路包括：
第一双极晶体管；
第二双极晶体管，被配置为使得N个双极晶体管并联连接；
比较器，具有反相输入端子、非反相输入端子和输出端子；
第一电阻元件，被连接在所述第一双极晶体管的基极和所述第二双极晶体管的基极之间，以生成具有正温度特性的第一电流，在所述正温度特性中电流值随着温度升高而增加；
第二电阻元件，被连接在所述第一双极晶体管的基极和发射极之间，以生成具有负温度特性的第二电流，在所述负温度特性中电流值随着温度升高而减小；
第三电阻元件，被连接在所述第一双极晶体管的基极和所述反相输入端子之间，以生成具有所述正温度特性的第三电流；以及
第四电阻元件，被连接为使得承载第四电流，所述第四电流是所述第一电流、所述第二电流和所述第三电流的总电流，
其中所述第一双极晶体管的集电极和所述第二双极晶体管的基极被连接到所述非反相输入端子，
其中所述通电复位电路被配置为使得通过以下方式而获得的电压成为电源电压：将在所述第四电阻元件中流动的所述第四电流所生成的电压和所述第一双极晶体管的基极-发射极电压相加，以及
其中所述通电复位电路被配置成使得：当所述第一电流和所述第三电流彼此相等时，所述比较器被反转。
2.根据权利要求1所述的半导体器件，还包括：
PMOS晶体管，输出所述通电复位电路的高电平，所述比较器的所述输出端子被连接到所述PMOS晶体管的栅极；和
第五电阻元件，被连接到所述PMOS晶体管的漏极，并输出所述通电复位电路的低电平。
3.根据权利要求1所述的半导体器件，
其中所述第四电阻元件被连接到电源，并被串联到所述第一电阻元件。
4.根据权利要求1所述的半导体器件，进一步包括内部电路，所述内部电路接收所述通电复位电路的输出。
5.一种半导体器件，具有通电复位电路，所述通电复位电路包括：
第一节点，供给参考电压；
第二节点，在所述第一节点和所述第二节点之间施加电源电压；
第四电阻元件、第一电阻元件和第一双极晶体管，被串联连接在所述第二节点和所述第一节点之间；
第三节点，连接所述第四电阻元件和所述第一电阻元件；
第四电阻元件，连接所述第一电阻元件和所述第一双极晶体管的集电极；
第二电阻元件，所述第二电阻元件的一端被连接至所述第三节点和所述第一双极晶体管的基极，并且所述第二电阻元件的另一端被连接至所述第一双极晶体管的发射极；
第三电阻元件和第二双极晶体管，被串联连接在所述第三节点和所述第一节点之间；
第五节点，连接所述第三电阻和所述第二双极晶体管的集电极；以及
比较器，具有连接所述第四节点的非反相输入端子和连接所述第五节点的反相输入端子，
其中所述第二双极晶体管被配置为使得N个双极晶体管并联连接。
6.根据权利要求5所述的半导体器件，还包括PMOS晶体管和第五电阻元件，所述PMOS晶体管和所述第五电阻元件被串联连接在所述第二节点和所述第一节点之间，
其中所述PMOS晶体管的源极被连接到所述第二节点，并且所述PMOS晶体管的栅极被连接到所述比较器的输出端子，以及
其中所述第五电阻元件的一端被连接到所述第一节点，并且所述第五电阻元件的另一端被连接到所述PMOS晶体管的漏极。
7.根据权利要求5所述的半导体器件，还包括第六电阻元件，所述第六电阻元件的一端被连接所述第一节点，并且所述第六电阻元件的另一端被连接到所述第一双极晶体管的发射极和所述第二双极晶体管的发射极。
8.根据权利要求5所述的半导体器件，进一步包括内部电路，所述内部电路接收所述通电复位电路的输出。
CN202111661676.1A 2021-01-06 2021-12-31 半导体器件 Pending CN114726352A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-000625 2021-01-06
JP2021000625A JP2022106004A (ja) 2021-01-06 2021-01-06 半導体装置

Publications (1)

Publication Number Publication Date
CN114726352A true CN114726352A (zh) 2022-07-08

Family

ID=79230911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111661676.1A Pending CN114726352A (zh) 2021-01-06 2021-12-31 半导体器件

Country Status (4)

Country Link
US (1) US11646731B2 (zh)
EP (1) EP4027521A1 (zh)
JP (1) JP2022106004A (zh)
CN (1) CN114726352A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7494610B2 (ja) * 2020-07-10 2024-06-04 セイコーエプソン株式会社 回路装置及びリアルタイムクロック装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2844118B1 (fr) 2002-08-29 2005-02-18 St Microelectronics Sa Circuit de detection de potentiel
JP2007060544A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc 温度係数が小さいパワー・オン・リセットを生成する方法及び装置
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
JP5492702B2 (ja) 2010-08-25 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP5808116B2 (ja) * 2011-02-23 2015-11-10 スパンション エルエルシー 基準電圧回路および半導体集積回路
US20150042386A1 (en) * 2013-08-06 2015-02-12 Cirel Systems Private Limited Highly accurate power-on reset circuit with least delay
US9606563B2 (en) * 2014-04-08 2017-03-28 Texas Instruments Deutschland Gmbh Bandgap reference voltage failure detection
WO2020165250A1 (en) 2019-02-12 2020-08-20 Ams International Ag Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations

Also Published As

Publication number Publication date
US11646731B2 (en) 2023-05-09
EP4027521A1 (en) 2022-07-13
US20220216866A1 (en) 2022-07-07
JP2022106004A (ja) 2022-07-19

Similar Documents

Publication Publication Date Title
US6882213B2 (en) Temperature detection circuit insensitive to power supply voltage and temperature variation
KR101031434B1 (ko) 초저전력 아날로그 보상 회로 및 보상 방법
JP4807074B2 (ja) 温度検出回路及び温度検出方法
US20150042386A1 (en) Highly accurate power-on reset circuit with least delay
CN108536211B (zh) 电压调整器
US11125628B2 (en) Semiconductor device and semiconductor system
US10496122B1 (en) Reference voltage generator with regulator system
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
KR100585141B1 (ko) 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로
JP4476323B2 (ja) 基準電圧発生回路
JP2012048349A (ja) 半導体装置
CN114726352A (zh) 半导体器件
US7821331B2 (en) Reduction of temperature dependence of a reference voltage
JP5695439B2 (ja) 半導体装置
CN112286337A (zh) 用于MCU的低功耗bandgap电路及其实现方法
CN109491429B (zh) 带隙参考电压产生电路和带隙参考电压产生系统
JP5272467B2 (ja) 基準電圧発生回路およびリセット回路を内蔵した半導体集積回路
CN114610108A (zh) 偏置电流生成电路
JP2011188361A (ja) パワーオンリセット回路
CN115903992A (zh) 电压生成电路及半导体装置
US11249118B2 (en) Current sensing circuit
CN111665897A (zh) 负温度系数的稳压源电路
US11296692B1 (en) Power-on reset circuit
US11799422B2 (en) Oscillator with reduced temperature sensitivity
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination