DE102017124346A1

DE102017124346A1 - Kleinflächige, leistungsarme power-on-reset-schaltung

Info

Publication number: DE102017124346A1
Application number: DE102017124346.1A
Authority: DE
Inventors: Amit Kumar Singh; Sriram Ganesan
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2016-10-28
Filing date: 2017-10-18
Publication date: 2018-05-03
Anticipated expiration: 2037-10-19
Also published as: US10312902B2; CN108023581A; DE102017124346B4; CN108023581B; US20180123583A1

Abstract

Die vorliegende Anmeldung erörtert Techniken zum Bereitstellen einer Power-on-Reset(POR)-Schaltung. Die Techniken nutzen die geringe Größe von aktiven Einrichtungen, verbrauchen sehr wenig Strom und können einen nativen NMOS-Transistor verwenden, um eine über Temperatur- und Spannungsvariationen stabile Referenz bereitzustellen.

Description

ERFINDUNGSGEBIET DER OFFENBARUNG
Es werden Verfahren und Vorrichtungen für eine Power-on-Reset(POR)-Schaltung bereitgestellt und insbesondere für eine POR-Schaltung, die leistungsarm, robust bei sogar sehr langsamen Rampenraten und raumeffizient ist.
ALLGEMEINER STAND DER TECHNIK
Power-on-Reset(POR)-Schaltungen liefern typischerweise ein Steuersignal, das Verarbeitungsschaltungen beim Hochfahren einer Stromversorgung im Leerlauffeld hält und dann einen Zustand des Steuersignals verändert, wenn die Stromversorgungsausgabe eine Mindestspannung erreicht. POR-Schaltungen werden verwendet, um sicherzustellen, dass beim anfänglichen Hochfahren einer Einrichtung Verarbeitungsschaltungen der Einrichtung als Reaktion auf das Steuersignal ihre jeweilige Funktion in bekannten Zuständen beginnen. Ohne eine POR-Schaltung kann es möglich sein, dass gewisse Verarbeitungsschaltungen das Verarbeiten zu anderen Zeiten beginnen als andere Verarbeitungsschaltungen, weil einige Verarbeitungsschaltungen bei einer niedrigeren Versorgungsspannung als andere Verarbeitungsschaltungen aktiv werden können. Eine derartige Situation kann gestatten, dass einige Schaltungen mit dem Verarbeiten von Signalen von anderen Schaltungen beginnen, doch sind die Signale möglicherweise nicht gültig. Wenn beim Hochfahren noch ein Versorgungsstörimpuls hinzukommt, beispielsweise von gewissen Verarbeitungsschaltungen, die vor anderen Schaltungen starten, dann kann der Anfangszustand einer Einrichtung unvorhersehbar werden. Durch das Hinzufügen einer POR-Schaltung steigt jedoch auch der Stromverbrauch und der Schaltungsraum, was andere Ressourcen oder Charakteristika einer Einrichtung begrenzen kann.
KUZRE DARSTELLUNG DER OFFENBARUNG
Die vorliegende Anmeldung erörtert Techniken zum Bereitstellen einer Power-on-Reset(POR)-Schaltung. Bei gewissen Beispielen basieren die Techniken nur auf dem Einsatz von aktiven Einrichtungen und verbrauchen somit im Vergleich zu herkömmlichen Techniken, die beispielsweise auf Widerständen, Kondensatoren oder Speicherschaltungen basieren, weniger Fläche. Außerdem verbrauchen die aktiven Einrichtungen typischerweise sehr wenig Strom und können einen nativen Transistor verwenden, um eine stabile Referenz über Temperatur- und Spannungsvariationen bereitzustellen. Bei gewissen Beispielen verwenden die Techniken keine Speicherschaltung und können deshalb sogar bei sehr langsamen Versorgungsrampenraten eine robuste Leistung bereitstellen.
Bei einem Beispiel kann eine Schaltung zum Liefern eines Power-on-Reset-Signals Folgendes enthalten: einen ersten nativen Transistor, der konfiguriert ist zum Generieren eines einen Spannungsschwellwert anzeigenden Referenzstroms, und einen Vergleichertransistor mit einem Steuerknoten, der an den nativen NMOS-Transistor gekoppelt ist, wobei der Vergleichertransistor konfiguriert ist zum Vergleichen eines Erfassungsstroms mit dem Referenzstrom, wobei der Erfassungsstrom einen Pegel einer Versorgungsspannung der Schaltung anzeigt. Ein erster Knoten des Vergleichertransistors kann konfiguriert sein zum Aufrechterhalten eines ersten Zustands, wenn der Referenzstrom über dem Erfassungsstrom liegt. Der erste Knoten des Vergleichertransistors kann konfiguriert sein zum Aufrechterhalten eines zweiten Zustands, wenn der Erfassungsstrom über dem Referenzstrom liegt.
Diese kurze Darstellung soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung liefern. Sie soll keine ausschließliche oder erschöpfende Erläuterung der Erfindung liefern. Die detaillierte Beschreibung ist aufgenommen, um weitere Informationen über den vorliegenden Gegenstand bereitzustellen.
Figurenliste
In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Zahlen in verschiedenen Ansichten ähnliche Komponenten beschreiben. Gleiche Zahlen mit unterschiedlichen Buchstabensuffixen können verschiedene Instanzen von ähnlichen Komponenten darstellen. Die Zeichnungen veranschaulichen allgemein beispielhaft, aber nicht als Beschränkung, verschiedene, in dem vorliegenden Dokument erörterte Ausführungsformen.

1 veranschaulicht allgemein eine beispielhafte Power-on-Reset(POR)-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands.
2 veranschaulicht grafisch den Betrieb einer POR-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands über Kurven von Spannungs- und Stromsignalen, die mit der POR-Schaltung assoziiert sind.
3 veranschaulicht allgemein ein Flussdiagramm eines beispielhaften Verfahrens zum Betreiben einer Power-on-Reset(POR)-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands.

DETAILLIERTE BESCHREIBUNG
Die Erfinder der vorliegenden Erfindung haben eine Technik zum Bereitstellen einer Power-on-Reset(POR)-Schaltung erkannt, die leistungseffizient ist und sehr wenig Schaltungsbodenfläche verwendet. Bei gewissen Beispielen kann eine POR-Schaltung die geringe Größe und Effizienz von aktiven Einrichtungen derart nutzen, dass sie nicht mehr als 0,01 mm² belegt, durchschnittliche 42 Nanoampere (nA) oder weniger an Strom verbraucht. Der maximale Strom kann etwa 70 nA betragen. Eine derartige Schaltung kann Flächen- und Leistungsverbesserungen für viele Schaltungsanwendungen einschließlich leistungsarmer Anwendungen bereitstellen, die auf begrenzten Stromquellen basieren wie etwa unter anderem Knoten, die beispielsweise mit IoT(Internet of Things)-Einrichtungen assoziiert sind.
1 veranschaulicht allgemein eine beispielhafte Power-on-Reset(POR)-Schaltung 100 gemäß verschiedenen Beispielen des vorliegenden Gegenstands. Bei gewissen Beispielen generiert die Schaltung einen Referenzstrom, der von einer Versorgungsspannung (VBAT) relativ unabhängig ist, und vergleicht diesen Referenzstrom mit einem Strom, der mit der Versorgungsspannung stark variiert. Da der Strom, der mit der Versorgungsspannung stark variiert, ein Erfassungsstrom, den Referenzstrom übersteigt, wird der Auslösepunkt der POR-Schaltung 100 überquert und ein Ausgang der POR-Schaltung 100 kann Zustände ändern.
Bei gewissen Beispielen enthält die POR-Schaltung 100 außer den Bahnen, die die Schaltungselemente verbinden, keine passiven Einrichtungen wie etwa Widerstände oder Kondensatoren. Bei gewissen Beispielen wird die POR-Schaltung 100 mit Metalloxidhalbleiter(MOS)-Einrichtungen implementiert, weshalb sie sehr raumeffizient ist. Außerdem verwendet die Schaltung 100 keine speziellen aktiven Einrichtungen, die eine zusätzliche Verarbeitung erfordern können oder standardmäßig in der Prozessbibliothek nicht verfügbar sind. Wieder unter Bezugnahme auf 1 kann die POR-Schaltung 100 einen Referenzstromgenerator 101, einen Stromspiegel 102 und einen Vergleichertransistor (M5) enthalten. Bei gewissen Beispielen kann der Referenzstromgenerator 101 einen ersten nativen NMOS-Transistor (M2) mit einem an Masse gekoppelten Steuerknoten enthalten. Bei einer derartigen Konfiguration kann der erste native NMOS-Transistor (M2) einen Referenzstrom generieren, der eine sehr schwache Funktion der Versorgungsspannung (VBAT) hat oder von der Versorgungsspannung (VBAT) relativ unabhängig ist. Bei gewissen Beispielen können zusätzliche native NMOS-Transistoren (M1, M6) in dem Referenzstromgenerator enthalten sein, um Prozess- und Temperaturvariationen des ersten, nativen NMOS-Transistors (M2) und des Vergleichertransistors (M5) zu regeln oder zu kompensieren. Außerdem können die zusätzlichen nativen NMOS-Transistoren (M1, M6) das Abstimmen der Schwellwertspannung über den Referenzstrom gestatten. Beispielsweise kann die erste native NMOS-Einrichtung (M2) auf eine Source-Degeneration-Weise hinzugefügt werden. Der über die erste native NMOS-Einrichtung bereitgestellte Referenzstrom (I_M2) kann beschrieben werden als $I_{M 2} = I_{s 2} e^{\frac{- v f - v t h_{M 2}}{n_{2} V t}},$
wobei I_s der Skalenstrom des Transistors ist, vth die Schwellwertspannung des Transistors ist, n der Neigungsfaktor des Transistors ist, vf die Spannung am Sourceknoten von M2 ist und Vt die mit den ersten nativen NMOS-Transistor (M2) assoziierte Thermospannung ist. Der Widerstand eines in Reihe mit dem ersten nativen NMOS-Transistor gekoppelten zweiten nativen NMOS-Transistors (M1) kann ausgedrückt werden als $R_{f} Δ \frac{v f}{I_{M 2}} = {(u_{n} C_{o x} \frac{W 1}{L 1} (v B A T - v t h_{M 1}))}^{- 1} .$
Somit kann der Regelungseffekt des zweiten nativen NMOS-Transistors (M1) gestatten, dass der Referenzstrom (I_M2) eine schwache Funktion der Versorgungsspannung (vBAT) besitzt. Während die Versorgungsspannung (vBAT) von fast null Volt aus hochfährt, kann der Stromspiegel 102 mit dem Spiegeln des Referenzstroms (I_M2) beginnen, während die Versorgungsspannung (VBAT) größer wird als die Schwellwertspannung der Stromspiegeltransistoren (M3, M4).
Bei gewissen Beispielen kann der Vergleichertransistor (M5) eine Standard-NMOS-Einrichtung sein. Während die Versorgungsspannung (vBAT) weiter zunimmt, kann auch die Spannung (v1) am Steuerknoten des Vergleichertransistors (M5) der Versorgungsspannung (vBAT) über den Erfassungstransistor (M3) des Stromspiegels folgen. Während die Spannung (v1) am Steuerknoten des Vergleichertransistors (M5) weiterhin weiter ansteigt, kann der Vergleichertransistor eingeschaltet werden. Man beachte, dass, da der Strom des Spiegeltransistors (M4) aufgebaut wird, aber nicht der Strom des Vergleichertransistors (M5), die Drainspannung des Vergleichertransistors (M5) hoch ist, was bewirkt, dass sich der Vergleichertransistor (M5) in einem Sättigungsgebiet befindet. Der über den Vergleichertransistor (M5) gelieferte Strom kann ausgedrückt werden als $I_{M 5} = I_{s 5} e^{\frac{v 1 - v s 5 - v t h_{M 5}}{n_{5} V t}},$
wobei „vs5“ die Spannung an der Source des Vergleichertransistors (M5) ist. Man beachte, dass der durch den Vergleichertransistor (M5) gelieferte Erfassungsstrom (I_M5) eine starke Funktion der Versorgungsspannung über die Sourcespannung (v1) des Erfassungstransistors hat, die, wie oben erörtert, die Versorgungsspannung (vBAT) verfolgen kann. Man beachte außerdem, dass, wenn der über den Vergleichertransistor (M5) gelieferte Erfassungsstrom (I_M5) größer wird als der gespiegelte Referenzstrom, der Drain für den Vergleichertransistor (M5) oder der Ausgang der POR-Schaltung niedriger gezogen werden kann und schließlich von einem logischen High Zustand zu einem logischen Low Zustand wechselt, was anzeigt, dass die Versorgungsspannung (VBAT) einen Mindestpegel erreicht hat. Bei gewissen Beispielen kann die POR-Schaltung optional einen Puffer oder einen Inverter 106 enthalten, um einen gepufferten Ausgang bereitzustellen oder um einen gepufferten Ausgang und einen aktiven hohen Ausgangslogikpegel (OUT) zu liefern, wenn die Versorgungsspannung (vBAT) einen durch den Referenzstrom (I_M2) festgelegten Mindestschwellwertpegel überschritten hat.
2 veranschaulicht grafisch den Betrieb einer POR-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands über Kurven von Spannungs- und Stromsignalen, die mit der POR-Schaltung assoziiert sind. Die grafische Darstellung 200 enthält eine erste Kurve 201 einer Versorgungsspannung, beispielsweise der Versorgungsspannung zu einer Einrichtung, die eine Power-on-Reset(POR)-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands enthält, eine zweite Kurve 202 des oben bezüglich 1 erörterten Referenzstroms, eine dritte Kurve 203 des mit dem Vergleichertransistor assoziierten Erfassungsstroms und eine vierte Kurve 204 eines gepufferten und invertierten Ausgangssignals der POR-Schaltung. Die Kurve der Versorgungsspannung zeigt die Versorgungsspannung, wie sie im Laufe der Zeit beim ersten Hochfahren einer Einrichtung erscheinen könnte. Der Referenzstrom 201 variiert schwach mit der ansteigenden Versorgungsspannung 201 im Gegensatz zu der starken Variation des Erfassungsstroms 203. Bei einem Beispiel kann der Referenzstrom 201 derart über der Temperatur aufrechterhalten werden, dass die assoziierte Auslösespannung der POR-Schaltung über einen Temperaturbereich von -40°C bis 125°C um nicht mehr als 330 Millivolt (mV) variiert. Während der Erfassungsstrom 203 größer wird als der Referenzstrom 201, kann der Sourceknoten des Vergleichertransistors niedriger gezogen werden. Ein an den Sourceknoten des Vergleichertransistors gekoppelter Inverter kann ein Ausgangssignal der POR-Schaltung liefern, das von einem logischen Low Zustand, was eine niedrige Versorgungsspannung anzeigt, zu einem logischen High Zustand, was einen Versorgungsspannungspegel anzeigt, der den Betrieb jeder Verarbeitungseinrichtungskomponente unterstützt, übergeht. Bei gewissen Beispielen kann bei abfallender Versorgungsspannung der Ausgang der POR-Schaltung eine Anzeige liefern, dass die Versorgungsspannung auf einen Pegel abgefallen ist, wo einige Komponenten möglicherweise keinen robusten Betrieb liefern. Bei gewissen Beispielen kann der Übergangspunkt des Ausgangs der POR-Schaltung im Wesentlichen der gleiche sein, ob die Versorgungsspannung ansteigt oder abfällt.
Bei einigen Beispielen kann die Wahl der Übergangspunkte der POR-Schaltung unterschiedlich sein und die Wahl beispielsweise der Zusammensetzung der zusätzlichen Transistoren (1; M1, M6) kann jeden Übergangspunkt bestimmen. Beispielsweise verwendeten die in 2 dargestellten Kurven eine Schaltung, wo die Transistoren die folgende Zusammensetzung besaßen, wobei W und L die Abmessungen des Gate sind:

M1: Stapel aus 20 Transistoren jeweils mit W=0,5 µ, L=70 µ
M2: W=32 µ, L=4,8 µ
M3, M4: W=2 µ, L=20 µ
M5: W=3 µ, L=40 µ
M6: Stapel aus 12 Transistoren jeweils mit W=0,5 µ, L=70 µ

3 veranschaulicht allgemein ein Flussdiagramm eines beispielhaften Verfahrens zum Betreiben einer Power-on-Reset(POR)-Schaltung gemäß verschiedenen Beispielen des vorliegenden Gegenstands. Bei 301 kann ein Referenzstrom unter Verwendung eines nativen NMOS-Transistors generiert werden. Bei gewissen Beispielen kann der native NMOS-Transistor zwischen eine Versorgungsspannung und Masse gekoppelt sein und kann einen an Masse gekoppelten Steuerknoten besitzen. Bei einer derartigen Konfiguration ist der durch den nativen NMOS-Transistor durchgelassene Referenzstrom bezüglich der Spannung an dem nativen NMOS-Transistor relativ konstant. Bei 302 kann der Referenzstrom mit einem Erfassungsstrom verglichen werden. Der Erfassungsstrom kann einen Spannungspegel der Versorgungsspannung anzeigen. Bei gewissen Beispielen kann ein Vergleichertransistor eine gespiegelte Version des Referenzstroms empfangen und kann den Erfassungsstrom generieren. Beim Generieren des Erfassungsstroms kann ein Knoten des Vergleichertransistors eine Anzeige der relativen Pegel des Referenzstroms und des Erfassungsstroms liefern. Weil der Erfassungsstrom stark von dem Pegel der Versorgungsspannung abhängt, liefert der Zustand des Knotens des Vergleichertransistors eine Anzeige der relativen Pegel der Versorgungsspannung bezüglich eines durch den Referenzstrom dargestellten Schwellwerts. Bei 303 kann der Knoten des Vergleichertransistors auf einen ersten Zustand eingestellt werden, wenn der Referenzstrom über dem Erfassungsstrom liegt. Bei 304 kann der Knoten des Vergleichertransistors auf einen zweiten Zustand eingestellt werden, wenn der Erfassungsstrom über dem Referenzstrom liegt. Bei gewissen Beispielen kann der Knoten des Vergleichertransistors ein Ausgang der POR-Schaltung sein. Bei einigen Beispielen kann ein Inverter zum Puffern des Knotens und zum Liefern invertierter Ausgangszustände verwendet werden, die in gewissen Situationen zum Liefern eines POR-Ausgangssignals nützlicher sein können.
Verschiedene Anmerkungen und Beispiele
Die obige detaillierte Beschreibung enthält Referenzen auf die beiliegenden Zeichnungen, die einen Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Die Ausführungsformen werden hierin auch als „Beispiele“ bezeichnet. Solche Beispiele können Elemente zusätzlich zu den gezeigten oder beschriebenen enthalten. Die Erfinder der vorliegenden Erfindung ziehen jedoch auch Beispiele in Betracht, bei denen nur jene gezeigten oder beschriebenen Elemente bereitgestellt werden. Zudem ziehen die Erfinder der vorliegenden Erfindung auch Beispiele unter Verwendung einer beliebigen Kombination oder Permutation jener gezeigten oder beschriebenen Elemente in Betracht (oder eines oder mehrerer Aspekte davon), entweder bezüglich eines bestimmten Beispiels (oder eines oder mehrerer Aspekte davon) oder bezüglich anderer Beispiele (oder eines oder mehrerer Aspekte davon), die hierin gezeigt oder beschrieben sind.
Im Fall unstimmiger Verwendungen zwischen diesem Dokument und etwaigen, durch Bezugnahme so aufgenommenen Dokumenten ist die Verwendung in diesem Dokument beherrschend.
In diesem Dokument werden die Ausdrücke „ein/einer/eine“, wie bei Patentdokumenten üblich, so verwendet, dass sie unabhängig von irgendwelchen anderen Instanzen oder Verwendungen von „mindestens ein“ oder „ein oder mehrere“ mehr als eines beinhalten. In diesem Dokument wird der Ausdruck „oder“ verwendet, um sich auf ein nicht-exklusives Oder zu beziehen, so dass „A oder B“ „A, aber nicht B“, „B, aber nicht A“ und „A und B“ beinhaltet, sofern nicht etwas anderes angegeben ist. In diesem Dokument werden die Ausdrücke „mit“ und „in denen“ als Äquivalente im einfachen Englisch der jeweiligen Ausdrücke „umfassend“ und „wobei“ verwendet. Außerdem sind in den folgenden Ansprüchen die Ausdrücke „mit“ und „umfassend“ offen, d. h., ein System, eine Einrichtung, ein Artikel, eine Zusammensetzung, eine Formulierung oder ein Prozess, die Elemente zusätzlich zu jenen nach einem derartigen Ausdruck in einem Anspruch aufgeführten enthalten, werden weiterhin so angesehen, dass sie in den Schutzbereich dieses Anspruchs fallen. Zudem werden in den folgenden Ansprüchen die Ausdrücke „erster“, „zweiter“ und „dritter“ usw. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
Die obige Beschreibung soll veranschaulichend und nicht restriktiv sein. Beispielsweise können die oben beschriebenen Beispiele (oder einer oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können verwendet werden, wie etwa durch einen Durchschnittsfachmann, der sich die obige Beschreibung ansieht. Die Zusammenfassung wird vorgelegt, um 37 C.F.R. §1.72(b) zu entsprechen, damit der Leser die Natur der technischen Offenbarung schnell ermitteln kann. Sie wird in dem Verständnis vorgelegt, dass sie nicht zum Auslegen oder Begrenzen des Schutzbereichs oder der Bedeutung der Ansprüche verwendet wird. Außerdem können in der obigen detaillierten Beschreibung verschiedene Merkmale miteinander gruppiert werden, um die Offenbarung zu vereinfachen.
Dies sollte nicht so ausgelegt werden, dass damit beabsichtigt ist, das ein unbeanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann der erfindungsgemäße Gegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Somit werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung als Beispiele oder Ausführungsformen aufgenommen, wobei jeder Anspruch als eine separate Ausführungsform für sich selbst steht, und es wird in Betracht gezogen, dass solche Ausführungsformen in verschiedenen Kombinationen oder Permutationen miteinander kombiniert werden können. Der Schutzbereich der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang an Äquivalenten, auf den solche Ansprüche ein Anrecht haben, bestimmt werden.

Claims

Schaltung zum Liefern eines Power-on-Reset-Signals, wobei die Schaltung Folgendes umfasst: einen ersten nativen NMOS-Transistor, der konfiguriert ist zum Generieren eines einen Spannungsschwellwert anzeigenden Referenzstroms; einen Vergleichertransistor mit einem Steuerknoten, der an den nativen NMOS-Transistor gekoppelt ist, wobei der Vergleichertransistor konfiguriert ist zum Vergleichen eines Erfassungsstroms mit dem Referenzstrom, wobei der Erfassungsstroms einen Pegel einer Versorgungsspannung der Schaltung anzeigt; wobei ein erster Knoten des Vergleichertransistors konfiguriert ist zum Aufrechterhalten eines ersten Zustands, wenn der Referenzstrom über dem Erfassungsstrom liegt; und wobei der erste Knoten konfiguriert ist zum Aufrechterhalten eines zweiten Zustands, wenn der Erfassungsstrom über dem Referenzstrom liegt.
Schaltung nach Anspruch 1, mit einem Stromspiegel, der konfiguriert ist zum Spiegeln des Referenzstroms auf einen Knoten des Vergleichertransistors.
Schaltung nach Anspruch 2, wobei der Stromspiegel einen Erfassungstransistor und einen Spiegeltransistor enthält; und wobei ein Steuerknoten des Vergleichertransistors an einen Steuerknoten des Erfassungstransistors und an einen Steuerknoten des Spiegeltransistors gekoppelt ist.
Schaltung nach einem vorhergehenden Anspruch, mit einem zweiten nativen NMOS-Transistor, der in Reihe mit dem ersten nativen NMOS-Transistor und einer Massereferenz gekoppelt ist, wobei der zweite native NMOS-Transistor einen Steuerknoten besitzt, der an die Versorgungsspannung gekoppelt ist, wobei der zweite native NMOS-Transistor konfiguriert ist zum Steuern von Variationen des durch den ersten nativen NMOS-Transistor eingestellten Referenzstroms.
Schaltung nach Anspruch 4, mit einem dritten nativen NMOS-Transistor, der in Reihe mit dem Vergleichertransistor und der Massereferenz gekoppelt ist, wobei der dritte native NMOS-Transistor einen an die Versorgungsspannung gekoppelten Steuerknoten besitzt.
Schaltung nach den Ansprüchen 4 oder 5, wobei der zweite native NMOS-Transistor mehrere, in einem Stapel angeordnete native NMOS-Transistoren enthält.
Schaltung nach Anspruch 5, wobei der dritte native NMOS-Transistor mehrere, in einem Stapel angeordnete native NMOS-Transistoren enthält.
Schaltung nach den Ansprüchen 5 oder 7, wobei die Schaltung eine Fläche von weniger als 0,01 mm² belegt.
Schaltung nach den Ansprüchen 5, 7 oder 8, wobei die Schaltung konfiguriert ist, durchschnittlich 42 Nanoampere (nA) oder weniger zu verwenden.
Schaltung nach einem der Ansprüche 5 und 7 bis 9, wobei eine mit dem Referenzstrom assoziierte Schwellwertspannung konfiguriert ist, über einen Temperaturbereich von -40°C bis 125°C um weniger als 330 Millivolt (mV) zu variieren.
Power-on-Reset-Schaltung, umfassend: einen ersten nativen NMOS-Transistor, der konfiguriert ist zum Generieren eines Referenzstroms, einen Stromspiegel, der konfiguriert ist zum Spiegeln des Referenz stroms, einen Vergleichertransistor, der konfiguriert ist zum Empfangen und Vergleichen des Referenzstroms mit einem eine Versorgungsspannung anzeigenden Erfassungsstrom; und einen zweiten und dritten nativen NMOS-Transistor; wobei ein Erfassungstransistor des Stromspiegels über den ersten nativen NMOS-Transistor und den zweiten nativen NMOS-Transistor an Masse gekoppelt ist; wobei ein Spiegeltransistor des Stromspiegels über den Vergleichertransistor und den dritten nativen NMOS-Transistor an Masse gekoppelt ist; wobei ein Steuerknoten des Vergleichertransistors an einen Steuerknoten des Erfassungstransistors und an einen Steuerknoten des Spiegeltransistors gekoppelt ist; und wobei ein Knoten, der den Spiegeltransistor an den Vergleichertransistor koppelt, einen Ausgang der Power-on-Reset-Schaltung liefert.
Power-on-Reset-Schaltung nach Anspruch 11, wobei die Power-on-Reset-Schaltung eine Fläche von weniger als 0,01 mm² belegt.
Power-on-Reset-Schaltung nach den Ansprüchen 11 oder 12, mit einem Puffer, der an einen Drain des Vergleichertransistors gekoppelt und konfiguriert ist zum Liefern eines zweiten Ausgangs der Power-on-Reset-Schaltung.
Power-on-Reset-Schaltung nach Anspruch 13, wobei der Puffer einen Inverter enthält.
Verfahren zum Liefern eines Power-on-Reset-Signals, wobei das Verfahren Folgendes umfasst: Generieren eines einen Spannungsschwellwert anzeigenden Referenzstroms unter Verwendung eines ersten nativen NMOS-Transistors; Vergleichen des Referenzstroms mit einem Erfassungsstrom, wobei der Erfassungsstrom einen Pegel einer Versorgungsspannung einer Schaltung als Reaktion auf das Power-on-Reset-Signal anzeigt; Einstellen eines Ausgangs einer Vergleichsschaltung auf einen ersten Zustand, falls der Referenzstrom über dem Erfassungsstrom liegt; und Einstellen des Ausgangs der Vergleichsschaltung auf einen zweiten Zustand, falls der Erfassungsstrom über dem Referenzstrom liegt.
Verfahren nach Anspruch 15, wobei das Generieren des Referenzstroms das Koppeln eines Steuerknotens eines nativen NMOS-Transistors an eine Masse beinhaltet.
Verfahren nach den Ansprüchen 15 oder 16, wobei das Vergleichen des Referenzstroms mit einem Erfassungsstrom Folgendes beinhaltet: Spiegeln des Referenzstroms auf einen ersten Knoten eines Vergleichertransistors unter Verwendung eines Spiegeltransistors eines Stromspiegels, wobei der Spiegeltransistor zwischen den Vergleichertransistor und die Versorgungsschaltung gekoppelt ist; Generieren einer Steuerspannung aus einem Knoten, den ein Erfassungstransistor des Stromspiegels und der erste native NMOS-Transistor gemeinsam haben; Empfangen der Steuerspannung an einem Steuerknoten des Vergleichertransistors.
Verfahren nach den Ansprüchen 15, 16 oder 17, wobei das Vergleichen des Referenzstroms mit einem Erfassungsstrom das Generieren des Erfassungsstroms an dem Vergleichertransistor unter Verwendung der Steuerspannung beinhaltet.
Verfahren nach einem der Ansprüche 15 bis 18, wobei das Generieren des Referenzstroms das Einstellen eines Pegels des Referenzstroms unter Verwendung eines zweiten nativen NMOS-Transistors, der zwischen einen zweiten Knoten des ersten nativen NMOS-Transistors und die Masse gekoppelt ist, beinhaltet, wobei ein Steuerknoten des zweiten nativen NMOS-Transistors an die Versorgungsspannung gekoppelt ist.
Verfahren nach Anspruch 19, wobei der zweite native NMOS-Transistor mehrere, in einer Stapelkonfiguration gekoppelte native NMOS-Transistoren enthält.