DE69400020T2 - Automatische Triggerschaltung. - Google Patents

Automatische Triggerschaltung.

Info

Publication number
DE69400020T2
DE69400020T2 DE69400020T DE69400020T DE69400020T2 DE 69400020 T2 DE69400020 T2 DE 69400020T2 DE 69400020 T DE69400020 T DE 69400020T DE 69400020 T DE69400020 T DE 69400020T DE 69400020 T2 DE69400020 T2 DE 69400020T2
Authority
DE
Germany
Prior art keywords
transistor
grid
transistors
voltage
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69400020T
Other languages
English (en)
Other versions
DE69400020D1 (de
Inventor
Jacek Antoni Kowalski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of DE69400020D1 publication Critical patent/DE69400020D1/de
Application granted granted Critical
Publication of DE69400020T2 publication Critical patent/DE69400020T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006Calibration or setting of parameters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Description

  • Die vorliegende Erfindung betrifft eine automatische Triggerschaltung, insbesondere eine Nullungsschaltung, die in jeder elektronischen Schaltung zu verwenden ist. Die Erfindung ist insbesondere für die Verwendung in Chipkarten bestimmt. Sie kann jedoch in allen Bereichen verwendet werden, in denen aufgrund von technologischen Verbesserungen der Stromkreise Stromversorgungsstandards weiterentwickelt werden sollen.
  • Die meisten der heutigen integrierten Schaltungen arbeiten mit einer Speisespannung, die bei 5 Volt +/- 10 % liegt. Dies gilt ebenso für Schaltungen für Chipkarten. Dennoch besteht gegenwärtig in allen Bereichen die Tendenz, diese Speisespannung bis auf 3 V beispielsweise oder sogar darunter zu senken. Es ist insbesondere vorgesehen, daß alle in tragbaren Mikrocomputern verwendbaren Schaltungen mit 3,3 Volt arbeiten sollen. Bei den Chipkarten sollen die Schaltungen sowohl mit 5 Volt als auch mit 3 Volt oder sogar mit einer noch niedrigeren Spannung arbeiten können. Dies liegt daran, daß Chipkarten sowohl von mit 5 Volt als auch mit 3 Volt gespeisten Einrichtungen verwendet werden können sollen.
  • Bei allen elektronischen Schaltungen, insbesondere bei den in Chipkarten verwendeten, müssen Sicherheitsaspekte berücksichtigt werden. Eine Chipkarte muß nämlich nicht nur in einem spezifischen Spannungsbereich, sondern auch außerhalb desselben ordnungsgemäß arbeiten können, um beispielsweise zu verhindern, daß ein eventueller Betrüger einen Defekt außerhalb dieses Bereichs ausnutzt, um die geheimen Informationen der Karte zu erfahren und/oder ihren gespeicherten Inhalt zu verändern, beispielsweise Geldeinheiten hinzuzufügen. Äls Schutz gegen diese Versuche ist die Mehrzahl der integrierten Schaltungen mit Triggerschaltungen ausgestattet, welche die Funktion der Karte außerhalb eines bestimmten Spannungsbereichs blockieren.
  • Bei einer Schaltung, die beispielsweise mit unter 5 Volt arbeitet, liegt die untere auslösende Spannung bei 3,5 Volt und die obere Spannung bei 6,5 Volt. Diese hohen Spannen, die +/- 10 % höher sein können, werden aus zwei Gründen eingehalten:
  • - diese Auslösungsschwellenwerte hängen von den Produktionsparametern der integrierten Schaltung ab, schwanken also je nach Produktionspartie;
  • - diese Schwellenwerte sind häufig stark temperaturabhängig. Um also die Spezifikation einer Funktion bei 5 Volt +/- 10 % einzuhalten, ist eine hohe Spanne erforderlich.
  • Das Problem stellt sich in noch krasserer Weise, wenn man die Spannung reduzieren will. Um beispielsweise eine zwischen 2,5 und 6 Volt funktionsfähige elektronische Schaltung zu haben, müssen Auslösungsschwellenwerte von etwa 2 und 7 Volt gewählt werden. Durch Temperatur und wechselnde Produktionsparameter können diese Schwellenwerte jedoch aus sich heraus zwischen 1,5 und 2,5 Volt und 6 und 8 Volt schwanken.
  • Bei hohen Spannungen stellt sich das Problem weniger kraß, da eine integrierte elektronische Schaltung, eine Chipkarte, im allgemeinen auch ebensogut mit 6 wie mit 8 Volt arbeitet. Bei niedrigen Spannungen arbeiten die Schaltungen bei 1,5 Volt jedoch nicht einwandfrei, wodurch ein Betrug durch Benutzung bestimmter Bauteile und Ausnutzung ihres Ausfalls bei niedriger Spannung ermöglicht wird. Dieses Problem erschwert die Entwicklung einer zuverlässigen und betrugssicheren Schaltung für Chipkarten bei Speisespannungen unter 3 Volt.
  • Ziel der Erfindung ist es somit, eine Triggerschaltung zu konstruieren, die eine stabile Spannungsschwelle hat und, beispielsweise bei beginnender Lebensdauer des elektronischen Bauteils, insbesondere bei einem Test dieses Bauteils, einstellbar ist. Dadurch könnte man einerseits die Abhängigkeit der auslösenden Spannung von den Parametern der Produktionspartie, der Temperatur und der Speisespannung verhindern und andererseits ebenfalls erreichen, daß der Wert der auslösenden Spannung einstellbar wird.
  • Die Erfindung hilft den vorgenannten Nachteilen ab und schlägt die Verwendung eines Differentialverstärkers vor, von dem mindestens ein Zweig in Kaskade mit einer Zelle geschaltet ist, die einen Transistor mit elektriscch programmierbarem und löschbarem offenen Gitter vom Typ EEPROM umfaßt. Die Idee besteht darin, in dem offenen Gitter des Transistors einer solchen EEPROM-Zelle elektrische Ladungen zu speichern, die einer Bezugsspannung entsprechen, die zur Bestimmung der Auslösungsschwelle der Schaltung verwendet wird. So kann diese Spannung mit großer Präzision problemlos zwischen 0 und 5 Volt liegen. Da der Auslösungsschwellenwert bei einem Test der Schaltung bei deren Herstellung eingestellt wird, ist man völlig unabhängig von Produktionsverfahrensparametern. Die Unabhängigkeit des Schwellenwertes von Produktionspartien, Temperatur und Speisespannung wird durch die Differentialschaltung erreicht. In dem anderen Zweig dieser Schaltung montiert man eine andere Zelle gleichen Typs. In der Praxis vergleicht man die Auslösungsschwellenwertdifferenzen mit einer zu überwachenden Spannung.
  • Die Erfindung betrifft somit eine automatische Triggerschaltung, insbesondere eine Nullungsschaltung, mit einem Spannungs-Komparator, der einen ersten Spannungspegel und einen zweiten Spannungspegel empfängt und für eine Änderung eines Ausgangssignals sorgt, wenn eine zu überwachende Spannungsdifferenz einen Schwellenwert überschreitet, dadurch gekennzeichnet, daß sie umfaßt:
  • - einen Stromspiegel mit zwei Zweigen, wobei dieser Spiegel zwischen einer Gleichstromzuführung und einer Masse geschaltet ist, jeder Zweig einen Transistor zur Stromregelung umfaßt und diese beiden Transistoren zusammen als Spiegel montiert sind,
  • - in jedem Zweig, den Regeltransistoren nachgeschaltet, einen Erfassungstransistor, wobei mindestens einer dieser Erfassungstransistoren ein Transistor mit offenem Gitter ist,
  • wobei die beiden den beiden Erfassungstransistoren nachgeschalteten Zweige mit einem Massekopplungstransistor verbunden sind.
  • Die Erfindung wird durch die Lektüre der nachfolgenden Beschreibung und Betrachtung der dazugehörigen Abbildungen besser verständlich, die nur beispielhaft und in keinster Weise erschöpfend für die Erfindung gegeben sind.
  • Die Abbildungen zeigen:
  • - Fig. 1: eine schematische Darstellung einer erfindungskonformen Triggerschaltung;
  • - Fig. 2a bis 3d: Zeitdiagramme von elektrischen Signalen, die zum Programmieren der Schaltung der Erfindung verwendet werden und sich in Abhängigkeit von der Zeit verändern.
  • Fig. 1 zeigt eine erfindungskonforme automatische Triggerschaltung. Diese Schaltung umfaßt einen Differentialverstärkungskomparator, der hier in Form eines Stromspiegels mit zwei Zweigen ausgeführt ist. Dieser Stromspiegel umfaßt in jedem seiner Zweige einen Transistor T3 bzw. T4. Die Quelle dieser Transistoren T3 bzw. T4, die in dem Beispiel vom Typ P sind, sind an eine Versorgung Vcc angeschlossen und ihr Drain ist weiter weg und nachgeschaltet an Masse gelegt. Diese Transistoren T3 und T4 sind Transistoren zur Stromregelung in jedem Zweig. Sie sind als Spiegel montiert. In der Praxis ist das Gitter des Transistors T3 mit dem Drain des Transistors 3 und dem Gitter des Transistors 4 verbunden. In jedem der Zweige wurden den Regeltransistoren T3 und T4 nachgeschaltet Erfassungstransistoren C1 bzw. C2 angeschlossen. Mindestens einer dieser Erfassungstransistoren, der Transistor C1, ist ein Transistor mit offenem Gitter. Die Transistoren C1 und C2 sind vom Typ N, ihre Drains sind jeweils an Knotenpunkten A und B an die Drains der Transistoren T3 und T4 angeschlossen, und ihre Quellen sind an einem Knotenpunkt C zusammen an den Drain eines Massekopplungstransistors T1 vom Typ N angeschlossen. Das Gitter des Erfassungstransistors C1 ist an einen zu überwachenden Spannungspegel gelegt: beispielsweise die Spannung Vcc. Das Gitter des Transistors C2 ist an eine andere Bezugsspannung gelegt: beispielsweise an Masse. Die überwachte Spannung ist die Spannungsdifferenz zwischen diesen beiden Spannungen.
  • Die Transistoren C1 und C2 sind vom Typ EEPROM und elektrisch programmierbar und löschbar. Sie haben unterschiedliche Leitungsschwellenwerte. Der Leitungsschwellenwert des Transistors C1 ist beispielsweise eine Spannung Vs-Vt. Der Leitungsschwellenwert des Transistors C2 ist - Vt. Die so hergestellte Erfassungsvorrichtung kippt jedesmal, wenn die zu überwachende Spannungsdifferenz (hier Vcc, bezogen auf die Masse) einen Bezugsspannungspegel überschreitet, welcher gleich der Differenz der Erfassungsschwellenwerte der beiden Transistoren C1 und C2, d.h. Vs, ist. Vt ist ein Leitungsschwellenwert eines normalen, angereicherten Transistors; Vt liegt zwischen 0,5 und 1 Volt, je nach der angewandten Einbautechnologie
  • Der Drain des Transistors T4 ist ebenfalls mit dem Gitter eines Transistors T5 vom Typ P verbunden, der selbst auch zwischen Vcc und Masse geschaltet ist, und zwar in Kaskade mit einem Transistor T2 vom Typ N. Der Transistor T1 und der Transistor T2 vom Typ N empfangen an ihrem Gitter ein sogenanntes VIRef-Potential, das in der Praxis etwa 1 Volt beträgt, dessen Wert auf die Funktion der Schaltung nicht empfindlich reagiert und das es außerdem erlaubt, einen geringen Bezugsstrom in der Schaltung festzulegen, um deren Verbrauch zu begrenzen. Am Mittelpunkt, dem Knotenpunkt D, zwischen den Drains der Transistoren T5 und T2, nimmt man ein Ausgangssignal S ab, das kippt, wenn die zu überwachende Spannung den Schwellenwert Vs überschreitet.
  • Die Erfassungsmethode der Schaltung ist folgende. Solange die zu überwachende Spannung, hier die Speisespannung Vcc, welche den Spiegel T3-T4 speist, unter Vs liegt, sind die Transistoren T3 und T4 blockiert. Wenn die nahe Null Volt liegende Spannung Vcc nämlich zu steigen beginnt, Fig. 2a bis 2e, leitet der Transistar C2 an der Leitungsgrenze. Er besitzt nämlich einen negativen Leitungsschwellenwert -Vt. Die Transistoren T3 und T4 vom Typ P sind blockiert, weil die Spannung Vcc am Anfang noch unter ihrem Leitungsschwellenwert ebenfalls der Größenordnung Vt liegt. Unter diesen Bedingungen zieht der Transistor C2 das Potential des Knotenpunkts B nach Null. Das Potential am Knotenpunkt B auf Null macht den Transistor T5 leitend, sobald Vcc größer wird als Vt. Dadurch folgt das Signal S am Knotenpunkt D anschließend der Änderung von Vcc, Fig. 2e.
  • Solange die Spannung Vcc, die über Vt liegt, unter Vs - Vt liegt, geht der ganze Strom des Transistors T1, der das Potential am Knotenpunkt B entlastet, durch den Transistor C2. Die Transistoren T3 und T4 bleiben blockiert, und das Potential B liegt bei etwa 1 Volt, da T4 blockiert ist. Unter diesen Bedingungen ist der Ausgang S am Knotenpunkt D gleich Vcc, da T5 leitet und der in T1 und T2 fließende Strom sehr schwach ist (etwa 1 Mikroampere), wobei diese Transistoren T1 und T2 an der Leitungsgrenze sind.
  • Wenn die Spannung Vcc über Vs - Vt ansteigt, erhöht sich die Spannung am Knotenpunkt C. Im Stromspiegel gibt nämlich der Transistor T3 den Strom vor. Da C1 anfangs blockiert war, konnte der Transistor T3 keinen Strom leiten, er war blockiert. Also war T4 genauso blockiert, da seine Funktion durch T3 vorgegeben war. Unter diesen Bedingungen war die Spannung am Knotenpunkt C gleich Null, Fig. 2d.
  • Da die an das Steuergitter von C1 angelegte Spannung Vcc auf Vs - Vt ansteigt, beginnt C1 nun zu leiten. Er beginnt zu leiten, sobald diese angelegte Spannung über die seines Schwellenwerts ansteigt, der Vs - Vt beträgt. Sobald C1 leitet, beginnen T3 und T4 zu leiten. Allerdings ist der van T3 in genau diesem Moment gelieferte Strom schwach, da einerseits dieser Strom begrenzt wird durch T1 (an der Leitungsgrenze) und andererseits der in T1 fließende Strom zwischen dem durch C1 fließenden Strom und dem durch C2 fließenden Strom aufgeteilt wird.
  • Zu Beginn dieses Vorgangs, der C1 leitend macht, ist die Spannung Vgs - Vschwelle (Vgs ist die Gitterquellenspannung) von C1 geringer als die Spannung Vgs - Vschwelle von C2. Dies bedeutet, daß C2 mehr als C1 leitet. Bei einem weiteren Anstieg von Vcc dreht sich diese Situation um: C2 leitet nicht mehr und C1 leitet mehr als C2. Während des Leitungsbeginns von C1 bleibt die Spannung Vgs - VSchwelle van C1 schwach, was bedeutet, daß die Spannung am Knotenpunkt C nun mit Vcc zu steigen beginnt, ebenso wie die am Knotenpunkt B, Fig. 2c und 2d.
  • Zum Zeitpunkt der Inversion, wenn Vcc gleich Vs ist, blockiert C2, die Spannungen an den Knotenpunkten A und C steigen weiter an. Die am Knotenpunkt B kippt, da T4 leitet und weil nichts mehr das Potential von B nach Null zieht, da C2 blockiert ist. Der Transistor C2 blockiert, da, obwohl sein Leitungsschwellenwert negativ ist, die Spannung am Punkt C derart angestiegen ist, daß sie als absoluter Wert diesen Wert übersteigt.
  • Wenn die Leitungsschwellenwerte in den Transistoren C1 und C2 richtig auf die angegebenen Werte programmiert wurden, geht die Ausgangsspannung S auf Null, sobald die Spannung von Vcc Vs überschreitet. In diesem Moment ist nämlich der Transistor C1 einem Gitterquellenpotential ausgesetzt, das über dem Gitterquellenpotential des Transistors C2 liegt. Dies ist darauf zurückzuführen, daß das Gitterquellenpotential von C2 mit Ansteigen des Potentials des Knotenpunkts C unter -Vt sinkt.
  • Diese Schaltung ist unabhängig von Temperatur und Produktionsparametern, und zwar weil sich die Schwellenspannungen beim Transistor C1 in gleicher Weise verändern wie beim Transistor C2. Man erhält eine Erfassungsspannung gleich
  • (Vs - Vt + ) - (-Vt + ),
  • wobei aufgrund der Produktion, Temperatur oder Spannung eine identische Streuung aufweist.
  • Die Spannung Vs wird in der Schaltung bei den Testläufen der Schaltung gespeichert. Sie wird während eines Programmierschritts gespeichert.
  • Zum Programmieren der beiden Transistoren C1 und C2 mit offenem Gitter geht man vorzugsweise folgendermaßen vor. Die Knotenpunkte A und B sind an Ladepumpen P1 bzw. P2 angeschlossen. Die Pumpe P1 ist in der Figur im Detail dargestellt. Diese Pumpe P1 umfaßt einen Speiseeingang für ein Programmierpotential Vpp und einen Taktgebereingang, der ein Phasensignal PHI empfängt. Die Pumpe P1 umfaßt zwei Transistoren T10 und T11 vom Typ N in Kaskade, wobei der Drain des Transistors T10 an die Programmierspannungsquelle Vpp angeschlossen ist, die Quelle dieses Transistors T10 mit dem Drain des Transistors T11 verbunden ist, die Quelle des Transistors T11 den Ausgang der Pumpe P1 bildet und außerdem mit dem Gitter des Transistors T10 verbunden ist. Das Gitter des Transistors T11 ist mit dem Mittelpunkt zwischen den Transistoren T10 und T11 verbunden. Der Phaseneingang ist mit diesem Mittelpunkt über einen Kondensator K1 verbunden. Um einen Kurzschluß zwischen den Knotenpunkten A und B bei der Spannung Vcc beim Programmieren zu vermeiden, wurden zwischen diesen Knotenpunkten und den Transistoren T3 und T4 jeweils Entkopplungstransistoren T7 und T8 vom Typ N vorgesehen. Diese Transistoren T7 und T8 empfangen an ihren Steuergittern die Speisespannung Vcc. Solange die Transistoren T7 und T8 ein von den Transistoren T3 oder T4 empfangenes positives Potential zu übertragen haben, leiten sie. Wenn die Potentiale an den Knotenpunkten A und B jedoch größer als Vcc werden, blockieren diese Transistoren, da ihre Gitter in diesem Fall das gleiche Potential haben wie ihre Quelle.
  • Bei jedem von dem Taktgeber an den Kondensator K1 geschickten Impuls wird eine geringe Energiemenge auf die Knotenpunkte A und B übertragen, Fig. 3a. Bei der Programmierung wird ein Signal PROG an die Steuergitter der Auswahltransistoren T12 vom Typ N bzw. T13 vom Typ P angelegt. Eine Schwellenspannung Vs wird einer Klemme der Schaltung aufgedrückt. Der Transistor T12 ist mit dieser Klemme verbunden. Der Transistor T13 empfängt die zu überwachende Spannung (Vcc) und gibt sie an das Gitter von C1 weiter. Der Transistor T12 überträgt, wenn er ein positives PROG- Signal an seinem Gitter empfängt, den Schwellenspannungswert Vs an das Steuergitter des Transistors mit offenem Gitter C1. Unter den gleichen Programmierbedingungen blockiert der Transistor T13. Dagegen ist der Transistor T12 außerhalb der Programmierzeit blockiert und der Transistor T13 kurzgeschlossen: der Transistor C1 überwacht die Spannung, die an ihn angelegt und vom Transistor T13 übertragen wird: in diesem Fall die Spannung Vcc.
  • Beim Programmieren wird mittels von in Kaskade geschalteten Transistoren vom Typ N T6 und T9 eine Masseableitung des Knotenpunkts C genutzt. Der Transistor T6 verhält sich wie eine Diode: sein Gitter ist vorzugsweise mit seinem Drain verbunden. Der Transistor T9 empfängt das Signal PROG an seinem Steuergitter. Dank der Ladepumpen P1 und P2 kann die Spannung Vpp bei der Programmierung der Vorrichtung an die Knotenpunkte A und B angelegt werden. Sobald PHI hin- und herzuschwanken beginnt, beträgt eine Ausgangsspannung dieser Ladepumpen Vpp plus Vt. Der Vorteil dieser Pumpen rührt daher, daß selbst ein Zusammenbrechen des Potentials der Knotenpunkte A oder B keinen zu großen Stromverbrauch nach sich zöge, da nur die Energie des Signals PHI verbraucht wird.
  • Zu Beginn der Programmierung steigen die Potentiale der Knotenpunkte A und B an, die von den Ladepumpen P1 und P2 langsam geladen werden, Fig. 3a. Jeder der Transistoren C1 oder C2 befindet sich normalerweise in einem gelöschten Zustand, beispielsweise mit einer Schwellenspannung gleich 6 Volt. Sie beginnen dann mit ihrer Programmierung, beispielsweise zunächst der Transistor C2. Die Schwellenspannung, Fig. 3b, dieses Transistors C2 beginnt sich durch die Eingabe von Ladungen, in der Praxis der Löcher in ihrem offenen Gitter, zu ändern. Wenn die Schwellenspannung des entsprechenden Transistors, des Transistors C2, den erforderlichen Schwellenwert erreicht (d.h., daß diese Löcher durch das elektrische Feld, das sie aufdrücken, den Leitungskanal leitend machen), beginnt dieser Transistor zu leiten und hört die Programmierung auf. Für C2 ist der erforderliche Schwellenwert -Vt. Dieser erforderliche Schwellenwert wird durch Anlegen des Steuergitters von C2 an Masse erreicht. Wenn er leitend gemacht wird, fällt die Schwellenspannung des Transistors dann unter seine Gitterquellenspannung Vschwelle < Vgs. Im Fall von C2 ist diese Gitterguellenspannung -Vt, da der als Diode geschaltete T6 vorgibt, daß das Potential des KnotenPunkts C Vt ist, also ist Vga zu Anfang -Vt.
  • Da die betreffende Ladepumpe, die Pumpe P2, wegen der von jedem Impuls des Signals PHI übertragenen geringen Energiemengen keinerlei Leckstrom verträgt, sinkt die Spannung an dem betreffenden Knotenpunkt, dem Knotenpunkt B, wegen der Leitung und die Programmierung stoppt. Das gleiche gilt für den Knotenpunkt A und die Programmierung des Schwellenwerts des Transistors C1 auf Vs-Vt.
  • Auf diese Weise programmiert das System sich selbst, und es muß nur die Bezugsspannung Vs an das Gitter von C1 angelegt werden. In bestimmten Fällen müssen die beiden Transistoren C1 und C2 vor der Programmierung gelöscht werden. Manchmal haben die Zellen vom Typ EEPROM nämlich, wenn sie aus der Produktion kommen, Schwellenspannungen unter -Vt (sie können sogar -4 Volt erreichen).
  • Bei einer einfacheren Funktionsweise kann die Vorrichtung durch eine andere ersetzt werden, die etwas ungenauer arbeitet. In diesem Fall kann der Transistor C2 durch einen einfachen Transistor ersetzt werden: einen normalen Transistor ohne offenes Gitter, dessen Leitungsschwelle der Größenordnung von 0 Volt bei den Produktionsphasen eingestellt wird, indem verhindert wird, daß in seinen Leitungskanal Unreinheiten gelangen können. Bei einer solchen Vorrichtung gäbe es nur eine einzige EEPROM-Erfassungszelle. Diese Vorrichtung löst dann bei Vcc = Vs aus. Diese Vorrichtung ist allerdings ungenauer, da sich die Schwellenspannungen der beiden Transistoren C1 und C2 dann in Abhängigkeit von der Temperatur nicht in gleicher Weise verändern. Mit einer so vereinfachten Vorrichtung kann eine Schwankung in der Größenordnung von 0,2 bis 0,3 Volt beobachtet werden als Toleranz des Werts der auslösenden Spannung entsprechend der Temperatur.
  • Mit der vorstehend beschriebenen Vorrichtung können die Probleme im Zusammenhang mit der Wahl der auslösenden Spannungen in einer Schaltung gelöst werden. Außerdem ist diese Schaltung unabhängig sowohl von den Produktionsparametern als auch von der Temperatur. Mit der vorgeschlagenen Lösung kann den Erfordernissen aller Arten von Schaltungen, insbesondere von Chipkarten, genügt werden. Sie hat außerdem den Vorteil, sehr wenig Strom zu verbrauchen, nämlich weniger als 1 Mikroampere, und ist somit bei allen Schaltungen mit niedrigem Verbrauch anwendbar.
  • Die Stabilität der Vorrichtung hängt von der Rückhaltefähigkeit der Ladungen an den offenen Gittern der Transistoren C1 und oder C2 ab. Die an einem offenen Gitter einer EEPROM-Zelle gespeicherten Ladungen können nämlich geringfügig streuen. Es wurden Messungen an vorhandenen Zellen vorgenommen. Aus diesen Messungen geht hervor, daß die Änderung der Schwellenspannung einer EEPROM-Zelle in 10 Jahren bei 0,2 Volt liegt. Diese Spanne muß somit bezüglich der gewünschten aus lösenden Spannung zum Zeitpunkt der Programmierung der Vorrichtung genommen werden.
  • Das Signal S wird anschließend in der Schaltung genutzt, um beispielsweise ihre Funktion zu neutralisieren.

Claims (6)

1. Automatische Triggerschaltung, insbesondere eine Nullungsschaltung, mit einem Spannungs-Komparator, der einen ersten spannungspegel (Vcc) und einen zweiten Spannungspegel empfängt und für eine Änderung eines Ausgangssignals (D) sorgt, wenn eine zu überwachende Spannungsdifferenz einen Schwellenwert (VS) überschreitet, dadurch gekennzeichnet, daß sie umfaßt:
- einen Stromspiegel (T3, T4) mit zwei Zweigen, wobei dieser Spiegel zwischen einer Gleichstromzuführung und einer Masse geschaltet ist und jeder Zweig einen Transistor (T3, T4) zur Stromregelung umfaßt und diese beiden Transistoren zusammen als Spiegel montiert sind,
- in jedem Zweig, den Regeltransistoren nachgeschaltet, einen Erfassungstransistor (C1, C2), wobei mindestens einer dieser Erfassungstransistoren ein Transistor mit offenem Gitter ist,
wobei mindestens einer dieser Erfassungstransistoren ein Transistor mit offenem Gitter ist,
- wobei die beiden Zweige, den beiden Erfassungstransistoren nachgeschaltet, mit einem Massekopplungstransistor (T1) verbunden sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß man bei einem Zweig zwischen dem Regeltransistor und dem Erfassungstransistor mit offenem Gitter einen Entkopplungstransistor (T7, T8) zwischenschaltet, um die Programmierung des Erfassungstransistors mit offenem Gitter zu ermöglichen.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in jedem Zweig ein Erfassungstransistor mit offenem Gitter vorgesehen ist, wobei die Differenz der Leitungsschwellenwerte zwischen den beiden Transistoren mit offenem Gitter (C1, C2) gleich dem Schwellenwert der zu überwachenden Spannungsdifferenz ist, um eine von der Temperatur oder dem Wert einer Speisespannung unabhängige Triggerschaltung zu bilden.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie eine Ladepumpe (P1, P2) mit begrenztem Stromfluß zur Programmierung jedes Erfassungstransistors mit offenem Gitter (C1, C2) aufweist.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der oder die Transistor/en mit offenem Gitter (C1, C2) vom Typ EEPROM sind.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sie eine Schaltung (T12, T13, P1, P2) zur Programmierung des Transistors bzw. der Transistoren mit offenem Gitter (C1, C2) aufweist, die umfaßt:
- eine Ladepumpe (P1, P2) zum Anlegen einer Programmierungsspannung,
- eine erste Schaltung (T6) zum Anlegen eines ersten Bezugspotentials (Vt) an einen der Transistoren mit offenem Gitter,
- eine zweite Schaltung (T13) zum Anlegen eines zweiten Bezugspotentials an einen anderen Transistor mit offenem Gitter, und
- eine dritte Schaltung (T9, T12) zur gleichzeitigen Programmierung der beiden Transistoren mit offenem Gitter.
DE69400020T 1993-04-02 1994-04-05 Automatische Triggerschaltung. Expired - Fee Related DE69400020T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9303934A FR2703526B1 (fr) 1993-04-02 1993-04-02 Circuit de déclenchement automatique.

Publications (2)

Publication Number Publication Date
DE69400020D1 DE69400020D1 (de) 1995-11-02
DE69400020T2 true DE69400020T2 (de) 1996-03-07

Family

ID=9445708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69400020T Expired - Fee Related DE69400020T2 (de) 1993-04-02 1994-04-05 Automatische Triggerschaltung.

Country Status (6)

Country Link
US (1) US5512852A (de)
EP (1) EP0618657B1 (de)
JP (1) JPH0750563A (de)
DE (1) DE69400020T2 (de)
ES (1) ES2078131T3 (de)
FR (1) FR2703526B1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
EP0827152B1 (de) * 1996-09-02 2003-03-26 Infineon Technologies AG Leseverstärker in Strombetriebsart
US5949265A (en) * 1997-10-31 1999-09-07 International Business Machines Corporation Soft latch circuit having sharp-cornered hysteresis characteristics
JP3139542B2 (ja) 1998-01-28 2001-03-05 日本電気株式会社 参照電圧発生回路
US6040719A (en) * 1998-03-17 2000-03-21 Vanguard International Semiconductor Corporation Input receiver for limiting current during reliability screening
JP3416063B2 (ja) * 1998-10-29 2003-06-16 インターナショナル・ビジネス・マシーンズ・コーポレーション センスアンプ回路
US6281731B1 (en) 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
WO2003091819A1 (fr) * 2002-04-26 2003-11-06 Hitachi, Ltd. Dispositif semi-conducteur et carte ci
CN111175545B (zh) * 2019-12-31 2022-02-11 河北华通燃气设备有限公司 Ic卡耐久测试工装

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984703A (en) * 1975-06-02 1976-10-05 National Semiconductor Corporation CMOS Schmitt trigger
GB1480984A (en) * 1975-09-25 1977-07-27 Standard Telephones Cables Ltd Schmitt trigger circuit
JPS56168168A (en) * 1980-05-29 1981-12-24 Toshiba Corp Window comparator circuit
US4464587A (en) * 1980-10-14 1984-08-07 Tokyo Shibaura Denki Kabushiki Kaisha Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section
US4431927A (en) * 1981-04-22 1984-02-14 Inmos Corporation MOS Capacitive bootstrapping trigger circuit for a clock generator
JPS5974721A (ja) * 1982-10-21 1984-04-27 Toshiba Corp シユミツト・トリガ回路
US4563595A (en) * 1983-10-27 1986-01-07 National Semiconductor Corporation CMOS Schmitt trigger circuit for TTL logic levels
GB8420651D0 (en) * 1984-08-14 1984-09-19 British Telecomm Interface circuit
JPS61107594A (ja) * 1984-10-31 1986-05-26 Toshiba Corp センス増幅回路
FR2609831B1 (fr) * 1987-01-16 1989-03-31 Thomson Semiconducteurs Circuit de lecture pour memoire
FR2610134B1 (fr) * 1987-01-27 1989-03-31 Thomson Semiconducteurs Circuit de lecture pour memoire
FR2613491B1 (fr) * 1987-04-03 1989-07-21 Thomson Csf Dispositif de detection du niveau haut d'une tension en technologie mos
GB2206010A (en) * 1987-06-08 1988-12-21 Philips Electronic Associated Differential amplifier and current sensing circuit including such an amplifier
FR2617976B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Detecteur electrique de niveau logique binaire
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
US4859873A (en) * 1987-07-17 1989-08-22 Western Digital Corporation CMOS Schmitt trigger with independently biased high/low threshold circuits
FR2618579B1 (fr) * 1987-07-21 1989-11-10 Thomson Semiconducteurs Circuit integre a memoire comportant un dispositif anti-fraude
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
FR2622038B1 (fr) * 1987-10-19 1990-01-19 Thomson Semiconducteurs Procede de programmation des cellules memoire d'une memoire et circuit pour la mise en oeuvre de ce procede
FR2623018B1 (fr) * 1987-11-06 1990-02-09 Thomson Semiconducteurs Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable
FR2623016B1 (fr) * 1987-11-06 1991-06-14 Thomson Semiconducteurs Dispositif de fusion d'un fusible dans un circuit integre de type cmos
US4904884A (en) * 1988-04-21 1990-02-27 Western Digital Corporation Schmitt trigger adapted to interface between different transistor architectures
FR2642543B1 (fr) * 1989-01-27 1991-04-05 Gemplus Card Int Dispositif de securite pour circuit integre
US5148395A (en) * 1989-04-26 1992-09-15 Exar Corporation Dual eeprom cell with current mirror differential read
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
JP3142542B2 (ja) * 1990-06-13 2001-03-07 沖電気工業株式会社 電圧測定回路
FR2667714A1 (fr) * 1990-10-09 1992-04-10 Gemplus Card Int Procede pour repartir la memoire d'un circuit integre entre plusieurs applications.
FR2673016B1 (fr) * 1991-02-19 1993-04-30 Gemplus Card Int Procede de protection d'un circuit integre contre les utilisations frauduleuses.
FR2673316B1 (fr) * 1991-02-22 1994-12-23 Gemplus Card Int Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire.
FR2681180B1 (fr) * 1991-09-05 1996-10-25 Gemplus Card Int Circuit de regulation de tension de programmation, pour memoires programmables.
FR2686997B1 (fr) * 1992-01-30 1994-04-01 Gemplus Card International Carte a puce a deux contacts et procede de communication avec un lecteur de carte.

Also Published As

Publication number Publication date
DE69400020D1 (de) 1995-11-02
EP0618657B1 (de) 1995-09-27
FR2703526A1 (fr) 1994-10-07
JPH0750563A (ja) 1995-02-21
EP0618657A1 (de) 1994-10-05
ES2078131T3 (es) 1995-12-01
US5512852A (en) 1996-04-30
FR2703526B1 (fr) 1995-05-19

Similar Documents

Publication Publication Date Title
DE69408320T2 (de) Vorrichtung und verfahren zum einstellen der schwellenspannung von mos-transistoren
DE3787080T2 (de) Integriertes System zur Erzeugung von Spannungen verschiedener Höhen.
DE69604688T2 (de) Schnelle spannungserhöhungschaltung mit drei zuständen
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE69202340T2 (de) Programmierungsspannungsregelschaltung für programmierbare speicher.
DE3710865C2 (de)
DE3782367T2 (de) Mos-halbleiterschaltung.
DE68912979T2 (de) CMOS-Spannungsmultiplikator.
DE69312305T2 (de) Spannungsbooster, insbesondere für nichtflüchtige Speicher
DE3340567A1 (de) Spannungswandlerschaltung
DE3921395A1 (de) Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen
DE2659207B2 (de) In einem integrierten MOSFET-Schaltkreis ausgebildete Verzögerungsstufe
DE3319335C2 (de) Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators
DE69300009T2 (de) Spannungskomparator mit sehr kleinem Verbrauch.
DE2834110A1 (de) Integrierte schaltung
DE102005005290A1 (de) Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren
DE69320505T2 (de) Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit
DE69400020T2 (de) Automatische Triggerschaltung.
DE69206335T2 (de) Unter niedriger Spannung betriebener Stromspiegel.
DE69028230T2 (de) Integrierte Halbleiterschaltung mit einer Substratspannungsdetektorschaltung
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE3689986T2 (de) Überwachungsschaltung für niedrige Spannungen.
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE2842690C2 (de)
DE69420919T2 (de) Chopper-Differenzverstärker mit MOS-Kondensatoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee