DE3340567A1 - Spannungswandlerschaltung - Google Patents
SpannungswandlerschaltungInfo
- Publication number
- DE3340567A1 DE3340567A1 DE19833340567 DE3340567A DE3340567A1 DE 3340567 A1 DE3340567 A1 DE 3340567A1 DE 19833340567 DE19833340567 DE 19833340567 DE 3340567 A DE3340567 A DE 3340567A DE 3340567 A1 DE3340567 A1 DE 3340567A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- unit
- terminal
- binary
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
3/"*» / ι*™* f~~ /""* f*7
J £t υ o b
Spannungswandlerschaltung
Die Erfindung betrifft eine Spannungswandlerschaltung,
insbesondere zur Umwandlung oder Umsetzung eines Binärsignals in ein solches einer höheren Spannung.
15
Bei einem leistungslosen bzw. nicht-flüchtigen Halbleiterspeicher,
der als Speicherzellen MOS-Transistoren mit freischrebendem bzw. erdfreien (floating) gate verwendet,
wird für das Einschreiben von Daten eine höhere Spannung als eine normale Datenlesespannung benutzt.
Letztere beträgt z.B. +5 V, während die Dateneinschreibspannung etwa +20 V beträgt.
Das Dateneinschreibsignal wird durch Spannungsumwandlung
des Lesesignals erhalten.
Fig. 1 veranschaulicht eine Schaltung, die durch Abwandlung der Schaltung gemäß Fig. 4 von "ISSCC
DIGEST OF TECHNICAL PAPERS", Februar 1982, S. 1983, zur Lieferung eines Binärsignals einer höheren Spannung
erhalten wurde. Der Ausdruck "Binärsignal höherer Spannung" bezieht sich dabei auf ein Signal, bei dem
eine einer logischen "0" entsprechende Spannung dieselbe ist wir diejenige entsprechend-einer logischen
"0" des binären Eingangssignals, während eine Spannung
entsprechend einer logischen "1" höher ist als die jenige entsprechend der logischen "1" des binären Eingangssignals.
Beim vorliegenden Beispiel sind eine Spannung entsprechend einer logischen "1" des binären
Eingangssignals auf z.B. 5 V, eine Spannung entsprechend einer logischen "1" des Binärsignals höherer
Spannung auf z.B. 21 V und eine Spannung entsprechend einer logischen "0" sowohl für das binäre Eingangssignal
als auch für das Binärsignal höherer Spannung jeweils auf 0 V gesetzt.
Eine Spannung Vcc gemäß Fig. 1 ist als Stromversorgungsspannung für Datenauslesung auf +5 V gesetzt.
Eine Spannung Ppp als Versorgungsspannung für Dateneinschreibung ist auf +21 V gesetzt. Gemäß Fig. 1
wird ein Binärsignal S1 einem Inverter 11 eingegeben, der mit der Versorgungsspannung Vcc gespeist wird.
Wenn das Binärsignal S auf eine logische "0" (Massepegel, d.h. 0 V) gesetzt wird, wird sein invertiertes
Signal S auf eine logische "1" geführt (Spannung Vcc).
Das Signal Έ wird an die Sourceelektrode eines n-Kanal
MOS-Transistors 12 angelegt, an dessen Gate normalerweise die Versorgungsspannung Vcc anliegt. Ein Schaltungspunkt
(Verzweigung) 13, an welchen die Drainelektrode des MOS-Transistors 12 angeschlossen ist,
liegt an einer Spannung (Vcc-Vth), die durch Subtrahieren einer Schwellenwertspannung Vth des MOS-Transistors
12 von der Versorgungsspannung Vcc erhalten wird. Die am Schaltungspunkt 13 liegende Spannung
wird einem CMOS-Inverter 16 aufgeprägt, welcher die Versorgungsspannung Vpp abnimmt und aus einem p-Kanal-MOS-Transistor
14 sowie einem n-Kanal-MOS-Transistor 15 besteht. Wenn die Schwellenwertspannung des CMOS-
Inverters 16 entwurfsmäßig niedriger gewählt ist als
die Spannung (Vcc-Vth), fällt eine an einer Spannungsaus gangsklemme 17, die mit der Ausgangsklemme des
CMOS-Inverters 16 verbunden ist, anliegende Spannung auf 0 V ab. Dabei wird ein p-Kanal-MQS-Transistor 18,
der zwischen eine mit der Versorgungsspannung Vpp beschickte Klemme und den Schaltungspunkt 13 eingeschaltet
ist und der an seiner Gateelektrode die an der Ausgangsklemme 17 anliegende Spannung abnimmt,
durchgeschaltet, so daß die Spannung am Schaltungspunkt 13 ansteigt. Wenn die Spannung am Schaltungspunkt 13 die Spannung (Vcc-Vth) übersteigt, sperrt
der Transistor 12, und die Spannung am Schaltungspunkt 13 steigt auf die Spannung Vpp an. Letztere
wird dann an die Gateelektrode des im CMOS-Inverters 16 enthaltenen p-Kanal-MOS-Transistors 14 angelegt,
so daß dieser sperrt. Infolgedessen geht die Spannung an der Spannungsausgangsklemme 17 auf eine Größe nahe
OV über.
In diesem Zustand nimmt das Binärsignal S den logischen Pegel "1" an. Das invertierte Ausgangssignal S
des Inverters 11 geht auf den logischen Pegel "0".
Der MOS-Transistor 12 wird dann durchgeschaltet, so daß
die Spannung am Schaltungspunkt 13 von der Spannung Vpp abfällt. Wenn die Spannung am Schaltungspunkt 13
unter die Schwellenwertspannung des CMOS-Inverters 16 abfällt, wird der Ausgangspegel des Inverters 16
invertiert, so daß die Spannung an der Ausgangsklemme 17 in Richtung auf die Spannung Vpp ansteigt.
Dabei verringert sich die Stromzufuhrleistung des MOS-Transistors 18 ebenso wie die Spannung am Schaltungspunkt
13. Als Ergebnis wird die Spannung an der Spannungsausgangsklemme 17 schließlich auf die ♦
Spannung Vpp stabilisiert.
Zum unverzögerten Erhöhen der Spannung an der Ausgangsklemme
17 auf die Spannung Vpp muß die am Schaltungspunkt 13 anliegende Spannung unverzögert bzw. augenblicklich
verringert werden. Zu diesem Zweck muß der Wirkleitwert (conductance) des MOS-Transistors 12
ausreichend größer sein als derjenige des MOS-Transistors 18.
Bei der Schaltung nach Fig. 1 kann aus dem binären Eingangssignal S ein Binärsignal höherer Spannung gewonnen
werden.
Bei der bisherigen Schaltung nach Fig. 1 steigt die Spannung am Schaltungspunkt 13 unmittelbar nach dem
Invertieren des Binärsignals vom logischen Pegel "1" auf den logischen Pegel 11O" auf die Spannung (Vcc-Vth)
an. Die Ansteuerleistung (driving capacity) des n-Kanal-MOS-Transistors 15 ist im Vergleich zu dem
Fall, in welchem die Stromversorgungsspannung Vcc unmittelbar an seine Gateelektrode angelegt wird,
unzureichend. Infolgedessen verlängert sich in nachteiliger Weise die Zeit, die nötig ist, um die Spannung
an der Ausgangsklemme 17 auf 0 V zu führen. Dies wird dann von Bedeutung, wenn die bisherige Schaltung
unter Bedingungen betrieben wird, bei denen die Stromversorgungsspannung Vcc verringertist. Neben diesem
Nachteil wird die Spannung an der Ausgangsklemme 17 auf eine gegebene Größe stabilisiert, und sie kann
nicht auf genau 0 V gesetzt werden, wenn die Versorgungsspannung Vcc nicht einwandfrei eingestellt
(set) ist.
Um die Spannung am Schaltungspunkt 13 der bisherigen Schaltung unverzögert zu verringern, muß das Wirkleitwertverhältnis
zwischen den Transistoren 12 und 18 auf eine vorbestimmte Größe oder darüber festgelegt werden.
Aus diesem Grund ist diese bisherige Schaltung in nachteiliger Weise verschiedenen Konstruktions- und
Fertigungseinschränkungen unterworfen.
Im Hinblick auf die geschilderten Gegebenheiten liegt damit der Erfindung die Aufgabe zugrunde, eine
Spannungswandlerschaltung zu schaffen, mit welcher ein Massespannungspegel (0 V) eines Binärsignals
höherer Spannung unabhängig von einem Stromversorgungs-Spannungsbereich unverzögert bzw. augenblicklich und
in stabiler Weise erhalten werden kann und bei welcher die Konstruktions- und Fertigungseinschränkungen gemildert
sind.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen
gekennzeichneten Merkmale gelöst.
Gegenstand der Erfindung ist damit eine Spannungswandlerschaltung mit einem Eingang zur Abnahme eines
binären Eingangssignals, einer mit dem Eingang verbundenen Torsteuereinheit zur Lieferung eines binären
Ausgangssignals entsprechend dem binären Eingangssignals, einer mit der Torsteuereinheit verbundenen
und zwei Eingangsklemmen aufweisenden Invertereinheit
zur Umsetzung des von der Torsteuereinheit über erste und zweite Eingangsklemme gelieferten binären Ausgangssignal
in ein Binärsignal höherer Spannung, wobei die Invertereinheit eine Ausgangsklemme zur Lieferung
des umgesetzten Binärsignals höherer Spannung aufweist, einer an die erste Eingangsklemme der Inver-
tereinheit, deren Ausgangsklemme und eine Klemme, an welcher eine höhere Spannung anliegt, angeschlossenen
Rückkopplungseinheit, um einen Spannungspegel eines Eingangssignals an der ersten Eingangskiemme der Invertereinheit
auf eine höhere Spannung zu setzen oder zu bringen (to be set), wenn der Spannungspegel des
Binärsignals höherer Spannung einen gegebenen Spannungspegel erreicht, und einer zwischen die Torsteuereinheit
und die erste Eingangsklemme der Invertereinheit eingeschaltete Einrichtung zur elektrischen Trennung
der Torsteuereinheit und der zweiten Eingangsklemme der Invertereinheit von der höheren Spannung.
Bei der erfindungsgemäßen Spannungswandlerschaltung
kann der Massepegel des Ausgangssignals von der Spannungswandlerschaltung ohne Beeinflussung durch
die Stromversorgungsspannung unverzögert stabilisiert
werden. Außerdem können dabei die Konstruktions- und Fertigungseinschränkungen gemildert werden. Wenn die
Spannungswandlerschaltung für die Einschreiboperation
bei einem löschbaren PROM (EPROM) benutzt wird, läßt sich somit eine Dateneinschreibung mit hoher Geschwindigkeit
durchführen.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand
der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Schaltbild einer bisherigen Spannungswandlerschaltung und
Fig. 2 ein Schaltbild einer Spannungwandlerschaltung
gemäß einer Ausführungsform der Erfindung. 35
yl /TO.
Das besondere Merkmal der Schaltung gemäß Fig. 2 besteht
darin, daß die Gateelektrode eines n-Kanal-MOS-Transistors
15 nicht mit einem Schaltungspunkt 13, sondern mit der Ausgangsklemme eines Inverters I1
verbunden ist. Bei der Schaltung gemäß Fig. 2 sind die den Teilen von Fig. 1 entsprechenden Teile mit
denselben Bezugsziffern wie vorher bezeichnet. Die erfindungsgemäße Spannungswandlerschaltung ist wie
folgt aufgebaut: Die Source- oder Drainelektrode eines n-Kanal-MOS-Transistors 12 ist an die Ausgangsklemme
des Inverters 11 angeschlossen, an die ein Binärsignal S angelegt wird. Die Gateelektrode des Transistors
12 ist mit einer Klemme verbunden, an welcher die Stromversorgungsspannung Vcc anliegt. Die Sourceelektrode
eines p-Kanal-MOS-Transistors 14 ist mit einer Klemme verbunden, an welcher eine Stromversorgungsspannung
Vpp anliegt, während seine Drainelektrode mit einer Spannungsausgangsklemme 17 und seine
Gateelektrode mit einem Schaltungspunkt 13 verbunden sind, an den die Drain- oder Sourceelektrode des
MOS-Transistors 12 angeschlossen ist. Die Drainelektrode eines n-Kanal-MOS-Transistors 15 ist mit der
Spannungsausgangsklemme 17 verbunden, während seine Sourceelektrode mit einer Klemme, an der eine Massepegelspannung
(0 V) anliegt, und seine Gateelektrode mit der Ausgangsklemme des Inverters 11 verbunden
sind. Die Sourceelektrode eines p-Kanal-MOS-Transistors 18 ist mit einer Klemme verbunden, an welcher
die Stromversorgungsspannung Vpp anliegt, während
seine Drainelektrode mit dem Schaltungspunkt 13 verbunden ist und seine Gateelektrode an die Spannungsausgangsklemme
17 angeschlossen ist. Die Sperr-Gateelektroden (back gates) der MOS-Transistoren 12 und
15 sind mit Klemmen verbunden, an denen die Masse-,
pegelspannung anliegt. Die Sperr-Gateelektroden (back
gates) der MOS-Transistoren 14 und 18 sind an Klemmen angeschlossen, an denen die Stromversorgungsspannung
Vpp anliegt.
Wenn bei der erfindungsgemäßen Spannungswandlerschaltung
das Binärsignal S auf den logischen Pegel "0" ge setzt ist, d.h. wenn ein invertiertes Signal S den
logischen Pegel "1" besitzt, wird auf dieselbe Weise, wie bei der bisherigen Schaltung, eine Spannung am
Schaltungspunkt 13 auf eine Spannung (Vcc - Vth) gesetzt bzw. geführt. In diesem Zustand bleibt der
p-Kanal-MOS-Transistor 14 durchgeschaltet. Hierbei wird die dem logischen "1" entsprechende Spannung
(d.h. die Spannung Vcc) unmittelbar an die Gateelektrode des n-Kanal-MOS-Transistors 15 angelegt,
so daß dessen Ansteuerleistung (driving capacity) im Vergleich zur bisherigen Schaltung um eine der
Schwellenwertspannung Vth entsprechende Spannung erhöht wird. Infolgedessen wird der MOS-Transistor
15 schnell durchgeschaltet. Die Spannung an der Spannungsausgangsklemme 17 verringert sich schneller
als bei der bisherigen Schaltung auf 0 V. Der p-Kanal-MOS-Transistor 18 schaltet durch, so daß
die Spannung am Schaltungspunkt 13 auf die Spannung Vpp ansteigt, während der p-Kanal-MOS-Transistor
sperrt. Infolgedessen wird die Spannung an der Spannungsausgangsklemme 17 dicht an 0 V herangeführt.
Wenn dabei das Binärsignal S den logischen Pegel "1" besitzt, wird die Spannung Vcc von Anfang an an den
n-Kanal-MOS-Transistor 15 angelegt. Die Spannung an der Ausgangsklemme 17 wird daher schnell auf 0 V
gesetzt bzw. gebracht. Auch wenn die Stromversorgungs Spannung Vcc auf einen niedrigen Spannungspegel ge#-
setzt ist, wird sie an die Gateelektrode des n-Kanal-MOS-Transistors
15 angelegt. Die Spannung an der Spannungsausgangsklemme 17 kann demzufolge über einen
weiteren Bereich der Stromversorgungsspannung als bei der bisherigen Schaltung auf 0 V stabilisiert werden.
Es sei nun angenommen, daß das Binärsignal S auf den
logischen Pegel "1" übergeht. Das invertierte Signal 's geht (dabei) auf den logischen Pegel "0" über. Der
MOS-Transistor 12 schaltet durch, und die Spannung am Schaltungspunkt 13 fällt ab. Wenn diese Spannung
die Schwellenwertspannung des p-Kanal-MOS-Transistors
14 unterschreitet, beginnt dieser durchzuschalten.
der
' Zwischenzeitlich wird/ n-Kanal-MOS-Transistor 15 mit einer höheren Geschwindigkeit als der MOS-Transistor 14 betätigt. Der n-Kanal-MOS-Transistor 15 sperrt unmittelbar nach dem übergang des Signals S auf den logischen Pegel "0". Wenn daher der MOS-Transistor 14 durchzuschalten beginnt, steigt die Spannung an der Ausgangsklemme 17 schnell in Richtung auf die Stromversorgungsspannung Vpp an. Der MOS-Transistor 18 sperrt augenblicklich, wodurch die Spannung am Schaltungspunkt 13 in Richtung auf 0 V verringert wird. Um unter diesen Bedingungen die Spannung am Schaltungspunkt 13 zu verringern und die Spannung an der Spannungsausgangsklemme 17 zu erhöhen, muß der Wirkleitwert des MOS-Transistors 12 größer sein als derjenige des MOS-Transistors 18. Der MOS-Transistor 15 wird jedoch nach Maßgabe einer Gate-Vorspannung von 0 V gesperrt, so daß der MOS-Transistor 18 schneller als bei der bisherigen Schaltung in den Sperrzustand versetzt wird. Aus diesem Grund kann ein Hochgeschwindigkeitsbetrieb auch dann gewähr leistet werden, wenn die Wirkleitwerte der MOS-»
' Zwischenzeitlich wird/ n-Kanal-MOS-Transistor 15 mit einer höheren Geschwindigkeit als der MOS-Transistor 14 betätigt. Der n-Kanal-MOS-Transistor 15 sperrt unmittelbar nach dem übergang des Signals S auf den logischen Pegel "0". Wenn daher der MOS-Transistor 14 durchzuschalten beginnt, steigt die Spannung an der Ausgangsklemme 17 schnell in Richtung auf die Stromversorgungsspannung Vpp an. Der MOS-Transistor 18 sperrt augenblicklich, wodurch die Spannung am Schaltungspunkt 13 in Richtung auf 0 V verringert wird. Um unter diesen Bedingungen die Spannung am Schaltungspunkt 13 zu verringern und die Spannung an der Spannungsausgangsklemme 17 zu erhöhen, muß der Wirkleitwert des MOS-Transistors 12 größer sein als derjenige des MOS-Transistors 18. Der MOS-Transistor 15 wird jedoch nach Maßgabe einer Gate-Vorspannung von 0 V gesperrt, so daß der MOS-Transistor 18 schneller als bei der bisherigen Schaltung in den Sperrzustand versetzt wird. Aus diesem Grund kann ein Hochgeschwindigkeitsbetrieb auch dann gewähr leistet werden, wenn die Wirkleitwerte der MOS-»
BAD ORIGINAL
Transistoren 12 und 18 geringfügig variieren.
Bei der beschriebenen Ausführungsform wird der Inverter
11 als Torsteuereinheit (gate means) verwendet. Die Torsteuereinheit ist jedoch nicht auf diese Anordnung
bechränkt. Beispielsweise kann für diesen Zweck auch ein UND-, NAND-, ODER- oder NOR-Glied,
dessen Eingangsklemmen kurzgeschlossen sind, oder ein Puffer verwendet werden. Bei Verwendung eines
UND- oder ODER-Glieds liefert jedoch die Spannungswandlerschaltung eine Binärsignal höherer Spannung,
das in Bezug auf das binäre Eingangssignal invertiert ist.
Bei der beschriebenen Ausführungsform werden p-Kanal-
und n-Kanal-MOS-Transistoren als Invertereinheit, ein
p-Kanal-MOS-Transistor als Rückkopplungseinheit und
ein n-Kanal-MOS-Transistor als Trenneinheit verwendet.
Die Invertereinheit und die Trenneinheit sind jedoch nicht auf die beschriebene Anordnung beschränkt. Beispielsweise
können die Kanaltypen der MOS-Transistoren umgekehrt sein, oder es kann ein bipolarer Transistor
verwendet werden.
Bei der beschriebenen Ausführungsform sind weiterhin die Stromversorgungsspannug Vcc auf etwa +5 V und die
Stromversorgungsspannung Vpp auf etwa 21 V eingestellt. Die Spannungen sind jedoch nicht auf diese Werte beschränkt.
Neben der Verwendung für die erwähnte EPROM-Einschreibschaltungsanordnung kann die erfindungsgemäße
Spannungswandlerschaltung auf eine beliebige Schaltungsanordnung angewandt werden, um ein binäres
Eingangssignal in ein Binärsignal einer höheren
Spannung umzuwandeln. ,
Leer seite
Claims (6)
- Patentansprüche(j). Spannungswandlerschaltung mit einem Eingang zur Abnahme eines binären Eingangssignals, einer an den Eingang angeschlossenen TorSteuereinheit (gate means) zur Lieferung eines binären Ausgangssignals entsprechend dem binären Eingangssignal, einer Invertereinheit mit einer mit der Torsteuereinheit verbundenen Eingangsklemme zur Umwandlung des von der Torsteuereinheit über die Eingangsklemme gelieferten binären Ausgangssignals in ein Binärsignal höherer Spannung, wobei die Invert er einheit eine Ausgangsklemme zur Lieferung des umgesetzten Binärsignals höherer Spannung aufweist, einer mit der Eingangsklemme, der Ausgangsklemme der Invertereinheit und einer Klemme, an welcher eine den hohen Pegel des binären Eingangssignals überseigende hohe Spannung anliegt, verbundenen Rückkopplungseinheit, um einen Spannungspegel eines Eingangssignals an der Eingangsklemme der Invertereinheit auf die hohe Spannung zu setzen, wenn ein Spannungspegel des Binärsignals höherer Spannung einen vorgegebenen Spannungspegel erreicht, und einer zwischen die Torsteuer- und die Invertereinheit eingeschalteten Trenneinheit zur elektrischen Trennung der Torsteuereinheit von der hohen Spannung,dadurch gekennzeichnet, daß die Invertereinheit (14, 15) eine erste und eine zweite Eingangsklemme aufweist, von denen die erste mit der Trenneinheit (12) und die zweite mit der Torsteuereinheit (11) verbunden ist, und daßdie Rückkopplungseinheit den Spannungspegel des Eingangssignals an der ersten Eingangsklemme der Invertereinheit (14, 15) auf die hohe Spannung setzt oder führt, wenn der Spannungspegel· des Binärsignals höherer Spannung den vorgegebenen Spannungspegel erreicht.
- 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die TorSteuereinheit ein Inverter ist.
- 3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Invertereinheit einen p-Kanal-MOS-Transistor, dessen Sourceelektrode mit einer Klemme, an der die hohe Spannung anliegt, dessen Drainelektrode mit der Ausgangsklemme und dessen Gatelektrode mit der ersten Eingangsklemme verbunden sind, und einen n-Kanal-MOS-Transistor umfaßt, dessen Drainelektrode mit der Ausgangsklemme, dessen Sourceelektrode mit einer Klemme, an der eine Massepegelspannung anliegt, unddessen Gateelektrode mit der zweiten Eingangsklemme verbunden sind.
- 4. Schaltung nach Anspruch 1, dadurch gekennzeichent, daß die Rückkopplungseinheit einen p-Kanal-MOS-Transistor aufweist, dessen Sourceelektrode mit einer die hohe Spannung führenden Klemme, dessen Drainelektrode mit der ersten Eingangsklemme der Invertereinheit und dessen Gateelektrode mit der Ausgangsklemme derInvertereinheit verbunden sind. .BAD
- 5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Trenneinheit einen n-Kanal-MOS-Transistor aufweist, dessen Sourceelektrode mit der Torsteuer- ^ einheit und dessen Drainelektrode mit der ersten Eingangsklemme der Invertereinheit verbunden sind und dessen Gateelektrode eine konstante Spannung abnimmt.
- 6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Trenneinheit einen n-Kanal-MOS-Transistor aufweist, dessen Drainelektrode mit der TorSteuereinheit und dessen Sourceelektrode mit der ersten Eingangsklemme der Invertereinheit verbunden sind und dessen Gateelektrode eine konstante Spannung abnimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57198596A JPS5990292A (ja) | 1982-11-12 | 1982-11-12 | 電圧変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3340567A1 true DE3340567A1 (de) | 1984-05-24 |
DE3340567C2 DE3340567C2 (de) | 1985-12-05 |
Family
ID=16393816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3340567A Expired DE3340567C2 (de) | 1982-11-12 | 1983-11-09 | Spannungswandlerschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4574273A (de) |
JP (1) | JPS5990292A (de) |
DE (1) | DE3340567C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0194134A2 (de) * | 1985-03-06 | 1986-09-10 | Fujitsu Limited | Integrierte Halbleiterschaltung |
EP0209805A2 (de) * | 1985-07-22 | 1987-01-28 | Hitachi, Ltd. | Halbleitereinrichtung mit bipolarem Transistor und Isolierschicht-Feldeffekttransistor |
EP0305676A2 (de) * | 1987-08-31 | 1989-03-08 | International Business Machines Corporation | CMOS-Ausgangstreiberschaltung |
EP0323643A2 (de) * | 1988-01-07 | 1989-07-12 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltung mit einem Eingangsspannungsbegrenzer |
EP0439149B1 (de) * | 1990-01-23 | 1996-03-27 | Nec Corporation | Digitaler Halbleiterschaltkreis |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746514B2 (ja) * | 1984-08-17 | 1995-05-17 | 日本電気株式会社 | デコーダ回路 |
US4672243A (en) * | 1985-05-28 | 1987-06-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | Zero standby current TTL to CMOS input buffer |
US5197033A (en) | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
JPH0795397B2 (ja) * | 1985-09-13 | 1995-10-11 | 日本電気株式会社 | ドライバ回路 |
US4707623A (en) * | 1986-07-29 | 1987-11-17 | Rca Corporation | CMOS input level shifting buffer circuit |
US4808854A (en) * | 1987-03-05 | 1989-02-28 | Ltv Aerospace & Defense Co. | Trinary inverter |
JPS63257323A (ja) * | 1987-04-14 | 1988-10-25 | Nec Corp | レベルシフト回路 |
US4820941A (en) * | 1988-02-01 | 1989-04-11 | Texas Instruments Incorporated | Decoder driver circuit for programming high-capacitance lines |
JP2585348B2 (ja) * | 1988-02-22 | 1997-02-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US4829203A (en) * | 1988-04-20 | 1989-05-09 | Texas Instruments Incorporated | Integrated programmable bit circuit with minimal power requirement |
US5036226A (en) * | 1989-10-23 | 1991-07-30 | Ncr Corporation | Signal converting circuit |
US5045722A (en) * | 1989-11-14 | 1991-09-03 | Advanced Micro Devices, Inc. | Output buffer preconditioning circuit |
JPH04123388A (ja) * | 1990-09-13 | 1992-04-23 | Nec Corp | 半導体メモリ装置 |
US5151619A (en) * | 1990-10-11 | 1992-09-29 | International Business Machines Corporation | Cmos off chip driver circuit |
JP3079515B2 (ja) * | 1991-01-29 | 2000-08-21 | 株式会社東芝 | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 |
JPH04341009A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体集積回路装置 |
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
US5298807A (en) * | 1991-12-23 | 1994-03-29 | Intel Corporation | Buffer circuitry for transferring signals from TTL circuitry to dual range CMOS circuitry |
US5668485A (en) * | 1992-05-21 | 1997-09-16 | Texas Instruments Incorporated | Row decoder with level translator |
US5675824A (en) * | 1992-09-30 | 1997-10-07 | Intel Corporation | Programmable logic having selectable output voltages |
JP2978346B2 (ja) * | 1992-11-30 | 1999-11-15 | 三菱電機株式会社 | 半導体集積回路装置の入力回路 |
GB2283345B (en) * | 1993-05-11 | 1997-11-12 | Nippon Kokan Kk | Non-volatile memory device and method for adjusting the threshold value thereof |
US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
US5397941A (en) * | 1993-08-20 | 1995-03-14 | National Semiconductor Corporation | Interface circuits between powered down devices and a bus |
US5483179A (en) * | 1994-04-20 | 1996-01-09 | International Business Machines Corporation | Data output drivers with pull-up devices |
US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
JP3330746B2 (ja) * | 1994-09-09 | 2002-09-30 | 新日本製鐵株式会社 | ブートストラップ回路 |
US5808338A (en) * | 1994-11-11 | 1998-09-15 | Nkk Corporation | Nonvolatile semiconductor memory |
US5644265A (en) * | 1995-05-01 | 1997-07-01 | International Business Machines Corporation | Off-chip driver for mixed voltage applications |
JPH08329691A (ja) * | 1995-05-30 | 1996-12-13 | Nkk Corp | 不揮発性半導体記憶装置 |
JPH0945090A (ja) * | 1995-07-31 | 1997-02-14 | Nkk Corp | 不揮発性半導体記憶装置 |
JPH0945094A (ja) * | 1995-07-31 | 1997-02-14 | Nkk Corp | 不揮発性半導体記憶装置 |
JP3152867B2 (ja) * | 1995-08-25 | 2001-04-03 | 株式会社東芝 | レベルシフト半導体装置 |
ATE194896T1 (de) * | 1996-01-16 | 2000-08-15 | Ericsson Telefon Ab L M | Ausgangspufferschaltkreis |
US5828262A (en) * | 1996-09-30 | 1998-10-27 | Cypress Semiconductor Corp. | Ultra low power pumped n-channel output buffer with self-bootstrap |
KR100218506B1 (ko) * | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
US6031393A (en) * | 1997-12-31 | 2000-02-29 | Intel Corporation | Pass gate input buffer for a mixed voltage environment |
US6225819B1 (en) | 1998-03-17 | 2001-05-01 | Cypress Semiconductor Corp. | Transmission line impedance matching output buffer |
US6329841B1 (en) | 2000-03-02 | 2001-12-11 | Advanced Micro Devices, Inc. | Level-shifter for extremely low power supply |
US6853233B1 (en) | 2000-09-13 | 2005-02-08 | Infineon Technologies Ag | Level-shifting circuitry having “high” output impedance during disable mode |
US6459300B1 (en) * | 2000-09-28 | 2002-10-01 | Infineon Technologies Ag | Level-shifting circuitry having “high” output during disable mode |
DE10051988A1 (de) * | 2000-10-20 | 2002-05-08 | Infineon Technologies Ag | Zustandspegel-Wandlerschaltung zur Ansteuerung von Wortleitungen |
US6384621B1 (en) | 2001-02-22 | 2002-05-07 | Cypress Semiconductor Corp. | Programmable transmission line impedance matching circuit |
US6768367B1 (en) * | 2003-01-28 | 2004-07-27 | Promos Technologies, Inc. | Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels |
DE10320795A1 (de) * | 2003-04-30 | 2004-12-09 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
US7212060B1 (en) | 2005-08-23 | 2007-05-01 | Xilinx, Inc. | Ground bounce protection circuit for a test mode pin |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US9331679B1 (en) | 2015-05-17 | 2016-05-03 | Freescale Semiconductor, Inc. | High-speed flying-cap level shifter |
CN107181482B (zh) * | 2016-03-09 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 输入输出接收电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216390A (en) * | 1978-10-04 | 1980-08-05 | Rca Corporation | Level shift circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3675144A (en) * | 1969-09-04 | 1972-07-04 | Rca Corp | Transmission gate and biasing circuits |
US3728556A (en) * | 1971-11-24 | 1973-04-17 | United Aircraft Corp | Regenerative fet converter circuitry |
JPS5891680A (ja) * | 1981-11-26 | 1983-05-31 | Fujitsu Ltd | 半導体装置 |
US4490633A (en) * | 1981-12-28 | 1984-12-25 | Motorola, Inc. | TTL to CMOS input buffer |
-
1982
- 1982-11-12 JP JP57198596A patent/JPS5990292A/ja active Pending
-
1983
- 1983-11-04 US US06/548,783 patent/US4574273A/en not_active Expired - Lifetime
- 1983-11-09 DE DE3340567A patent/DE3340567C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216390A (en) * | 1978-10-04 | 1980-08-05 | Rca Corporation | Level shift circuit |
Non-Patent Citations (1)
Title |
---|
ISSCC Digest of Technical Papers, Febr.1982,S.183 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0194134A2 (de) * | 1985-03-06 | 1986-09-10 | Fujitsu Limited | Integrierte Halbleiterschaltung |
EP0194134A3 (en) * | 1985-03-06 | 1988-07-27 | Fujitsu Limited | Semiconductor integrated circuit device |
EP0209805A2 (de) * | 1985-07-22 | 1987-01-28 | Hitachi, Ltd. | Halbleitereinrichtung mit bipolarem Transistor und Isolierschicht-Feldeffekttransistor |
EP0209805A3 (en) * | 1985-07-22 | 1988-01-27 | Hitachi, Ltd. | Semiconductor device having bipolar transistor and insulated gate field effect transistor |
US4837462A (en) * | 1985-07-22 | 1989-06-06 | Hitachi, Ltd. | Semiconductor decoder circuit having switching means for preventing counterflow |
EP0433271A2 (de) * | 1985-07-22 | 1991-06-19 | Hitachi, Ltd. | Halbleitereinrichtung |
EP0433271A3 (en) * | 1985-07-22 | 1991-11-06 | Hitachi, Ltd. | Semiconductor device |
EP0305676A2 (de) * | 1987-08-31 | 1989-03-08 | International Business Machines Corporation | CMOS-Ausgangstreiberschaltung |
EP0305676A3 (en) * | 1987-08-31 | 1989-06-28 | International Business Machines Corporation | Cmos off-chip driver circuit |
EP0323643A2 (de) * | 1988-01-07 | 1989-07-12 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltung mit einem Eingangsspannungsbegrenzer |
EP0323643A3 (en) * | 1988-01-07 | 1990-05-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage |
EP0439149B1 (de) * | 1990-01-23 | 1996-03-27 | Nec Corporation | Digitaler Halbleiterschaltkreis |
Also Published As
Publication number | Publication date |
---|---|
US4574273A (en) | 1986-03-04 |
DE3340567C2 (de) | 1985-12-05 |
JPS5990292A (ja) | 1984-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3340567A1 (de) | Spannungswandlerschaltung | |
DE3688088T2 (de) | Integrierte halbleiterschaltung. | |
DE3710865C2 (de) | ||
DE3228013C2 (de) | Bidirektionale Sammelleitung zum Datentransfer | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE3689466T2 (de) | Quellenfolger-CMOS-Eingangspuffer. | |
DE3104432C2 (de) | MOS-Transistorschaltung mit Abschaltfunktion | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE3342336A1 (de) | Schnittstellenschaltung | |
DE3627681A1 (de) | Ausgangsschaltung | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE69118214T2 (de) | Digitaler Halbleiterschaltkreis | |
DE69320505T2 (de) | Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit | |
DE2510604A1 (de) | Integrierte digitalschaltung | |
DE68925856T2 (de) | Logische Bicmos-Schaltung | |
DE69400020T2 (de) | Automatische Triggerschaltung. | |
DE69426720T2 (de) | Halbleiterschaltungsanordnung mit einer Kombination von CMOS- und bipolaren Schaltungen | |
EP0583688A1 (de) | Digitaler Stromschalter | |
DE10136798B4 (de) | Eingangsschnittstellenschaltung für eine integrierte Halbleiterschaltungsvorrichtung | |
DE2609714A1 (de) | Speicherzellenanordnung | |
DE19823687A1 (de) | Fuselatch-Schaltung | |
DE69515383T2 (de) | Abtast- und Halteschaltung | |
EP0735493A1 (de) | Bus-Treiberschaltung | |
DE10120086A1 (de) | Pufferschaltung mit geringem Rauschen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8320 | Willingness to grant licences declared (paragraph 23) |