JP3330746B2 - ブートストラップ回路 - Google Patents
ブートストラップ回路Info
- Publication number
- JP3330746B2 JP3330746B2 JP24210094A JP24210094A JP3330746B2 JP 3330746 B2 JP3330746 B2 JP 3330746B2 JP 24210094 A JP24210094 A JP 24210094A JP 24210094 A JP24210094 A JP 24210094A JP 3330746 B2 JP3330746 B2 JP 3330746B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- transistor
- potential
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Description
関し、例えば、DRAMやフラッシュメモリ等の半導体
メモリの昇圧回路に用いられる低電圧駆動用のブートス
トラップ回路に適用して特に好適なものである。
メモリの昇圧回路としてチャージポンプ回路が用いられ
ているが、この昇圧回路に要求されることは、所定時間
内に所望の安定した高電位が得られることである。そこ
で、高速に昇圧するために、チャージポンプ回路に電源
電圧(VDD)よりも大きな入力クロックを与えることが
行われており、この目的のためにブートストラップ回路
が用いられる。
ように構成されているが、この従来のブートストラップ
回路の動作を図4を参照しながら説明する。図4は、図
3に示す回路の入力端子IN、ノードN121 、ノードN
122 及びノードN123 (出力端子OUT)における電位
の時間変化を夫々示す動作波形図である。
INの電位が接地電位VSS→電源電圧VDDに立ち上がる
と、ゲートに電源電圧VDDが印加されていてオン状態に
あるNチャネルエンハンスメント型MOSトランジスタ
M121 を介してノードN123の電位が上昇を始める。一
方、インバータIV121 を介して入力端子INに接続さ
れているノードN122 の電位は、キャパシタンスC122
の作用により、VDD→VSSにゆっくりと下降を始める。
しかし、この時点では、ノードN122 にゲートが接続さ
れたNチャネルエンハンスメント型MOSトランジスタ
M123 がオン状態であるため、ノードN121 の電位は接
地電位VSSのままである。
て、トランジスタM123 のしきい値電圧よりも低くなる
と、トランジスタM123 がオン→オフとなり、一方、ノ
ードN123 の電位が上昇を続けて、このノードN123 に
ゲートが接続されたNチャネルエンハンスメント型MO
SトランジスタM122 のしきい値電圧を越えると、トラ
ンジスタM122 がオフ→オンとなって、ノードN121 の
電位はVSS→VDDに上昇を始める(時刻t3 )。
ャパシタンスC121 の作用により、ノードN123 の電位
は、ノードN121 の電位の上昇分更に上昇しようとす
る。そして、このキャパシタンスC121 を介した帰還動
作により、ノードN123 (即ち出力端子OUT)の電位
は電源電圧VDD以上に上昇する(時刻t4 )。なお、ノ
ードN123 の電位が電源電圧VDDになる時点では、トラ
ンジスタM121 のゲートとソース/ドレインとの間の電
位差が小さくなっていて、このトランジスタM121 がオ
フ状態となっており、従って、ノードN123 の電位が電
源電圧VDDを越えて高くなっても、ノードN123 →入力
端子INに電流が流れることはない。
INの電位がVDD→VSSに下がり始めると、インバータ
IV121 を介して接続されたノードN122 の電位が上昇
を始め、このノードN122 の電位がトランジスタM123
のしきい値電圧を越えた時点(時刻t6 )で、トランジ
スタM123 がオフ→オンし、ノードN121 の電位が下降
を始める。従って、ノードN123 の電位も下降を始め、
ノードN123 の電位がトランジスタM122 のしきい値電
圧よりも低くなった時点で、トランジスタM122 がオン
→オフし、ノードN121 と電源端子との接続が断たれ
る。一方、入力端子INの電位が下がり、また、ノード
N123 の電位も下がると、ゲートに電源電圧VDDが与え
られているトランジスタM121 がオフ→オンし、ノード
N123 →入力端子INに電流が流れて、ノードN123 の
電位が接地電位VSSになる(時刻t8 )。更に、時刻t
9 で、ノードN121 及びノードN122 も夫々接地電位V
SSになる。
電圧VDDよりも大きなパルス信号が得られ、これをチャ
ージポンプ回路のクロック入力とすることができる。
ートストラップ回路では、図4に示すように、電源電圧
VDDよりも大きなパルス出力が得られるが、この出力の
昇圧はまだ充分ではなかった。と言うのは、図3の回路
のノードN121 の電位が電源電圧VDDまで上昇すると、
理想的には、出力は2VDDまで上昇するはずである。と
ころが、実際には、スイッチングトランジスタであるト
ランジスタM121 のしきい値電圧Vthのために、2VDD
−Vthまでしか昇圧できなかった。
トランジスタM122 がNチャネルトランジスタであった
ために、このトランジスタM122 が比較的オンし難く、
このために、出力パルスの立ち上がりの直線性が悪いと
いう問題もあった。特に、1V程度の低電圧電源で駆動
する場合には、トランジスタM122 がオンしないという
欠点もあった。
出力パルスの立ち下がり部分において、ノードN123 の
電圧降下を、トランジスタM121 を介して入力端子IN
に電流を流すことで行っているため、ノードN123 の電
圧降下が比較的遅く、このために、出力パルスの立ち下
がり時間が長いという問題もあった。
能力が高く、低電圧電源でも確実に動作するとともに、
出力パルスの立ち下がり時間を短くすることが可能なブ
ートストラップ回路を提供することである。
ために、本発明のブートストラップ回路は、ドレインが
入力端子に、ソースが出力端子に夫々接続されたエンハ
ンスメント型の第1のNチャネルMOSトランジスタ
と、ゲートが第1の反転回路を介して前記第1のNチャ
ネルMOSトランジスタのソースに接続され、ドレイン
が電源端子に接続されたエンハンスメント型の第1のP
チャネルMOSトランジスタと、一端が前記第1のPチ
ャネルMOSトランジスタのソースに接続され、他端が
前記第1のNチャネルMOSトランジスタのソースに接
続された第1のキャパシタンスと、ドレインが前記第1
のPチャネルMOSトランジスタのソースに接続され、
ソースが接地端子に接続され、ゲートが第2の反転回路
を介して前記入力端子に接続されたエンハンスメント型
の第1のNチャネルMOSトランジスタと、一端が前記
第2の反転回路の入力端に接続され、他端が接地端子に
接続された第2のキャパシタンスと、前記入力端子に与
えられた入力信号が立ち上がった直後から所定時間の
間、前記第1のNチャネルMOSトランジスタのゲート
電位を電源電位以上に上昇させるとともに、それ以外の
時間は前記第1のNチャネルMOSトランジスタのゲー
ト電位を実質的に電源電位に保持するゲート電位制御手
段とを有する。
手段が、一端が前記入力端子に接続され、他端が前記第
1のNチャネルMOSトランジスタのゲートに接続され
た第3のキャパシタンスと、ゲートが前記入力端子に接
続され、ドレインが電源端子に接続され、ソースが前記
第1のNチャネルMOSトランジスタのゲートに接続さ
れたエンハンスメント型の第2のPチャネルMOSトラ
ンジスタと、ドレインが電源端子に接続され、ソースが
前記第1のNチャネルMOSトランジスタのゲートに接
続されたエンハンスメント型の第3のPチャネルMOS
トランジスタと、前記入力端子と前記第3のPチャネル
MOSトランジスタのゲートとの間に接続されて、前記
第1のNチャネルMOSトランジスタのゲート電位を上
昇させる前記所定時間を決定する遅延回路とを有する。
のNチャネルMOSトランジスタのソースに接続され、
ソースが接地端子に接続され、ゲートが第3の反転回路
を介して前記入力端子に接続されたエンハンスメント型
の第2のNチャネルMOSトランジスタを更に有する。
の出力端が第4の反転回路を介して前記第2の反転回路
の入力端に接続されており、前記第2の反転回路の出力
端が前記第3のPチャネルMOSトランジスタのゲート
に接続されている。
に含まれる第4のPチャネルMOSトランジスタと前記
第2のキャパシタンスとで、前記第1のNチャネルMO
Sトランジスタのゲート電位を上昇させる前記所定時間
を制御するように構成する。
イッチングトランジスタである第1のNチャネルMOS
トランジスタのゲート電位を、入力信号が立ち上がった
直後から所定時間の間、電源電位以上に上昇させること
により、このトランジスタのしきい値電圧の影響を排除
し、これにより、電源電圧のほぼ2倍の出力電圧を得る
ことができる。
タをエンハンスメント型の第1のPチャネルMOSトラ
ンジスタで構成することにより、このトランジスタがオ
ンし易く、低電圧電源でも確実に動作する。
NチャネルMOSトランジスタを設けた場合には、出力
端子の電圧降下を短時間で行うことができ、従って、立
ち下がり時間の短い出力信号が得られる。
参照して説明する。
ラップ回路の構成を示す。
エンハンスメント型MOSトランジスタM11のドレイ
ン、Pチャネルエンハンスメント型MOSトランジスタ
M12のゲート、キャパシタンスC12の一端及びインバー
タIV11の入力端に夫々接続されている。トランジスタ
M11のソースはノードN16に接続され、このノードN16
には出力端子OUT、インバータIV14の入力端、キャ
パシタンスC13の一端及びNチャネルエンハンスメント
型MOSトランジスタM16のドレインが夫々接続されて
いる。トランジスタM12のドレインは電源端子VDDに接
続され、ソースはノードN17を介してトランジスタM11
のゲートに接続されている。ノードN17にはキャパシタ
ンスC12の他端及びPチャネルエンハンスメント型MO
SトランジスタM13のソースも夫々接続されている。更
に、トランジスタM12、M13の基板端子もノードN17に
夫々接続されている。トランジスタM13のドレインは電
源端子VDDに接続されている。
介してPチャネルエンハンスメント型MOSトランジス
タM14のゲートに接続されている。トランジスタM14の
ドレイン及び基板端子は電源端子VDDに夫々接続され、
ソースはノードN14に接続されている。ノードN14には
キャパシタンスC13の他端及びNチャネルエンハンスメ
ント型MOSトランジスタM15のドレインが夫々接続さ
れている。トランジスタM15のソースは接地端子VSSに
接続されている。
介してインバータIV12の入力端に接続されている。ノ
ードN11にはトランジスタM16のゲートも接続されてい
る。トランジスタM16のソースは接地端子VSSに接続さ
れている。インバータIV12の出力端はノードN12を介
してインバータIV13の入力端に接続されている。ノー
ドN12にはキャパシタンスC11の一端が接続され、キャ
パシタンスC11の他端は接地端子VSSに接続されてい
る。インバータIV13の出力端はノードN13を介してト
ランジスタM13のゲート及びトランジスタM15のゲート
に夫々接続されている。
ブートストラップ回路の動作を図2を参照しながら説明
する。図2は、図1に示す回路の入力端子IN、出力端
子OUT(ノードN16)、ノードN17、ノードN14、ノ
ードN11及びノードN13における電位の時間変化を夫々
示す動作波形図である。なお、図2では、図4と違っ
て、入力信号が低レベルの部分を中心に示している。ま
た、電源電圧VDD=1Vである。
SS)にある時には、PチャネルトランジスタM12がオン
状態であり、従って、NチャネルトランジスタM11のゲ
ートに電源電圧VDDが印加されていて、このトランジス
タM11はオン状態である。また、ノードN11の電位が高
レベル(=電源電圧VDD)であるので、Nチャネルトラ
ンジスタM16はオン状態である。従って、ノードN16の
電位は低レベル(=VSS)である。更に、ノードN15の
電位が高レベル(=VDD)であるので、Pチャネルトラ
ンジスタM14がオフ状態であり、ノードN14と電源端子
VDDとの間の接続は断たれている。そして、ノードN13
の電位が高レベル(=VDD)であるので、Pチャネルト
ランジスタM13はオフ状態、NチャネルトランジスタM
15はオン状態であり、ノードN14の電位は低レベル(=
VSS)である。
INの電位がVSS→VDDに立ち上がると、インバータI
V11を介してノードN11の電位がVDD→VSSに下がり始
めて(時刻t6 )、NチャネルトランジスタM16がオン
→オフし、トランジスタM11を介してノードN16の電位
が上昇を始める。一方、入力端子INの電位がVSS→V
DDに立ち上がると、PチャネルトランジスタM12がオン
→オフするとともに、キャパシタンスC12に蓄積されて
いた電荷の作用で、ノードN17の電位が上昇を始める
(時刻t6 )。
てからしばらくしてノードN17の電位がピークに達する
(時刻t8 )。このノードN17即ちNチャネルトランジ
スタM11のゲート電位の上昇により、ノードN16の電位
はVDD近くまで上昇する。即ち、従来のようにトランジ
スタM11のゲート電位をVDDに固定していると、この時
点で、ノードN16の電位はVDD−Vth(Vthはトランジ
スタM11のしきい値電圧)までしか上昇しない。ところ
が、本実施例では、トランジスタM11のゲート電位をV
DD以上に昇圧しているので、ノードN16の電位がVDD近
くまで上昇するのである。この時、トランジスタM11の
ゲート電位をVDD+Vth以上に昇圧すれば、ノードN16
の電位はVDDにまで達する。
N13の電位がVDD→VSSに下がり始める。このノードN
13の電位が下がり始める時刻t9 と入力端子INの電位
が上昇を始めた時刻t5 との差、即ち、遅延時間は、イ
ンバータIV11、IV12、IV13とキャパシタンスC11
の作用によるものであるが、本実施例では、主としてイ
ンバータIV12の中に使われているPチャネルトランジ
スタ(図示せず)の抵抗Rc とキャパシタンスC11の容
量Cs とでこの遅延時間を制御している。
ャネルトランジスタM13がオフ→オンし、ノードN17の
電位が→VDDに下がり始める(時刻t9 〜t11)。な
お、実際には、リーク電流によりノードN17の電位は若
干下がり始めている。そして、Nチャネルトランジスタ
M11のゲート電位が下がることにより、このトランジス
タM11がオン→オフし、ノードN16と入力端子INとの
間の接続が断たれる。
とにより、NチャネルトランジスタM15がオン→オフ
し、ノードN14と接地端子VSSとの間の接続が断たれ
る。この時、インバータIV14を介してノードN16と接
続されているノードN15の電位は、ノードN16の電位が
がほぼVDDにまで上昇しているので、ほぼVSSまで下降
しており、従って、PチャネルトランジスタM14はオン
状態であり、ノードN14は電源端子VDDに接続されてい
る。この結果、ノードN14の電位はVSS→VDDに上昇を
始める。そして、キャパシタンスC13を介した帰還動作
により、ノードN16、即ち、出力端子OUTの電位はV
DD以上に昇圧される。本実施例では、帰還動作開始時、
ノードN16の電位がほぼVDDに達しており、トランジス
タM11がオフしているので、出力端子OUTの電位はほ
ぼ2VDDまで昇圧される(時刻t12)。
ランジスタをPチャネルトランジスタM14で構成してい
るので、例えば1V程度の低電圧電源で駆動する場合で
も、このPチャネルトランジスタM14が確実に動作す
る。
INの電位がVDD→VSSに下がり始めると、ノードN11
の電位がVSS→VDDに上昇を始め、Nチャネルトランジ
スタM16がオフ→オンするので、ノードN16が接地端子
VSSに接続され、出力端子OUTの電位は急激に低下す
る(時刻t1 〜t4 )。また、ゲートに電源電圧VDDが
印加されているNチャネルトランジスタM11も、入力端
子IN及びノードN16の電位が下がることによりオフ→
オンし、ノードN16が入力端子INに接続される。
上昇を始めることにより(時刻t3)、Nチャネルトラ
ンジスタM15がオフ→オンして、ノードN14が接地端子
VSSに接続され、このノードN14の電位がVDD→VSSに
下降する(時刻t3 〜t4 )。また、ノードN15の電位
が上昇することにより、PチャネルトランジスタM14が
オン→オフし、ノードN14と電源端子VDDとの間の接続
が断たれる。
よりPチャネルトランジスタM12がオフ→オンし、一
方、ノードN13の電位が上昇することによりPチャネ
ルトランジスタM13がオン→オフする。
ほぼ2VDDに昇圧された出力パルスを得ることができ
る。
は、立ち下がりの部分が立ち上がりの部分よりも急峻な
ために、トランジスタM16の作用によってノードN
16(出力端子OUT)の電位を従来よりも急速に降下さ
せることができるという効果が明瞭ではないが、ノード
N16の電圧降下は、トランジスタM16が存在しない場合
よりも急激に起こっている。
が、上述の実施例は本発明を限定するものではない。例
えば、上述の実施例では、NチャネルトランジスタM11
のゲート電位を制御するための遅延回路を主としてイン
バータIV12(中のPチャネルトランジスタ)とキャパ
シタンスC11とで構成したが、遅延回路としてトランジ
スタのゲート回路を用いてもよい。
の出力を電源電圧のほぼ2倍まで昇圧することができ
る。従って、低電圧電源でも比較的大きな出力が得られ
るとともに、その出力をチャージポンプ回路の入力クロ
ックとして用いることにより、チャージポンプ回路の昇
圧速度を向上させることができる。
電圧電源でも確実に動作する。
は、立ち下がり時間の短い出力信号を得ることができる
ので、ブートストラップ回路自体の動作速度を向上させ
ることが可能である。
の回路図である。
Sトランジスタ M12〜M14 Pチャネルエンハンスメント型MOSトラ
ンジスタ C11〜C13 キャパシタンス IV11〜IV14 インバータ N11〜N17 ノード
Claims (5)
- 【請求項1】 ドレインが入力端子に、ソースが出力端
子に夫々接続されたエンハンスメント型の第1のNチャ
ネルMOSトランジスタと、 ゲートが第1の反転回路を介して前記第1のNチャネル
MOSトランジスタのソースに接続され、ドレインが電
源端子に接続されたエンハンスメント型の第1のPチャ
ネルMOSトランジスタと、 一端が前記第1のPチャネルMOSトランジスタのソー
スに接続され、他端が前記第1のNチャネルMOSトラ
ンジスタのソースに接続された第1のキャパシタンス
と、 ドレインが前記第1のPチャネルMOSトランジスタの
ソースに接続され、ソースが接地端子に接続され、ゲー
トが第2の反転回路を介して前記入力端子に接続された
エンハンスメント型の第1のNチャネルMOSトランジ
スタと、 一端が前記第2の反転回路の入力端に接続され、他端が
接地端子に接続された第2のキャパシタンスと、 前記入力端子に与えられた入力信号が立ち上がった直後
から所定時間の間、前記第1のNチャネルMOSトラン
ジスタのゲート電位を電源電位以上に上昇させるととも
に、それ以外の時間は前記第1のNチャネルMOSトラ
ンジスタのゲート電位を実質的に電源電位に保持するゲ
ート電位制御手段とを有することを特徴とするブートス
トラップ回路。 - 【請求項2】 前記ゲート電位制御手段が、一端が前記
入力端子に接続され、他端が前記第1のNチャネルMO
Sトランジスタのゲートに接続された第3のキャパシタ
ンスと、ゲートが前記入力端子に接続され、ドレインが
電源端子に接続され、ソースが前記第1のNチャネルM
OSトランジスタのゲートに接続されたエンハンスメン
ト型の第2のPチャネルMOSトランジスタと、ドレイ
ンが電源端子に接続され、ソースが前記第1のNチャネ
ルMOSトランジスタのゲートに接続されたエンハンス
メント型の第3のPチャネルMOSトランジスタと、前
記入力端子と前記第3のPチャネルMOSトランジスタ
のゲートとの間に接続されて、前記第1のNチャネルM
OSトランジスタのゲート電位を上昇させる前記所定時
間を決定する遅延回路とを有することを特徴とする請求
項1に記載のブートストラップ回路。 - 【請求項3】 ドレインが前記第1のNチャネルMOS
トランジスタのソースに接続され、ソースが接地端子に
接続され、ゲートが第3の反転回路を介して前記入力端
子に接続されたエンハンスメント型の第2のNチャネル
MOSトランジスタを更に有することを特徴とする請求
項2に記載のブートストラップ回路。 - 【請求項4】 前記第3の反転回路の出力端が第4の反
転回路を介して前記第2の反転回路の入力端に接続され
ており、前記第2の反転回路の出力端が前記第3のPチ
ャネルMOSトランジスタのゲートに接続されているこ
とを特徴とする請求項3に記載のブートストラップ回
路。 - 【請求項5】 前記第4の反転回路に含まれる第4のP
チャネルMOSトランジスタと前記第2のキャパシタン
スとで、前記第1のNチャネルMOSトランジスタのゲ
ート電位を上昇させる前記所定時間を制御するように構
成したことを特徴とする請求項4に記載のブートストラ
ップ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24210094A JP3330746B2 (ja) | 1994-09-09 | 1994-09-09 | ブートストラップ回路 |
KR1019950029223A KR100202466B1 (ko) | 1994-09-09 | 1995-09-06 | 부트스트랩회로 |
US08/525,344 US5514994A (en) | 1994-09-09 | 1995-09-07 | Bootstrap circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24210094A JP3330746B2 (ja) | 1994-09-09 | 1994-09-09 | ブートストラップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0883486A JPH0883486A (ja) | 1996-03-26 |
JP3330746B2 true JP3330746B2 (ja) | 2002-09-30 |
Family
ID=17084309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24210094A Expired - Lifetime JP3330746B2 (ja) | 1994-09-09 | 1994-09-09 | ブートストラップ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5514994A (ja) |
JP (1) | JP3330746B2 (ja) |
KR (1) | KR100202466B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8044906B2 (en) | 2002-12-25 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69529331T2 (de) * | 1995-01-31 | 2003-10-23 | St Microelectronics Srl | Treiberschaltung mit Ladungspumpe für einen Leistungstransistor |
US5723994A (en) * | 1996-06-10 | 1998-03-03 | Etron Technology, Inc. | Level boost restoration circuit |
US5894241A (en) * | 1996-09-30 | 1999-04-13 | Cypress Semiconductor Corp. | Bootstrap augmentation circuit and method |
JPH10284729A (ja) * | 1997-02-07 | 1998-10-23 | Sony Corp | 絶縁ゲートトランジスタ素子及びその駆動方法 |
US6025751A (en) * | 1997-10-08 | 2000-02-15 | Silicon Magic Corporation | Self-bootstrapping word-line driver circuit and method |
US5898333A (en) * | 1997-10-20 | 1999-04-27 | National Science Council | 1.5 bootstrapped pass-transistor-based Manchester-carry-chain circuit suitable for low-voltage CMOS VLSI |
US6072355A (en) * | 1998-01-22 | 2000-06-06 | Burr-Brown Corporation | Bootstrapped CMOS sample and hold circuitry and method |
US6225819B1 (en) | 1998-03-17 | 2001-05-01 | Cypress Semiconductor Corp. | Transmission line impedance matching output buffer |
KR100477814B1 (ko) * | 1998-06-29 | 2005-08-29 | 주식회사 하이닉스반도체 | 반도체메모리장치의 워드라인 부트스트랩회로 |
KR100314646B1 (ko) * | 1998-10-28 | 2001-12-12 | 박종섭 | 부트스트랩회로 |
US6215349B1 (en) * | 1999-01-05 | 2001-04-10 | International Business Machines Corp. | Capacitive coupled driver circuit |
US6188274B1 (en) | 1999-06-04 | 2001-02-13 | Sharp Laboratories Of America, Inc. | Bootstrap capacitor power supply for low voltage mobile communications power amplifier |
US6400189B2 (en) * | 1999-12-14 | 2002-06-04 | Intel Corporation | Buffer circuit |
US6384621B1 (en) | 2001-02-22 | 2002-05-07 | Cypress Semiconductor Corp. | Programmable transmission line impedance matching circuit |
JP4531343B2 (ja) * | 2003-03-26 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 駆動回路 |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
JP4533821B2 (ja) * | 2005-08-16 | 2010-09-01 | パナソニック株式会社 | Mos型固体撮像装置 |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US8154334B2 (en) * | 2009-07-21 | 2012-04-10 | Intersil America Inc. | System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage |
US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5980538B2 (ja) * | 2012-03-29 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8536928B1 (en) * | 2012-05-25 | 2013-09-17 | Fairchild Semiconductor Corporation | Constant VGS charge pump for load switch applications |
US8975923B2 (en) | 2012-08-20 | 2015-03-10 | Fairchild Semiconductor Corporation | Protective multiplexer |
CN106027015B (zh) | 2015-03-24 | 2020-02-28 | 快捷半导体(苏州)有限公司 | 增强型保护性多路复用器 |
US11626875B2 (en) * | 2018-04-20 | 2023-04-11 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
JP2022124684A (ja) * | 2021-02-16 | 2022-08-26 | 新電元工業株式会社 | 半導体装置 |
CN113517883B (zh) * | 2021-07-09 | 2023-05-26 | 广东工业大学 | 一种减小沟道电荷注入效应的自举开关 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4061933A (en) * | 1975-12-29 | 1977-12-06 | Mostek Corporation | Clock generator and delay stage |
US4508978A (en) * | 1982-09-16 | 1985-04-02 | Texas Instruments Incorporated | Reduction of gate oxide breakdown for booted nodes in MOS integrated circuits |
IT1210945B (it) * | 1982-10-22 | 1989-09-29 | Ates Componenti Elettron | Circuito di interfaccia per generatori di segnali di sincronismo a due fasi nonsovrapposte. |
JPS5990292A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | 電圧変換回路 |
US4529889A (en) * | 1982-11-15 | 1985-07-16 | At&T Bell Laboratories | Sense amplifier latch voltage waveform generator circuit |
JPS62239399A (ja) * | 1986-04-09 | 1987-10-20 | Nec Corp | 信号発生装置 |
US4902919A (en) * | 1988-09-26 | 1990-02-20 | Motorola, Inc. | Inverting latching bootstrap driver with Vdd *2 booting |
-
1994
- 1994-09-09 JP JP24210094A patent/JP3330746B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-06 KR KR1019950029223A patent/KR100202466B1/ko not_active IP Right Cessation
- 1995-09-07 US US08/525,344 patent/US5514994A/en not_active Expired - Lifetime
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10373581B2 (en) | 2002-12-25 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US8456402B2 (en) | 2002-12-25 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US8823620B2 (en) | 2002-12-25 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US11217200B2 (en) | 2002-12-25 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9190425B2 (en) | 2002-12-25 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9640135B2 (en) | 2002-12-25 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US8044906B2 (en) | 2002-12-25 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9881582B2 (en) | 2002-12-25 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10121448B2 (en) | 2002-12-25 | 2018-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10867576B2 (en) | 2002-12-25 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9646714B2 (en) | 2005-10-18 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US10311960B2 (en) | 2005-10-18 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US11011244B2 (en) | 2005-10-18 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US11699497B2 (en) | 2005-10-18 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR100202466B1 (ko) | 1999-06-15 |
KR960012000A (ko) | 1996-04-20 |
JPH0883486A (ja) | 1996-03-26 |
US5514994A (en) | 1996-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3330746B2 (ja) | ブートストラップ回路 | |
JP2011139403A (ja) | 電力供給制御回路 | |
KR0128512B1 (ko) | 승압회로 | |
JP3586612B2 (ja) | 遅延回路 | |
KR970012752A (ko) | 반도체 집적회로 | |
JP3227946B2 (ja) | レベル変換回路 | |
KR0183489B1 (ko) | 반도체 장치 | |
KR100586750B1 (ko) | 전위 부스트 회로 | |
KR101553441B1 (ko) | 워드라인 드라이버 및 그 관련 방법 | |
US6518804B2 (en) | Semiconductor integrated circuit device | |
US6191624B1 (en) | Voltage comparator | |
US5146109A (en) | Circuit for driving a floating circuit in response to a digital signal | |
JPH06296130A (ja) | データ出力回路 | |
JP3927312B2 (ja) | 入力増幅器 | |
JPH0430207B2 (ja) | ||
JPH0351334B2 (ja) | ||
JPH0681025B2 (ja) | ゲ−ト駆動回路 | |
JP2771158B2 (ja) | クロックジェネレータ | |
JP3381083B2 (ja) | 不揮発性メモリの論理レベル変換回路 | |
JP2578818B2 (ja) | 切換え回路 | |
JP3323539B2 (ja) | 半導体装置 | |
JP3083654B2 (ja) | 出力回路 | |
JPH0245278B2 (ja) | ||
KR100186345B1 (ko) | 레벨시프트 회로 | |
JP2509023B2 (ja) | デコ―ダ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |