EP0583688A1 - Digitaler Stromschalter - Google Patents

Digitaler Stromschalter Download PDF

Info

Publication number
EP0583688A1
EP0583688A1 EP93112507A EP93112507A EP0583688A1 EP 0583688 A1 EP0583688 A1 EP 0583688A1 EP 93112507 A EP93112507 A EP 93112507A EP 93112507 A EP93112507 A EP 93112507A EP 0583688 A1 EP0583688 A1 EP 0583688A1
Authority
EP
European Patent Office
Prior art keywords
connection
current
controllable
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP93112507A
Other languages
English (en)
French (fr)
Other versions
EP0583688B1 (de
Inventor
Hans-Heiner Dipl.-Ing. Schlachter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0583688A1 publication Critical patent/EP0583688A1/de
Application granted granted Critical
Publication of EP0583688B1 publication Critical patent/EP0583688B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Definitions

  • Such circuits are known, for example, from European laid-open specification EP 0 436 823. If bipolar transistors are used as switching transistors, this circuit technology is called CML (Current Mode Logic) technology if the output is directly connected to the load resistor, and ECL (Emitter Coupled Logic) technology if the output is via an emitter follower is connected to the load resistor.
  • CML Current Mode Logic
  • ECL emitter Coupled Logic
  • the output of the switching stage is generally through a capacitance charged. This essentially consists of the parasitic capacitances of the switching transistors, the input transistors of switching stages connected downstream and the connecting line. The capacity is reloaded during a switching operation.
  • the charging current flows either through the load resistor or emitter follower transistor or via the current source of the current switch or the current source of the emitter follower.
  • These circuits are usually manufactured as integrated circuits.
  • the absolute characteristics of the components have a relatively wide fluctuation range.
  • the transistor parameters such as current amplification and base-emitter voltage, are relatively strongly temperature-dependent.
  • the currents supplied or received at the output of the switching stage for reloading the parasitic capacitances are process and temperature dependent.
  • the circuits have so far been dimensioned to achieve the required speed requirements according to the most unfavorable conditions. This means that the value of the resistance is low to achieve a predetermined level swing on the load resistor, but the current impressed by the current source of the current switch or the emitter follower transistor is large. This has the disadvantage that the power loss is relatively high under normal operating conditions.
  • the invention has for its object to provide a digital power switch stage in which the power loss is continuously adjustable.
  • the switching stage of FIG. 1 contains three circuit sections 1, 2, 3. To explain the functional principle, reference is first made to circuit section 1. The remaining circuit sections contain advantageous developments of the invention.
  • the circuit section 1 contains a current switch with two emitter-coupled bipolar transistors 10, 11, the emitters of which are connected to a connection for a supply potential VEE via a controllable current source.
  • the controlled current source is designed as an N-MOS transistor 12, the gate connection of which is a connection for a control potential V3.
  • the collectors of the bipolar transistors 10, 11 are each connected via a controllable load resistor to a connection for a supply potential VCC.
  • Controllable resistors are each used a P-MOS transistor 13, 14, the gate connections serve as a connection 18 for a further control potential.
  • the collectors of the bipolar transistors 10, 11 each have an output signal connection 15, 16.
  • the output signal connections 15, 16 carry complementary signal levels.
  • the base of the bipolar transistor 10 is a connection 17 for an input signal, the base of the bipolar transistor 11 is controlled by a reference signal V1.
  • the transistor 10 If there is an H level at the input signal connection 17, the transistor 10 is conductive and the transistor 11 is blocked. The current impressed by the current source 12 flows through the P-MOS transistor 13, the P-MOS transistor 14 is de-energized. An L level is then present at output 15 and an H level at output 16. At an L level at input 17, bipolar transistor 10 is blocked, while bipolar transistor 11 is conductive. An L level is set at output 16 and an H level at output 15.
  • the N-MOS transistor 12 is connected with its source connection to the supply potential VEE which is negative with respect to the supply potential VCC. By setting the potential V3, the gate-source voltage of the N-MOS transistor 12 and thus its drain current is determined. The N-MOS transistor 12 thus operates as an adjustable current source.
  • the P-MOS transistors 13, 14 are each connected to the supply potential VCC with their source connection.
  • the resistance of the drain-source paths of the P-MOS transistors 13, 14 is determined by setting the potential present at the terminal 18.
  • the P-MOS transistors 13, 14 consequently act as adjustable resistors.
  • the L level at the outputs 15, 16 is caused by the voltage drop at the P-MOS transistors 13 and 14, which the current impressed by the N-MOS transistor 12, depending on the switching state of the power switch on the relevant P-MOS Transistor causes.
  • An H level is present when the transistor in question is de-energized.
  • the potential V3 and the potential at the terminal 18 are set so that the voltage drop across the current-carrying PMOS transistors 13, 14 with respect to the supply potential VCC at different settings is equal to the value that was set for an L level. This refers to the idle state of the switching stage. If, for example, the potential V3 is chosen to be low, the current impressed by the N-MOS transistor 12 is low.
  • the potential at the connection 18 must therefore be chosen to be correspondingly high, so that the resistance value of the drain-source paths of the P-MOS transistors 13, 14 is high and the L level at the outputs 15 and 16 remains the same.
  • the outputs 15, 16 are capacitively loaded by downstream switching stages.
  • the speed for loading and unloading these capacities is determined by the currents that can be supplied or received at the outputs 15, 16. These are determined by the resistance value of the drain-source paths of the P-MOS transistors 13, 14 or by the controlled current source formed by the N-MOS transistor 12.
  • the parameters of these components depend on the operating temperature.
  • the parameters of two switching stages, which are arranged on different integrated components, due to fluctuations in the manufacturing process sometimes differ considerably.
  • the current driver or current absorption capability of the outputs 15, 16 can, according to the invention, be set continuously for each switching stage via the potential V3 and the potential present at the connection 18. This has the advantage that the current impressed by the controlled current source can be chosen so low that the speed requirements are just met.
  • the power loss of a switching stage according to the invention can thus be chosen to be as low as possible, taking into account temperature-related and process-technical fluctuations.
  • a control device is shown, with which the corresponding potential for the connection 18 is generated at a specifiable control potential V3, so that the L level at the outputs 15, 16 remains the same.
  • an L level is constantly generated at an output 34 of a reference circuit.
  • This L level is compared with a predeterminable level L in a comparator device 33.
  • An output 35 of the comparator device is coupled into the reference circuit in such a way that the level present at its output 34 is corrected to the predeterminable level L.
  • a circuit is provided as a reference circuit, which corresponds to a current switch that constantly generates an L level.
  • the reference circuit contains a P-MOS transistor 32, the source connection of which is connected to the supply potential VCC, the gate connection of which is connected to the output 35 of the comparator device 33 and the drain connection of which is connected to the output 34 of the reference circuit.
  • a bipolar transistor 31 (which can optionally also be omitted) its collector terminal connected to the drain terminal of the P-MOS transistor 32. Its emitter is connected via the drain-source path of an N-MOS transistor 30 to the connection for the supply potential VEE.
  • the gate connection of the N-MOS transistor 30 is controlled by the potential V3 in accordance with the current source transistor 12 of the switching stage.
  • the base of the bipolar transistor 31 is, corresponding to the bipolar transistor 11, a connection for the potential V1.
  • An operational amplifier is preferably used as the comparator device 33.
  • the potential V3 is now set so that the speed requirements for the switching stage shown in the circuit section 1 are met.
  • a temperature-dependent control potential V3 is advantageously used, so that temperature-dependent changes in the component parameters are compensated for as far as possible.
  • the comparator device 33 is dimensioned such that a signal is generated at its output 35, by means of which the P-MOS transistor 32 is adjusted until the level at the output 34 is equal to the predeterminable level L.
  • the connection 35 is also connected to the connection 18 of the switching stage, so that the L signals present at the outputs 15 and 16 are equal to the predetermined level L.
  • the predeterminable level L can, for example, be fed into the integrated circuit via a connection pad or can be generated on the integrated circuit itself by suitable circuit measures.
  • the input signal levels at the connection 17 are relative to the output signal levels at output 15 shifted to supply potential VEE.
  • This is achieved by an arrangement shown in circuit section 2. It contains a bipolar transistor 21, the collector of which is connected to the connection for the supply potential VCC and the emitter of which is connected to the connection 17 and via an N-MOS transistor 20 to the connection for the supply potential VEE.
  • the gate connection of the N-MOS transistor 20 is controlled by the potential V3.
  • the base of the bipolar transistor 21 is connected to a terminal 22 for a further input signal.
  • the signal levels at connection 22 have the same L and H level values as the levels at outputs 15, 16.
  • the potential V3 can be set to achieve a minimum power loss of the circuit.
  • the potential for the connection 18 is generated via the subcircuit 3.
  • the potential at terminal 18 can also be supplied to the integrated circuit as an adjustable potential via an input pad, for example.
  • the reference potential V1 is ideally in the middle of the signal level at terminal 17. It is also conceivable that the base of the bipolar transistor 11 is controlled by a signal that is complementary to the signal present at the input 17. The base of the bipolar transistor 31 can then be controlled by the reference potential V1, but preferably by a logic H level.
  • the switching stage shown in circuit section 1 contains bipolar switching transistors 10, 11. It is also possible to use MOS transistors as switching transistors. Instead of the bipolar transistors 10, 11, 31 then P-MOS transistors or N-MOS transistors used. Since no saturation occurs in MOS transistors, a circuit for level shifting according to circuit section 2 can then be dispensed with.
  • FIG. 1 shows a load resistor designed as a P-MOS transistor 13, 14 in each of the collector circuits of the switching transistors 10, 11. It is possible to arrange only one of the switching transistors 10, 11 in the collector circuit with a controllable load resistor. Then only one of the outputs 15 or 16 is available.
  • the outputs 15, 16 are each followed by an emitter follower transistor, the base of which is connected to the outputs 15, 16, the collector of which is connected to the supply potential VCC and the emitter is connected via a controllable current source, preferably in the form of an N-MOS transistor, the gate of which Connection is controlled by the potential V3, is connected to the connection for the supply potential VEE.
  • the reference current branch contains a controlled current source, which is designed as a bipolar transistor 40 with an emitter-side resistor 41.
  • the current sources of the current switch and the current sources belonging to the emitter follower transistors which are connected downstream of the output of the current switch or upstream of the inputs, can be used as bipolar transistors with an emitter side Resistance to run.
  • a comparator device 42 is now connected with its output to the control input of the controllable current sources arranged in the reference current branch, that is to say the base connection of the bipolar transistor 40.
  • the reference current branch can be controlled via the potential V3, which is connected to the gate connection of the MOS transistor 32.
  • the controllable current source is adjusted via the comparator device 42 in such a way that the L level at the connection 34 is equal to the predeterminable level L at one of the inputs of the comparator device 42.
  • FIG. 3 An embodiment of the comparator device 42 and an arrangement for generating the predeterminable level L is shown in FIG. 3.
  • the level L is generated by means of a known, temperature-compensated voltage constant circuit 47, which is usually referred to as a band gap reference.
  • a temperature-compensated constant voltage is then present at a connection 62.
  • the connection 62 is connected to one of the inputs of the comparator device 42, the other of the inputs 61 is connected to the connection 34.
  • the output 63 of the comparator 42 is connected to the base of the bipolar transistor 40.
  • the control signal at output 63 is generated by comparator device 42 such that the level at input 61 is equal to the predeterminable level at input 62.
  • the comparator device 42 contains a transistor 50 which is connected in an emitter follower circuit with respect to the connection 62.
  • a transistor 51 is connected in an emitter follower circuit with respect to the emitter of the transistor 50.
  • the emitter of transistor 51 is connected via a resistor 57 to the collector of a transistor 52, the Emitter is connected via a resistor 58 to the connection for the supply potential VEE.
  • the collector of transistor 52 is connected to the base of a transistor 53, the collector of which is connected via a resistor 56 to the emitter of a transistor 55 which is connected in an emitter follower circuit with respect to input 61.
  • the emitter of transistor 53 is connected via a resistor 59 to the connection for the supply potential VEE.
  • the collector of transistor 53 is connected to the base of a transistor 54, the collector of which is connected to the emitter of transistor 50 and the emitter of which is connected via a resistor 60 to the connection for the supply potential VEE.
  • the base of transistor 52 is connected to the emitter of transistor 54 and output 63.
  • the resistors 57, 58 and the resistors 56, 59 preferably have the same resistance values.
  • the base-emitter voltages of the transistors 55, 53 and 54, 50 and 52, 51 are the same, since the same current flows through them.
  • the voltage along the path from the base-emitter path of transistor 55, resistor 56, the base-emitter path of transistor 54, the base-emitter path of transistor 52 and resistor 58 is equal to the voltage along the path from the connection 62, the base-emitter path of the transistor 50, the base-emitter path of the transistor 51, the resistor 57, the base-emitter path of the transistor 53 and the resistor 59, taking into account the above conditions .
  • the level that is required at output 63 is required in order to keep the level at input 61 equal to the impressed, temperature-compensated level at input 62.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Die Erfindung betrifft einen digitalen Stromschalter (1), bei dem die gekoppelten Schalttransistoren (10, 11) mit einer steuerbaren Stromquelle (12) verbunden sind. Arbeitswiderstände des Stromschalters sind als steuerbare Widerstände (13, 14) ausgeführt. Mittels einer Regelung, die einen Referenzstromzweig (32, 31, 30) und einen Vergleicher (33) enthält, wird der vom Referenzstromzweig erzeugte L-Pegel mit einem vorgebbaren Pegel (L) verglichen und entweder der steuerbare Widerstand oder die steuerbare Stromquelle derart nachgestellt, daß der L-Pegel gleich dem vorgebbaren Pegel (L) ist. <IMAGE>

Description

  • Die Erfindung betrifft einen digitalen Stromschalter mit den Merkmalen:
    • (a) mindestens ein erster und ein zweiter Transistor sind am ersten Anschluß jedes Hauptstrompfades gekoppelt und über eine Stromquelle mit einem Anschluß für ein erstes Versorgungspotential verbunden,
    • (b) der Steuereingang des ersten Transistors ist ein Anschluß für ein Eingangssignal, der Steuereingang des zweiten Transistors ein Anschluß für ein Referenzsignal,
    • (c) die zweiten Anschlüsse der Hauptstrompfade der Transistoren sind mit einem Anschluß für ein zweites Versorgungspotential verbunden
    • (d) der zweite Anschluß des Hauptstrompfades mindestens eines der Transistoren ist mit einem Ausgangssignalanschluß und über einen Widerstand mit dem Anschluß für das zweite Versorgungspotential verbunden.
  • Solche Schaltungen sind beispielsweise aus der europäischen Offenlegungsschrift EP 0 436 823 bekannt. Werden bipolare Transistoren als Schalttransistoren verwendet, bezeichnet man diese Schaltungstechnik als CML-(Current Mode Logic-) Technik, wenn der Ausgang unmittelbar mit dem Arbeitswiderstand verbunden ist, und von ECL-(Emitter Coupled Logic-)Technik, wenn der Ausgang über einen Emitterfolger mit dem Arbeitswiderstand verbunden ist. Der Ausgang der Schaltstufe ist im allgemeinen durch eine Kapazität belastet. Diese setzt sich im wesentlichen aus den parasitären Kapazitäten der Schalttransistoren, der Eingangstransistoren nachgeschalteter Schaltstufen und der Verbindungsleitung zusammen. Während eines Schaltvorganges wird die Kapazität umgeladen. Der Ladestrom fließt entweder über den Arbeitswiderstand bzw. Emitterfolgertransistor oder über die Stromquelle des Stromschalters bzw. die Stromquelle des Emitterfolgers. Diese Schaltungen werden üblicherweise als integrierte Schaltungen hergestellt. Die absoluten Kenndaten der Bauelemente weisen dabei einen relativ weiten Schwankungsbereich auf. Außerdem sind die Transistorparameter, z.B. Stromverstärkung und Basis-Emitter-Spannung, relativ stark temperaturabhängig. Somit sind die am Ausgang der Schaltstufe gelieferten bzw. aufgenommenen Ströme zum Umladen der parasitären Kapazitäten prozeß- und temperaturabhängig. Die Schaltungen werden deshalb bisher zur Erzielung der geforderten Geschwindigkeitsanforderungen nach den ungünstigst möglichen Bedingungen dimensioniert. Dies bedeutet, daß zur Erzielung eines vorgegebenen Pegelhubs am Arbeitswiderstand der Wert des Widerstandes niedrig, dafür aber der von der Stromquelle des Stromschalters bzw. des Emitterfolgertransistors eingeprägte Strom groß bemessen wird. Dies hat den Nachteil, daß die Verlustleistung bei normalen Betriebsbedingungen relativ hoch ist.
  • Der Erfindung liegt die Aufgabe zugrunde, eine digitale Stromschalterstufe anzugeben, bei der die Verlustleistung kontinuierlich einstellbar ist.
  • Diese Aufgabe wird dadurch gelöst, daß
    • (e) der Wert des Widerstandes und der Strom der Stromquelle kontinuierlich steuerbar sind,
    • (f) der Wert des Widerstandes und der Strom der Stromquelle derart gesteuert werden, daß mit abnehmendem Wert des Widerstandes der Strom der Stromquelle zunimmt, so daß der Spannungsabfall am Widerstand im Ruhezustand des Stromschalters gleich einem vorgegebenen Wert ist.
  • Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert.
    Es zeigen
    • Figur 1
    einen erfindungsgemäßen Stromschalter mit einer Regelung,
    Figur 2
    eine weitere Ausführung der Regelung und
    Figur 3
    eine schaltungstechnische Realisierung der Regelung der Figur 2.
  • Die Schaltstufe der Figur 1 enthält drei Schaltungsabschnitte 1, 2, 3. Zur Erläuterung des Funktionsprinzips wird zunächst auf den Schaltungsabschnitt 1 Bezug genommen. Die übrigen Schaltungsabschnitte enthalten vorteilhafte Weiterbildungen der Erfindung.
  • Der Schaltungsabschnitt 1 enthält einen Stromschalter mit zwei emittergekoppelten Bipolartransistoren 10, 11, deren Emitter über eine steuerbare Stromquelle mit einem Anschluß für ein Versorgungspotential VEE verbunden sind. Die gesteuerte Stromquelle ist als N-MOS-Transistor 12 ausgeführt, dessen Gate-Anschluß ein Anschluß für ein Steuerpotential V3 ist. Die Kollektoren der Bipolartransistoren 10, 11 sind über je einen steuerbaren Arbeitswiderstand mit einem Anschluß für ein Versorgungspotential VCC verbunden. Als steuerbare Widerstände sind je ein P-MOS-Transistor 13, 14 verwendet, deren Gate-Anschlüsse als ein Anschluß 18 für ein weiteres Steuerpotential dienen. Die Kollektoren der Bipolartransistoren 10, 11 weisen je einen Ausgangssignalanschluß 15, 16 auf. Die Ausgangssignalanschlüsse 15, 16 führen komplementäre Signalpegel. Die Basis des Bipolartransistors 10 ist ein Anschluß 17 für ein Eingangssignal, die Basis des Bipolartransistors 11 wird von einem Referenzsignal V1 gesteuert.
  • Liegt am Eingangssignalansachluß 17 ein H-Pegel an, ist der Transistor 10 leitend, der Transistor 11 gesperrt. Der von der Stromquelle 12 eingeprägte Strom fließt durch den P-MOS-Transistor 13, der P-MOS-Transistor 14 ist stromlos. Am Ausgang 15 liegt dann ein L-Pegel, am Ausgang 16 ein H-Pegel an. Bei einem L-Pegel am Eingang 17 ist der Bipolartransistor 10 gesperrt, während der Bipolartransistor 11 leitend ist. Am Ausgang 16 stellt sich ein L-Pegel ein, am Ausgang 15 ein H-Pegel.
  • Der N-MOS-Transistor 12 ist mit seinem Source-Anschluß an das in bezug auf das Versorgungspotential VCC negative Versorgungspotential VEE angeschlossen. Durch Einstellung des Potentials V3 wird die Gate-Source-Spannung des N-MOS-Transistors 12 und somit sein Drain-Strom festgelegt. Der N-MOS-Transistor 12 arbeitet folglich als einstellbare Stromquelle. Die P-MOS-Transistoren 13, 14 sind jeweils mit ihrem Source-Anschluß an das Versorgungspotential VCC gelegt.
  • Durch Einstellung des am Anschluß 18 anliegenden Potentials wird der Widerstand der Drain-Source-Strecken der P-MOS-Transistoren 13, 14 festgelegt. Die P-MOS-Transistoren 13, 14 wirken folglich als einstellbare Widerstände.
  • Der L-Pegel an den Ausgängen 15, 16 wird durch den Spannungsabfall an den P-MOS-Transistoren 13 bzw. 14 bewirkt, den der durch den N-MOS-Transistor 12 eingeprägte Strom je nach Schaltzustand des Stomschalters an dem betreffenden P-MOS-Transistor bewirkt. Ein H-Pegel liegt dann vor, wenn der betreffende Transistor stromlos ist. Das Potential V3 und das Potential am Anschluß 18 werden so eingestellt, daß der Spannungsabfall am jeweils stromdurchflossenen der PMOS-Transistoren 13, 14 bezogen auf das Versorgungspotential VCC bei verschiedenen Einstellungen gleich dem Wert ist, der für einen L-Pegel festgelegt wurde. Dies bezieht sich auf den Ruhezustand der Schaltstufe. Wird beispielsweise das Potential V3 niedrig gewählt, ist der vom N-MOS-Transistor 12 eingeprägte Strom niedrig. Das Potential am Anschluß 18 muß deshalb entsprechend hoch gewählt werden, so daß der Widerstandswert der Drain-Source-Strecken der P-MOS-Transistoren 13, 14 hoch ist und damit der L-Pegel an den Ausgängen 15 bzw. 16 gleich bleibt.
  • Die Ausgänge 15, 16 sind durch nachgeschaltete Schaltstufen kapazitiv belastet. Die Geschwindigkeit zum Be- und Entladen dieser Kapazitäten wird durch die an den Ausgängen 15, 16 lieferbaren bzw. aufnehmbaren Strömen bestimmt. Diese werden durch den Widerstandswert der Drain-Source-Strecken der P-MOS-Transistoren 13, 14 bzw. dem von der gesteuerten, vom N-MOS-Transistor 12 gebildeten Stromquelle festgelegt. Die Parameter dieser Bauelemente hängen jedoch von der Betriebstemperatur ab. Außerdem können die Parameter zweier Schaltstufen, die auf verschiedenen integrierten Bauelementen angeordnet sind, aufgrund von Schwankungen des Herstellungsprozesses teilweise erheblich voneinander abweichen. Die Stromtreiber- bzw. Stromaufnahmefähigkeit der Ausgänge 15, 16 kann erfindungsgemäß über das Potential V3 und das am Anschluß 18 anliegende Potential für jede Schaltstufe kontinuierlich eingestellt werden. Dadurch ergibt sich der Vorteil, daß der durch die gesteuerte Stromquelle eingeprägte Strom so niedrig gewählt werden kann, daß die Geschwindigkeitsanforderungen gerade noch erfüllt sind. Die Verlustleistung einer erfindungsgemäßen Schaltstufe kann somit unter Berücksichtigung von temperaturbedingten und prozeßtechnischen Schwankungen möglichst niedrig gewählt werden.
  • Im Schaltungsabschnitt 3 der Figur ist eine Regeleinrichtung gezeigt, mit der bei vorgebbarem Steuerpotential V3 das entsprechende Potential für den Anschluß 18 erzeugt wird, so daß der L-Pegel an den Ausgängen 15, 16 gleich bleibt. Hierzu wird an einem Ausgang 34 einer Referenzschaltung ständig ein L-Pegel erzeugt. Dieser L-Pegel wird mit einem vorgebbaren Pegel L in einer Vergleichereinrichtung 33 verglichen. Ein Ausgang 35 der Vergleichereinrichtung wird in die Referenzschaltung derart eingekoppelt, daß der an ihrem Ausgang 34 vorliegende Pegel auf den vorgebbaren Pegel L ausgeregelt wird. Als Referenzschaltung ist eine Schaltung vorgesehen, die einem Stromschalter entspricht, der ständig einen L-Pegel erzeugt.
  • Die Referenzschaltung enthält einen P-MOS-Transistor 32, dessen Source-Anschluß mit dem Versorgungspotential VCC, dessen Gate-Anschluß mit dem Ausgang 35 der Vergleichereinrichtung 33 und dessen Drain-Anschluß mit dem Ausgang 34 der Referenzschaltung verbunden ist. Ein Bipolartransistor 31 (der gegebenenfalls auch weggelassen werden kann) ist mit seinem Kollektor-Anschluß mit dem Drain-Anschluß des P-MOS-Transistors 32 verbunden. Sein Emitter ist über die Drain-Source-Strecke eines N-MOS-Transistors 30 mit dem Anschluß für das Versorgungspotential VEE verbunden. Der Gate-Anschluß des N-MOS-Transistors 30 wird entsprechend dem Stromquellentransistor 12 der Schaltstufe vom Potential V3 gesteuert. Die Basis des Bipolartransistors 31 ist entsprechend dem Bipolartransistor 11 ein Anschluß für das Potential V1. Als Vergleichereinrichtung 33 wird vorzugsweise ein Operationsverstärker verwendet.
  • Das Potential V3 wird nun so eingestellt, daß die Geschwindigkeitsanforderungen an die im Schaltungsabschnitt 1 gezeigte Schaltstufe erfüllt sind. Vorteilhafterweise wird ein temperaturabhängiges Steuerpotential V3 verwendet, so daß temperaturabhängige Änderungen der Bauelementeparameter möglichst ausgeglichen werden. Die Vergleichereinrichtung 33 ist derart dimensioniert, daß an ihrem Ausgang 35 ein Signal erzeugt wird, durch das der P-MOS-Transistor 32 solange nachgestellt wird, bis der am Ausgang 34 anliegende Pegel gleich dem vorgebbaren Pegel L ist. Der Anschluß 35 ist außerdem mit dem Anschluß 18 der Schaltstufe verbunden, so daß die an den Ausgängen 15 bzw. 16 anliegenden L-Signale gleich dem vorgebbaren Pegel L sind. Der vorgebbare Pegel L kann beispielsweise über ein Anschlußpad in die integrierte Schaltung eingespeist werden oder durch geeignete Schaltungsmaßnahmen auf der integrierten Schaltung selbst erzeugt werden.
  • Damit die Sättigung des Bipolartransistors 10 bei einem L-Pegel am Ausgang 15 vermieden wird, sind die Eingangssignalpegel am Anschluß 17 bezüglich der Ausgangssignalpegel am Ausgang 15 zum Versorgungspotential VEE hin verschoben. Dies wird durch eine im Schaltungsabschnitt 2 gezeigte Anordnung erreicht. Sie enthält einen Bipolartransistor 21, dessen Kollektor mit dem Anschluß für das Versorgungspotential VCC und dessen Emitter mit dem Anschluß 17 und über einen N-MOS-Transistor 20 mit dem Anschluß für das Versorgungspotential VEE verbunden ist. Der Gate-Anschluß des N-MOS-Transistors 20 wird vom Potential V3 gesteuert. Die Basis des Bipolartransistors 21 ist mit einem Anschluß 22 für ein weiteres Eingangssignal verbunden. Die Signalpegel am Anschluß 22 haben die gleichen L- und H-Pegelwerte wie die Pegel an den Ausgängen 15, 16.
  • In der Zeichnung ist zur Erzielung einer minimalen Verlustleistung der Schaltung nur das Potential V3 einstellbar. Das Potential für den Anschluß 18 wird über die Teilschaltung 3 erzeugt. Das Potential am Anschluß 18 kann beispielsweise auch über ein Eingangspad der integrierten Schaltung als einstellbares Potential zugeführt werden.
  • Das Referenzpotential V1 liegt idealerweise in der Mitte des am Anschluß 17 anliegenden Signalpegels. Es ist auch denkbar, daß die Basis des Bipolartransistors 11 von einem Signal gesteuert wird, das dem am Eingang 17 anliegenden Signal komplementär ist. Die Basis des Bipolartransistors 31 kann dann vom Referenzpotential V1, vorzugsweise aber von einem logischen H-Pegel gesteuert werden.
  • Die im Schaltungsabschnitt 1 gezeigte Schaltstufe enthält bipolare Schalttransistoren 10, 11. Es ist auch möglich, MOS-Transistoren als Schalttransistoren zu verwenden. Anstelle der Bipolartransistoren 10, 11, 31 werden dann P-MOS-Transistoren oder N-MOS-Transistoren verwendet. Da bei MOS-Transistoren keine Sättigung auftritt, kann dann auf eine Schaltung zur Pegelverschiebung gemäß dem Schaltungsabschnitt 2 verzichtet werden.
  • Das Ausführungsbeispiel der Figur 1 zeigt in jedem der Kollektorkreise der Schalttransistoren 10, 11 je einen als P-MOS-Transistor 13, 14 ausgeführten Lastwiderstand. Es ist möglich, im Kollektorkreis nur eines der Schalttransistoren 10, 11 einen steuerbaren Arbeitswiderstand anzuordnen. Es steht dann nur einer der Ausgänge 15 bzw. 16 zur Verfügung.
  • Die bisherigen Beispiele betreffen Stromschalter in CML-Technik. Die Erfindung ist auch für Schaltungen in ECL-Technik anwendbar. Hierzu ist den Ausgängen 15, 16 je ein Emitterfolgertransistor nachgeschaltet, dessen Basis mit den Ausgängen 15, 16, dessen Kollektor mit dem Anschluß für das Versorgungspotential VCC und dessen Emitter über eine steuerbare Stromquelle, vorzugsweise in Form eines N-MOS-Transistors, dessen Gate-Anschluß vom Potential V3 gesteuert wird, mit dem Anschluß für das Versorgungspotential VEE verbunden ist.
  • In der Figur 2 ist eine weitere Ausführungsform der Referenzschaltung und der Vergleichereinrichtung gezeigt. Der Referenzstromzweig enthält eine gesteuerte Stromquelle, die als Bipolartransistor 40 mit einem emitterseitigen Widerstand 41 ausgeführt ist. In gleicher Weise können die Stromquellen des Stromschalters und die zu den Emitterfolgertransistoren gehörenden Stromquellen, die dem Ausgang des Stromschalters nachgeschaltet bzw. den Eingängen vorgeschaltet sind, als Bipolartransistoren mit emitterseitigem Widerstand ausgeführt werden. Eine Vergleichereinrichtung 42 ist nun mit ihrem Ausgang mit dem Steuereingang der im Referenzstromzweig angeordneten steuerbaren Stromquellen, also dem Basisanschluß des Bipolartransistors 40, verbunden. Der Referenzstromzweig ist über das Potential V3, das an den Gate-Anschluß des MOS-Transistors 32 gelegt ist, steuerbar. Über die Vergleichereinrichtung 42 wird die steuerbare Stromquelle derart nachgestellt, daß der L-Pegel am Anschluß 34 gleich dem vorgebbaren Pegel L an einem der Eingänge der Vergleichereinrichtung 42 ist.
  • Eine Ausführungsform der Vergleichereinrichtung 42 und eine Anordnung zur Erzeugung des vorgebbaren Pegels L ist in Figur 3 gezeigt. Der Pegel L wird mittels einer bekannten, temperaturkompensierten Spannungskonstantschaltung 47, die üblicherweise als Band Gap-Reference bezeichnet wird, erzeugt. An einem Anschluß 62 liegt dann eine temperaturkompensierte Konstantspannung vor. Der Anschluß 62 ist mit einem der Eingänge der Vergleichereinrichtung 42 verbunden, der andere der Eingänge 61 ist mit dem Anschluß 34 verbunden. Der Ausgang 63 der Vergleichereinrichtung 42 ist mit der Basis des Bipolartransistors 40 verbunden. Durch die Vergleichereinrichtung 42 wird das Steuersignal am Ausgang 63 derart erzeugt, daß der Pegel am Eingang 61 gleich dem vorgebbaren Pegel am Eingang 62 ist.
  • Die Vergleichereinrichtung 42 enthält einen Transistor 50, der in Emitterfolgerschaltung bezüglich des Anschlusses 62 geschaltet ist. Ein Transistor 51 ist in Emitterfolgerschaltung bezüglich des Emitters des Transistors 50 geschaltet. Der Emitter des Transistors 51 ist über einen Widerstand 57 mit dem Kollektor eines Transistors 52 verbunden, dessen Emitter über einen Widerstand 58 mit dem Anschluß für das Versorgungspotential VEE verbunden ist. Der Kollektor des Transistors 52 ist mit der Basis eines Transistors 53 verbunden, dessen Kollektor über einen Widerstand 56 mit dem Emitter eines Transistors 55 verbunden ist, der in Emitterfolgerschaltung bezüglich des Eingangs 61 geschaltet ist. Der Emitter des Transistors 53 ist über einen Widerstand 59 mit dem Anschluß für das Versorgungspotential VEE verbunden. Der Kollektor des Transistors 53 ist mit der Basis eines Transistors 54 verbunden, dessen Kollektor mit dem Emitter des Transistors 50 und dessen Emitter über einen Widerstand 60 mit dem Anschluß für das Versorgungspotential VEE verbunden ist. Die Basis des Transistors 52 ist mit dem Emitter des Transistors 54 und dem Ausgang 63 verbunden.
  • Die Widerstände 57, 58 sowie die Widerstände 56, 59 haben vorzugsweise die gleichen Widerstandswerte. Die Basis-Emitter-Spannungen der Transistoren 55, 53 bzw. 54, 50 bzw. 52, 51 sind jeweils gleich, da durch sie jeweils der gleiche Strom fließt. Die Spannung längs des Pfades aus der Basis-Emitter-Strecke des Transistors 55, dem Widerstand 56, der Basis-Emitter-Strecke des Transistors 54, der Basis-Emitter-Strecke des Transistors 52 und dem Widerstand 58 ist gleich der Spannung längs des Pfades aus dem Anschluß 62, der Basis-Emitter-Strecke des Transistors 50, der Basis-Emitter-Strecke des Transistors 51, dem Widerstand 57, der Basis-Emitter-Strecke des Transistor 53 und dem Widerstand 59, wobei die oben angegebenen Bedingungen berücksichtigt sind. Somit stellt sich am Ausgang 63 jeweils der Pegel ein, der notwendig ist, um den Pegel am Eingang 61 gleich dem eingeprägten, temperaturkompensierten Pegel am Eingang 62 zu halten.

Claims (8)

  1. Digitaler Stromschalter mit den Merkmalen:
    (a) mindestens ein erster und ein zweiter Transistor (10, 11) sind am ersten Anschluß jedes Hauptstrompfades gekoppelt und über eine steuerbare Stromquelle (12) mit einem Anschluß für ein erstes Versorgungspotential (VEE) verbunden,
    (b) der Steuereingang des ersten Transistors (10) ist ein Anschluß (17) für ein Eingangssignal, der Steuereingang des zweiten Transistors (11) ein Anschluß für ein Referenzsignal (V1),
    (c) die zweiten Anschlüsse der Hauptstrompfade der Transistoren (10, 11) sind mit einem Anschluß für ein zweites Versorgungspotential (VCC) verbunden,
    (d) der zweite Anschluß des Hauptstrompfades mindestens eines der Transistoren (10, 11) ist mit einem Ausgangssignalanschluß (15, 16) und über einen Widerstand (13, 14) mit dem Anschluß für das zweite Versorgungspotential (VCC) verbunden,
    dadurch gekennzeichnet, daß
    (e) der Widerstand ein steuerbarer Widerstand ist,
    (f) der Wert des Widerstandes (13, 14) und der Strom der Stromquelle (12) derart voneinander abhängig gesteuert werden, daß mit abnehmendem Wert des Widerstandes der Strom der Stromquelle zunimmt und umgekehrt, so daß der Spannungabfall am Widerstand im Ruhezustand des Stromschalters gleich einem vorgegenen Wert ist.
  2. Digitaler Stromschalter nach Anspruch 1,
    dadurch gekennzeichnet, daß ein Referenzstromzweig vorhanden ist, der einen steuerbaren Widerstand (32) und eine steuerbare Stromquelle (30) enthält, daß ein erster Anschluß des steuerbaren Widerstandes (32) mit dem Anschluß für das zweite Versorgungspotential (VCC) verbunden ist und ein erster Anschluß der steuerbaren Stromquelle (30) mit dem Anschluß für das erste Versorgungspotential (VEE), daß ein zweiter Anschluß des steuerbaren Widerstandes (32) mit einem zweiten Anschluß der steuerbaren Stromquelle (30) gekoppelt ist und daß ein Vergleicher (33) vorhanden ist, dessen erster Eingang (+) mit dem zweiten Anschluß des steuerbaren Widerstandes (32) des Referenzstromzweiges verbunden ist, dessen zweiter Eingang (-) ein Anschluß für ein Vergleichspotential (L) ist und dessen Ausgang (35) mit einem Steuereingang (18) jedes der steuerbaren Widerstände (13, 14) des Stromschalters und des Referenzstromzweiges verbunden ist.
  3. Digitaler Stromschalter nach Anspruch 1, dadurch gekennzeichnet, daß ein Referenzstromzweig vorhanden ist, der einen steuerbaren Widerstand (32) und eine steuerbare Stromquelle (40, 41) enthält, daß ein erster Anschluß des steuerbaren Widerstandes (32) mit dem Anschluß für das zweite Versorgungspotential (VCC) verbunden ist und ein erster Anschluß der steuerbaren Stromquelle (40, 41) mit dem Anschluß für das erste Versorgungspotential (VEE), daß ein zweiter Anschluß des steuerbaren Widerstandes (32) mit einem zweiten Anschluß der steuerbaren Stromquelle (40, 41) gekoppelt ist und daß ein Vergleicher (42) vorhanden ist, dessen erster Eingang (+) mit dem zweiten Anschluß des steuerbaren Widerstandes (32) des Referenzstromzweiges verbunden ist, dessen zweiter Eingang (-) ein Anschluß für ein Vergleichspotential (L) ist und dessen Ausgang mit einem Steuereingang jeder der steuerbaren Stromquellen (12) des Stromschalter und des Referenzstromzweiges verbunden ist.
  4. Digitaler Stromschalter nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Anschluß für das Vergleichspotential (-) des Vergleichers (33; 42) mit dem Ausgang einer temperaturkompensierten Spannungskonstantschaltung (47) verbunden ist.
  5. Digitaler Stromschalter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Transistoren (10, 11, 31) bipolare Transistoren sind.
  6. Digitaler Stromschalter nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die steuerbaren Widerstände MOS-Transistoren (13, 14, 32) von einem ersten Kanaltyp sind.
  7. Digitaler Stromschalter nach Anspruch 6, dadurch gekennzeichnet, daß die steuerbaren Stromquellen MOS-Transistoren (20, 12, 30) von einem zweiten, zum ersten Kanaltyp komplementären Kanaltyp sind.
  8. Digitaler Stromschalter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die steuerbaren Stromquellen bipolare Transistoren (40) mit emitterseitigem Widerstand (41) sind.
EP93112507A 1992-08-18 1993-08-04 Digitaler Stromschalter Expired - Lifetime EP0583688B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4227282 1992-08-18
DE4227282A DE4227282C1 (de) 1992-08-18 1992-08-18 Digitaler Stromschalter

Publications (2)

Publication Number Publication Date
EP0583688A1 true EP0583688A1 (de) 1994-02-23
EP0583688B1 EP0583688B1 (de) 1997-12-29

Family

ID=6465782

Family Applications (1)

Application Number Title Priority Date Filing Date
EP93112507A Expired - Lifetime EP0583688B1 (de) 1992-08-18 1993-08-04 Digitaler Stromschalter

Country Status (4)

Country Link
US (1) US5541539A (de)
EP (1) EP0583688B1 (de)
JP (1) JP3414802B2 (de)
DE (2) DE4227282C1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269962A2 (de) * 1986-12-03 1988-06-08 Bayer Ag Estergruppen- und Urethangruppen-haltige Bindemittel, Verfahren zu ihrer Herstellung und ihre Verwendung zur Herstellung von Überzügen
EP0678982A2 (de) * 1994-04-22 1995-10-25 Canon Kabushiki Kaisha Treiberschaltung für ein lichtemittierendes Halbleiterelement
CN102226902A (zh) * 2011-06-07 2011-10-26 株洲南车时代电气股份有限公司 用于仿真的电气开关、电气开关系统及仿真方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US5684414A (en) * 1996-02-02 1997-11-04 U.S. Philips Corporation Voltage level interface circuit with separate reference signal input and folded cascode structure
US5931874A (en) * 1997-06-04 1999-08-03 Mcdonnell Corporation Universal electrical interface between an aircraft and an associated store providing an on-screen commands menu
US6377085B1 (en) * 2000-11-06 2002-04-23 Oki Semiconductor Precision bias for an transconductor
US8097565B2 (en) * 2003-06-30 2012-01-17 Johnson & Johnson Vision Care, Inc. Silicone hydrogels having consistent concentrations of multi-functional polysiloxanes
KR100945873B1 (ko) * 2007-12-27 2010-03-05 주식회사 동부하이텍 디지털-아날로그 변환기에서의 전류 셀 회로
US9240775B2 (en) * 2013-03-12 2016-01-19 Intel Deutschland Gmbh Circuit arrangements
US11353901B2 (en) * 2019-11-15 2022-06-07 Texas Instruments Incorporated Voltage threshold gap circuits with temperature trim

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1800207A1 (de) * 1968-10-01 1970-05-14 Telefunken Patent Logische Schaltung mit einem Paar von Transistoren in Stromuebernahmeschaltung
EP0117180A2 (de) * 1983-01-31 1984-08-29 Fujitsu Limited Differentialschalter
EP0249521A1 (de) * 1986-06-04 1987-12-16 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Messen der freien Oberfläche einer Flüssigkeit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU742965A1 (ru) * 1978-03-27 1980-06-25 Предприятие П/Я М-5537 Аналоговый умножитель
JPS57101407A (en) * 1980-12-15 1982-06-24 Mitsubishi Electric Corp Amplifying circuit
JPS5816396A (ja) * 1981-07-20 1983-01-31 パイオニア株式会社 電圧−電流変換回路
JPS61224192A (ja) * 1985-03-29 1986-10-04 Sony Corp 読出し増幅器
FR2587567B1 (fr) * 1985-09-17 1987-11-20 Thomson Csf Circuit de conversion d'une entree differentielle en niveaux logiques cmos
JPS62101116A (ja) * 1985-10-29 1987-05-11 Toko Inc パルス遅延回路
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS63267013A (ja) * 1987-04-24 1988-11-04 Nippon Telegr & Teleph Corp <Ntt> バツフア回路
US4763021A (en) * 1987-07-06 1988-08-09 Unisys Corporation CMOS input buffer receiver circuit with ultra stable switchpoint
US4966443A (en) * 1988-02-22 1990-10-30 Fuji Photo Film Co., Ltd. Light beam scanner
US4853646A (en) * 1988-07-19 1989-08-01 Fairchild Semiconductor Corporation Temperature compensated bipolar circuits
IT1225620B (it) * 1988-10-06 1990-11-22 Sgs Thomson Microelectronics Comparatore cmos interamente differenziale a grande risoluzione
DE4000780C1 (de) * 1990-01-12 1991-07-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JPH03234110A (ja) * 1990-02-09 1991-10-18 Sony Corp 周波数特性可変回路
DE4010145C1 (de) * 1990-03-29 1991-01-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
FR2671245B1 (fr) * 1990-12-27 1993-03-05 Bull Sa Dispositif de retard reglable.
JP3078039B2 (ja) * 1991-06-28 2000-08-21 株式会社東芝 積分回路
SE9202033L (sv) * 1992-07-01 1994-01-02 Ellemtel Utvecklings Ab Kopplingsanordning för styrning av parametrar i logikkopplingar eller liknande

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1800207A1 (de) * 1968-10-01 1970-05-14 Telefunken Patent Logische Schaltung mit einem Paar von Transistoren in Stromuebernahmeschaltung
EP0117180A2 (de) * 1983-01-31 1984-08-29 Fujitsu Limited Differentialschalter
EP0249521A1 (de) * 1986-06-04 1987-12-16 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Messen der freien Oberfläche einer Flüssigkeit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269962A2 (de) * 1986-12-03 1988-06-08 Bayer Ag Estergruppen- und Urethangruppen-haltige Bindemittel, Verfahren zu ihrer Herstellung und ihre Verwendung zur Herstellung von Überzügen
EP0269962A3 (de) * 1986-12-03 1989-06-14 Bayer Ag Estergruppen- und Urethangruppen-haltige Bindemittel, Verfahren zu ihrer Herstellung und ihre Verwendung zur Herstellung von Überzügen
EP0678982A2 (de) * 1994-04-22 1995-10-25 Canon Kabushiki Kaisha Treiberschaltung für ein lichtemittierendes Halbleiterelement
EP0678982A3 (de) * 1994-04-22 1996-03-06 Canon Kk Treiberschaltung für ein lichtemittierendes Halbleiterelement.
US5739717A (en) * 1994-04-22 1998-04-14 Canon Kabushiki Kaisha Semiconductor light emitting element driving circuit
EP0905900A1 (de) * 1994-04-22 1999-03-31 Canon Kabushiki Kaisha Treiberschaltung für eine Leuchtdiode
CN102226902A (zh) * 2011-06-07 2011-10-26 株洲南车时代电气股份有限公司 用于仿真的电气开关、电气开关系统及仿真方法
CN102226902B (zh) * 2011-06-07 2013-09-04 株洲南车时代电气股份有限公司 用于仿真的电气开关、电气开关系统及仿真方法

Also Published As

Publication number Publication date
JPH06188721A (ja) 1994-07-08
DE59307878D1 (de) 1998-02-05
US5541539A (en) 1996-07-30
JP3414802B2 (ja) 2003-06-09
EP0583688B1 (de) 1997-12-29
DE4227282C1 (de) 1993-11-25

Similar Documents

Publication Publication Date Title
EP0595069B1 (de) Schaltstufe in Stromschaltertechnik
DE4034371C1 (de)
DE3340567A1 (de) Spannungswandlerschaltung
DE3222607A1 (de) Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden
DE69311824T2 (de) Schaltung mit veränderlicher Verzögerung
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
EP0583688B1 (de) Digitaler Stromschalter
DE68923334T2 (de) Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln.
DE19735381C1 (de) Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben
DE3323315C2 (de) Pufferverstärker mit einer Sourcefolger-Eingangsstufe
DE3433817C2 (de)
EP0763916A2 (de) Empfängerschaltung mit konstantem Eingangswiderstand
DE2506034A1 (de) Schaltungsanordnung zum elektronischen durchschalten einer wechselspannung
DE69610065T2 (de) Verbesserung in oder in Bezug auf Steuerschaltkreise
DE69429409T2 (de) BICMOS-Logikschaltung
DE3603799A1 (de) Stromspiegelschaltung
DE4409453A1 (de) BiCMOS-Pegelwandler ECL-CMOS
DE3303117A1 (de) Integrierbarer digital/analog-wandler
DE4007212C2 (de)
DE3518413C2 (de) Eingangspufferschaltung und diese verwendende Logikschaltung
EP0588111B1 (de) Speicherelement
DE3432031A1 (de) Ausgangsstufenschaltung
DE3783672T2 (de) Schaltung mit gemeinsamer verbindung und ausschaltfunktion.
DE69223658T2 (de) Ausgangstufe für eine digitale Schaltung
EP0400372B1 (de) CMOS-ECL-Wandler

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19940322

17Q First examination report despatched

Effective date: 19960823

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 59307878

Country of ref document: DE

Date of ref document: 19980205

ET Fr: translation filed
ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19980304

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20011022

Year of fee payment: 9

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030301

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030728

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040804

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20040804

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050804

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INFINEON TECHNOLOGIES AG, DE

Effective date: 20110922

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20120906

Year of fee payment: 20