DE3518413C2

DE3518413C2 - Eingangspufferschaltung und diese verwendende Logikschaltung

Info

Publication number: DE3518413C2
Application number: DE3518413A
Authority: DE
Inventors: Hiroyuki Kodaira Itoh; Akira Tokio/Tokyo Masaki; Masayoshi Kokubunji Yagyuu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-05-23
Filing date: 1985-05-22
Publication date: 1987-01-02
Also published as: DE3518413A1; US4725744A; JPS60247327A; JPH0720059B2

Abstract

Die Erfindung betrifft eine Eingangspufferschaltung und eine diese verwendende Logikschaltung, die aufweisen einen Eingangstransistor (Q2), der an seinem Ende ein Eingangssignal empfängt, einen Ausgangstransistor (Q3) in Emitterfolgekonfiguration, der ein vom Kollektor des Eingangstransistors abgegebenes Signal empfängt, ein Spannungsteiler-Widerstandspaar (R1, R2), das mit dem Kollektor des Eingangstransistors verbunden ist und eine Gegenkopplungsschaltung (Q4, I), die das von dem Spannungsteiler-Widerstandspaar erzeugte Signal zur Basis des Eingangstransistors zurückführt, wobei das Ausgangssignal am Emitter des Ausgangstransistors (Q3) abgegeben wird.

Description

Die Erfindung betrifft eine Eingangspufferschaltung und eine Logikschaltung, die für sehr schnelle und hochintegrierte Schaltungen, die in Großcomputern und ähnlichen Vorrichtungen verwendet werden, geeignet ist.
Mit steigender Leistungsfähigkeit von Großcomputern werden sehr schnelle hochintegrierte Logikschaltungen nötig, deren Verarbeitungsgeschwindigkeit und Integrationsdichte erhöht und deren Leistungsverbrauch pro Schaltungseinheit verringert ist. Um den Leistungsverbrauch einer Schaltung bei gleichzeitiger Erhaltung ihrer Verarbeitungsgeschwindigkeit zu verringern, besteht eine übliche Technik darin, die Versorgungsspannung zu verringern.
Fig. 1 stellt eine herkömmliche Eingangspufferschaltung dar, die in hochintegrierten Schaltungen verwendet wird und beispielsweise aus der japanischen Patentanmeldung, Offenlegungsnummer 58-83 434, bekannt ist. In dieser Figur bezeichnet die Ziffer 1 einen Eingangsanschluß, 2 eine Eingangsschutzschaltung und 3 einen Ausgangsanschluß. Die Schaltung empfängt während des Betriebs das Eingangssignal an einem aus zwei Transistoren Q 1&min; und Q 2&min; bestehenden Differenzverstärker und gibt das gleichphasige Ausgangssignal über einen Transistor Q 3&min;in Emitterfolgeranordnung ab. Durch Gegenkopplung des gleichphasigen Ausgangssignals zum invertierenden Transistor Q 2&min; hat der Differenzverstärker praktisch keinen Schwellwert.
Allgemein verwenden mit hoher Geschwindigkeit betriebene LSI-Schaltungen als Eingangs- und Ausgangssignalpegel ECL (Emitter Coupled Logic)-Pegel. Typisch liegen ECL-Pegel zwischen -0,8 und -0,9 Volt für den hohen Pegel und zwischen -1,6 und -1,8 Volt für den tiefen Pegel. Wenn man dies in Betracht zieht, benötigt man einen Spannungsbereich von -1,6 bis -1,8 Volt, um eine Spannung tiefen Pegels darzustellen. Bei dem in Fig. 1 dargestellten Schaltungsaufbau wächst, falls der Spannungsabfall über dem Stromquellenwiderstand R 3&min; des Differenzverstärkers kleiner wird, die Schwankung der Ausgangsspannung am Ausgangsanschluß 3 relativ zur Schwankung der Eingangsspannung oder der Versorgungsspannung V _EE&min;, was eine Verringerung der Grenzbetriebsbedingungen verursacht. Deshalb kann die Versorgungsspannung V _EE&min; nicht kleiner als -3 Volt werden, wenn ein Schwanken von V _EE&min; um ±10% angenommen wird, falls die Schaltung in Fig. 1 für den Empfang von ECL-Pegelsignalen vorgesehen ist. Folglich ist die Verringerung des Leistungsverbrauchs durch Absendung der Versorgungsspannung begrenzt.
Fig. 2 zeigt eine weitere Schaltungsanordnung, die aus der US-PS 37 95 822 bekannt ist. In Fig. 2 bezeichnen Bezugsziffern 100 und 101 Eingangsanschlüsse und 200 und 201 Ausgangsanschlüsse. Die Schaltung enthält einen Mehrfachemitter-Eingangstransistor Q 2&min;&min;, einen Mehrfachemitter-Ausgangstransistor Q 3&min;&min;, einen Klemmtransistor Q 9&min;&min;, Abschlußwiderstände R 100 und R 101 und einen Lastwiderstand R 102 für den Eingangstransistor Q 2&min;&min;. Die Schaltung arbeitet mit einer negativen Versorgungsspannung V _EE&min;&min;. Die oben beschriebene Schaltung wird primär als logische Gatterschaltung eingesetzt, kann jedoch in ihrer Grundkonfiguration ebenso als Eingangspufferschaltung für LSI-Schaltungen verwendet werden. Die Schaltung empfängt Eingangssignale direkt am Mehrfachemittereingang des Transitors Q 2&min;&min; und kann mit einer um den Betrag der Basis-Emitterspannung V _BE des Eingangstransistors Q 1&min; von Fig. 1 in geringerer Versorgungsspannung V _EE arbeiten. Ein tiefer Ausgangspegel am Ausgangsanschluß 200 oder 201 variiert entsprechend der Variation der negativen Versorgungsspannung V _EE&min;, und die Ausgangsvariation ist gleich der Variation der Versorgungsspannung multipliziert mit dem Verhältnis eines Spannungsabfalls über dem Abschlußwiderstand R 100 (R 101) zu einem Spannungsabfall über dem Lastwiderstand R 102. Demgemäß verursacht eine Verringerung der negativen Versorgungsspannung V _EE&min;&min;, daß der Spannungsabfall über dem Abschlußwiderstand R 100 (R 101) verringert wird, weshalb sich die Ausgangsvariation erhöht und dadurch die Betriebsgrenzbedingungen der Schaltung verringert sind.
Angenommen, daß die in Fig. 2 dargestellte Schaltung ein ECL-Pegelsignal empfängt, d. h., daß die Schaltung zur Erzeugung einer Signalamplitude von etwa 500 mV am Ausgangsanschluß 200 (201) mit einer Versorgungsspannungvariation von ±10% erzeugt. Für die negative Versorgungsspannung V _EE&min;&min;, deren Mittelwert bei -2,5 Volt liegt, beträgt die Variation eines Tiefpegel-Ausgangssignals am Ausgangsanschluß 200 (201) etwa ±150 mV. Tatsächlich variiert das am Eingangsanschluß 100 (101) liegende Eingangssignal ebenfalls, und deshalb hat die negative Versorgungsspannung V _EE&min;&min; der in Fig. 2 dargestellten Pufferschaltung praktisch einen oberen Grenzwert, der niedriger als -2,5 Volt ist. Je kleiner der Absolutwert der negativen Versorgungsspannung ist, desto mehr läßt sich der Leistungsverbrauch der Schaltung reduzieren. Da jedoch eine verringerte Versorgungsspannung die Tiefpegel-Ausgangsvariation nachteilig beeinflußt, ist der Verringerung der negativen Versorgungsspannung eine Grenze gesetzt.
Aus der DE-AS 19 18 873 ist eine ECL-UND-Logikschaltung bekannt, bei der die Eingangssignale jeweils an Basiselektroden von Eingangstransistoren empfangen werden, deren Emitterelektroden jeweils mit einer Emitterelektrode eines nachgeschalteten Mehrfachemittertransistors verbunden sind. Letzterer weist eine direkte Gegenkopplung vom Kollektorsignal zu seiner Basis auf.
Deshalb läßt sich der Gegenkopplungsgrad nur durch Änderung des Kollektorausgangs ändern und ist sonst schwierig.
Eine freie Wahl des Störabstandes beim Schaltungsentwurf ist bei der aus der DE-AS 19 18 873 bekannten Logikschaltung nicht möglich.
Die vorliegende Erfindung soll die oben geschilderten Probleme der herkömmlichen Technik vermeiden und ihre Aufgabe besteht darin, eine Eingangspufferschaltung und eine logische Schaltung zu ermöglichen, die mit einer kleineren Versorgungsspannung arbeitet und eine durch Variation der Versorgungsspannung verursachte Variation des Ausgangsspannungspegels mindert, und eine Logikschaltung mit geringem Leistungsverbrauch anzugeben, die ebenfalls als Eingangspufferschaltung verwendbar ist.
Außerdem soll eine möglichst freizügige Einstellung des Störabstandes beim Schaltungsentwurf gewährleistet sein.
Die obige Aufgabe wird bei einer durch den Oberbegriff des Anspruchs 1 beschriebenen Eingangspufferschaltung erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst.
Eine als Logikschaltung verwendete Eingangspufferschaltung nach Anspruch 1 ist gemäß Anspruch 8 durch einen Mehrfachemitter-Eingangstransistor gekennzeichnet, dessen Emitterelektroden jeweils Eingangssignale empfangen.
Die Unteransprüche 2 bis 7 kennzeichnen jeweils vorteilhafte Ausbildungen der in Anspruch 1 gekennzeichneten Eingangspufferschaltung.
Die Unteransprüche 9 bis 17 kennzeichnen jeweils vorteilhafte Ausbildungen der als Logikschaltung verwendeten Eingangspufferschaltung gemäß Anspruch 8.
Durch die Erfindung läßt sich vorteilhafterweise die Spannung der Spannungsversorgung und damit der Leistungsverbrauch verringern. Weiterhin kann man die Steigung der in Fig. 4 dargestellten Signalübertragungskennlinie durch Wahl des Teilerverhältnisses der Spannungsteilerwiderstände beim Schaltungsentwurf einstellen. Deshalb läßt sich vorteilhafterweise bereits beim Schaltungsentwurf eine freie Wahl des Störabstands verwirklichen.
Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen
Fig. 1 und 2 die bereits beschriebenen bekannten Schaltungen,
Fig. 3 ein Schaltbild eines Ausführungsbeispiels der Erfindung,
Fig. 4 graphisch Gleichspannungssignalübertragungskennlinien der in Fig. 3 dargestellten Schaltung,
Fig. 5 ein Schaltbild eines zweiten Ausführungsbeispiels der Erfindung;
Fig. 6 und 7 graphisch Kennlinien der in Fig. 5 dargestellten Schaltung;
Fig. 8 ein Schaltbild eines dritten Ausführungsbeispiel der Erfindung; und
Fig. 9 ein Schaltbild, das die wired-OR-Schaltung gemäß der Erfindung erläutert.
Im folgenden wird anhand der Fig. 3 das erste Ausführungsbeispiel der Erfindung beschrieben.
Diese Schaltung bewirkt eine Pegelverschiebung des Eingangssignals, so daß sie als Eingangspufferschaltung verwendbar ist. Diese Schaltung kann ebenfalls wie später beschrieben wird, als Logikglied dienen.
In Fig. 3 ist ein Eingangsanschluß mit der Ziffer 1, eine Eingangsschutzschaltung mit 2 und ein Ausgangsanschluß mit 3 bezeichnet. Die Eingangsschutzschaltung 2 beeinflußt prinzipiell den geringen Leistungsverbrauch dieser Schaltung nicht und wird deshalb in der nachfolgenden Beschreibung weggelassen.
Das Eingangssignal am Eingangsanschluß 1 wird direkt zum Emitter eines Eingangstransistors Q 2 geführt, dessen Kollektor über Spannungsteilerwiderstände R 1 und R 2 an eine Spannungsquelle (0 Volt, d. h. bei diesem Ausführungsbeispiel Erde) gelegt ist. Der Kollektor des Transistors Q 2 ist auch mit der Basis eines Transistors Q 3 verbunden, der eine Emitterfolgekonfiguration hat. Der Kollektor des Transistors Q 3 ist an Erde gelegt und sein Emitter durch einen Widerstand R 3 mit einer Spannungsquelle V _TT verbunden. Das Ausgangssignal der Schaltung wird am Emitter des Transistors Q 3 abgegeben. Ein weiterer Transistor Q 9, dessen Basis und Kollektor zusammengeschaltet und mit Erde verbunden sind, liegt parallel zu den Spannungsteilerwiderständen R 1 und R 2, um den tiefen Pegel des Ausgangssignal festzulegen. Durch diesen Klemmtransistor kann die Variation des Basisspannungspegels des Transistors Q 3 in einem bestimmten Bereich begrenzt werden, wodurch ein Abfall in den tiefen Ausgangsspannungspegel erleichtert wird.
Die Basis des Eingangstransistors Q 2 empfängt vom Kollektor des Transistors Q 2 ein Gegenkopplungssignal, dessen Wirkung nachstehend anhand der Fig. 4 beschrieben wird. Das Gegenkopplungssignal wird am Verbindungspunkt der Spannungsteilerwiderstände R 1 und R 2 erzeugt und zur Basis des Transistors Q 2 durch den Emitter eines Transistors Q 4 geführt, dessen Basis mit dem Verbindungspunkt von R 1 mit R 2 verbunden ist und dessen Kollektor an Erde ist. Die Schaltung enthält außerdem eine Stromquelle I, die mit ihrem einen Ende mit der Basis des Transistors Q 2 und mit dem Emitter des Transistors Q 4 und mit ihrem anderen Ende mit einer negativen Spannungsquelle V _EE verbunden ist. Die Stromquelle I ist zum Betrieb des Transistors Q 4 nötig. Bei diesem Ausführungsbeispiel kann diese Stromquelle I durch eine der folgenden Einrichtungen realisiert werden.
(1) Ein Transistor, dessen Basis eine Vorspannung erhält, dessen Emitter mit der negativen Spannungsquelle V _EE über einen Widerstand verbunden ist und dessen Kollektor mit dem Emitter von Q 4 verbunden ist.
(2) Ein Widerstand zwischen dem Emitter von Q 4 und der negativen Versorgungsspannung V _EE.
Für die Betriebsbedingungen eines ECL-Pegeleingangssignals und für die Erzeugung einer Ausgangssignalamplitude von etwa 500 mV wird ein Abfall des Basisspannungspegels des Eingangstransistors Q 2 auf etwa -1,0 Volt angenommen. In diesem Fall kann der Pegel der negativen Spannungsquelle V _EE -1,5 bis -2,0 Volt haben. Daß die Schaltung mit einer so kleinen Versorgungsspannung arbeitet, hat folgende Gründe:
(1) Die negative Spannungsquelle V _EE schließt einzig die Stromquelle I ab, im Gegensatz zu den bekannten Schaltungen gemäß Fig. 1 und 2. Demgemäß beeinflußt die auf etwa -1,8 Volt fallende Eingangs- Tiefpegelspannung den oberen Grenzwert von V _EE nicht.
(2) Obwohl die Basis des Eingangstransistors Q 2 auf etwa -1,0 Volt abfällt, muß nur für den normalen Schaltbetrieb bei dieser Bedingung sichergestellt werden, daß die Bezugsspannung für das Eingangssignal, das ist die Basisspannung von Q 2 aufgrund der Variation der negativen Spannungsquelle V _EE nicht wesentlich schwankt. Bei der Schaltung dieses Ausführungsbeispiels verursacht eine Schwankung von V _EE eine Schwankung des durch Q 4 fließenden Stroms, jedoch verursacht im allgemeinen ein verdoppelter Emitterstrom nur eine kleine Schwankung der Basisemitterspannung des Transistors Q 4, die höchstens 20 mV beträgt, und deshalb schwankt die Bezugsspannung nicht sehr. Beispielsweise erzeugt, wenn ein reiner Widerstand als Stromquelle I für eine negative Spannungsquelle V _EE von -1,5 Volt eingesetzt wird, dieser Widerstand einen Spannungsabfall von etwa 500 mV. In diesem Zustand beträgt die Stromschwankung, auch wenn V _EE um ±10% (±150 mV) schwankt, die Schwankung der Stromquelle I etwa ±30%, wodurch sich die Basisemitterspannung von Q 4 um höchstens 5 bis 10 mV ändert. Demgemäß schwankt die Basisspannung des Eingangstransistors Q 2, das ist die Bezugsspannung ebenfalls höchstens um 5 bis 10 mV.
Aus diesem Grund kann der Pegel der negativen Spannungsquelle V _EE auf -1,5 bis -2,0 Volt in diesem Ausführungsbeispiel abgesenkt werden, wohingegen bei herkömmlichen Schaltungen etwa -2,5 Volt beim Empfang von ECL-Pegelsignalen nötig waren.
Fig. 4 zeigt graphisch die Gleichspannungssignalübertragungskennlinien der in Fig. 3 dargestellten Schaltung, wobei an der Ordinate die Ausgangsspannung am Ausgangsanschluß 3 und an der Abszisse die Eingangsspannung am Eingangsanschluß 1 angetragen wird. Die ausgezogene Kurve D 2 des Diagramms stellt die Kennlinie des in Fig. 3 dargestellten Ausführungsbeispiels dar, wobei eine Hochpegeleingangsspannung von 0,92 Volt, eine Tiefpegeleingangsspannung von -1,73 Volt und eine Ausgangssignalamplitude von 500 mV eingestellt wurde. Die gestrichelte Kurve D 1 des Diagramms stellt die Kennlinie des in Fig. 3 dargestellten Ausführungsbeispiels dar, wobei in diesem Fall das der Basis von Q 2 zugeführte Gegenkopplungssignal durch eine konstante Spannung (-1,5 Volt) ersetzt ist, um eine Ausgangssignalamplitude von 500 mV zu erzeugen. Beide Kurven D 1 und D 2 fallen nicht unter eine Ausgangsspannung von -1,6 Volt bei einer Eingangsspannung unter etwa -1,8 Volt, da sich hier der Klemmtransistor Q 9 auswirkt. Im Falle der Kennlinie D 1 geht die Ausgangsspannung auf -0,9 Volt hoch, wenn sich die Tiefpegel-Eingangsspannung zum erlaubten oberen Grenzwert von -1,6 Volt (tiefer Pegel des ECL-Pegels) bewegt. Die Kennlinie D 2 hat dagegen eine geringere Steigung des Tiefpegel- Ausgangssignals in einem bestimmten Änderungsbereich, wodurch der Rauschgrenzwert durch die Wirkung der Ausgangsgegenkopplung gemäß der Erfindung erhöht werden kann. Durch das Rückkoppeln der Ausgangsspannung zur Bezugsspannung (Basisspannung des Eingangstransistors Q 2) wird nämlich die Gleichspannungsverstärkung der Schaltung verringert, was sich in einer erhöhten Rauschgrenze der Schaltung auswirkt.
Fig. 5 zeigt ein zweites Ausführungsbeispiel der Erfindung. Grundsätzlich ist die dargestellte Schaltung dieselbe wie die in Fig. 3, enthält jedoch eine zusätzliche Kapazität C 1, die zwischen Basis und Emitter des Transistors Q 4 liegt, eine zweite zwischen Kollektoremitter des Eingangstransistors Q 2 liegende Kapazität C 2 und eine über den Spannungsteilerwiderständen R 1 und R 2 liegende dritte Kapazität C 3. Die erste Kapazität C 1 dient zur Verringerung der Impedanz des Gegenkopplungswegs zur Basis des Eingangstransistors Q 2, wodurch der Bezugsspannungspunkt, d. h. die Basis von Q 2 eine genügend kleine Impedanz bezüglich Masse haben kann, auch wenn die Stromquelle I eine extrem kleine Stromstärke abgibt, wie z. B. 50 µA. Die Verringerung der Impedanz des Bezugsspannungspunkts verhindert, daß sich die Verzögerung der Schaltung erhöht, die bei dem Übergang eines Eingangsimpulses aufgrund eines zum Bezugsspannungspunkt hinzugefügten Schaltrauschens auftreten würde, wodurch sich evtl. die Leistung der Schaltung verbessert. Die Kapaizität C 1 kann für einen schnellen Betrieb bei einer Eingangsanstiegszeit von 1 ns etwa 0,5 pF sein und nimmt im Layout der Schaltung einen geringen Platz ein. Demgemäß verhütet die hinzugefügte erste Kapazität C 1, daß sich das Ansprechverhalten verschlechtert, was auftreten würde, wenn die Stromquelle I eine sehr kleine Stromstärke wie um 50 µA erzeugt. Dies wirkt sich in einer Verringerung des Leistungsverbrauchs der Schaltung aus.
Als nächstes wird die Wirkung der zweiten Kapazität C 2 beschrieben. Die zweite Kapazität C 2 ist zwischen dem Emitter und dem Kollektor des Transistors Q 2 eingeschaltet und stellt einen vorübergehenden Bypass für ein Impulssignal vom Eingangsanschluß 1 zur Basis des Emitterfolgertransistors Q 3 dar. Obwohl die Signalübertragungsgeschwindigkeit durch Erhöhung des Kollektorstroms von Q 2 gesteigert würde, minimiert die Wechselspannungskopplung zwischen dem Eingangsanschluß der Basis von Q 3 mittels der Kapazität C 2 die Verzögerungszeit während der Kollektorstrom von Q 2 klein bleibt. Fig. 6 zeigt graphisch das Verhältnis zwischen der Signalübertragungs-Verzögerungszeit und dem Wert der Kapazität C 2 für den Fall, wo der Eingangstransistor Q 2 im vollkommen ausgeschalteten und im leitenden Zustand bei einem Kollektorstrom von 100 µA ist, entsprechend einem hohen bzw. einem tiefen Eingangssignal am Eingangsanschluß 1. Da der Transistor Q 3 durch eine extrem kleine Stromstärke von im Mittel 50 µA betrieben wird, hat die Schaltung ohne die Kapazität C 2 eine beträchtliche Verzögerung. Das Ansprechverhalten (d. h. die Verzögerungszeit) der Schaltung wird jedoch durch Erhöhung der Kapazität C 2 wesentlich verbessert, ohne daß es nötig wäre, den Kollektorstrom von Q 2 zu erhöhen. Ein kleiner Kollektorstrom von Q2 ermöglicht nicht nur einen kleinen Leistungsverbrauch, sondern auch eine kleine Eingangskapazität der Schaltung, was einen Vorteil für die Beschleunigung der Schaltung darstellt. Demgemäß dient die zweite Kapazität C 2 zur Leistungsverbesserung der Schaltung sowohl bezüglich einer kleineren Verzögerungszeit als auch hinsichtlich eines kleineren Leistungsverbrauchs.
Nun wird die Wirkung der dritten Kapazität C 3 beschrieben. Im allgemeinen empfängt eine LSI-Schaltung, die mit ECL-Pegeln arbeitet, eine Signalamplitude von 900 mV am Eingang der Eingangspufferschaltung. Dabei reicht die Signalamplitude innerhalb der Schaltung, d. h. am Ausgang der Eingangspufferschaltung von 500 bis 600 mV und ist kleiner als die äußere Signalamplitude. Wenn das Eingangssignal vom tiefen Zustand zum hohen Zustand übergeht, neigt das Ausgangssignal zu Überschwingern über den stationären Hochpegelzustand. Dies tritt insbesondere auf, wenn das Eingangssignal durch den von der zweiten Kapazität C 2 gebildeten Bypass der Basis des Ausgangstransistors Q 3 anliegt. In Fig. 7 ist dieser Vorgang dargestellt, wobei V 1 die Signalform des Eingangssignals und V 2 die Signalform des Ausgangssignals am Ausgangsanschluß 3 bei Null pF der dritten Kapazität C 3 darstellen. Wie dieses Diagramm zeigt, geht der überschwingende Pegel des hohen Ausgangssignals innerhalb 4 ns nicht auf den stationären Zustand zurück. Der Grund für diese längere Ausgleichszeit liegt darin, daß der kleinere Q 2-Strom, der im Mittel etwa 50 µA beträgt, größere Werte für die Spannungsteilerwiderstände R 1 und R 2 erfordert, z. B. jeweils 2 kΩ und 3 kΩ und folglich zum Entladen übermäßiger gespeicherter Ladungen eine längere Zeit benötigt wird. Die in Fig. 7 dargestellte Signalform V 3 zeigt das Ausgangssignal, wenn die dritte über den Spannungsteilerwiderständen liegende Kapazität C 3 0,3 pF trägt. In diesem Falle hat C 2 1,0 pF für Toleranzen aufgrund des Ergebnisses der Fig. 6.
Aus Fig. 7 ist ersichtlich, daß die Kapazität C 3 verhindert, daß das Ausgangssignal über den stationären Pegel schwingt, wenn der Pegel des Eingangssignals geschaltet wird. Die Verbesserung der Ausgangssignalform durch die Kapazität C 3 hat folgende Gründe:
(1) Zur Erzeugung einer Ausgangssignalamplitude (500 mV) kleiner als die Eingangssignalamplitude (900 mV) wird das Eingangssignal vorübergehend durch die zwei Kapazitäten C 2 und C 3 aufgeteilt und der Basis des Ausgangstransistors Q 3 ein Spannungswert zugeführt, der die Ausgangssignalamplitude anpaßt.
(2) Auch wenn die Spannungsteilung durch C 2 und C 3 nicht in gewünschter Weise stattfindet, wodurch sich ein vom stationären Pegel abweichender Ausgangssignalpegel ergibt, wirkt die parallel zu den Spannungsteilerwiderständen R 1 und R 2 eingeschaltete Kapazität C 3 auf den Emitterfolger Q 3 ein, so daß dieser eine verringerte Basisimpedanz hat, wodurch eine in der Basis gespeicherte Überschußladung schneller als im Falle ohne die Kapazität C 3 abgeführt werden kann.
Falls der Ausgangssignalpegel sich in einer kürzeren Zeit zum stationären Pegel absenkt, kann die Schaltung auf Eingangsimpulse mit einem Schaltintervall von 2 bis 3 ns ohne wesentliche Erhöhung der Verzögerung ansprechen. Demgemäß wird durch die Einschaltung der dritten Kapazität C 3 der Ausgangssignalpegel schneller zum stationären Pegel absinken und dadurch die Signalübertragungsverzögerung verringern, und die Schaltung kann normal für Eingangsimpulse mit einem kürzeren Schaltintervall arbeiten.
Die Kapazitäten C 1, C 2 und C 3 können bei diesem Ausführungsbeispiel leicht in Form in Sperrichtung vorgespannter pn-Übergangsdioden oder wenig in Durchlaßrichtung vorgespannter pn-Übergangsdioden realisiert werden. Die pn-Übergangsdioden können durch Schottky-Dioden ersetzt werden. Alternativ können die Kapazitäten in sehr kleinen Bereichen realisiert werden, indem ein Werkstoff wie Tantaloxid (Ta₂O₅) eingebracht wird.
Aus der obigen Beschreibung wird deutlich, daß die Wirkungen der Kapazitäten C 1, C 2 und C 3 unterschiedlich voneinander sind und daß die Kapazitäten deshalb nicht immer alle in die Schaltung eingebracht werden müssen, sondern je nach Bedarf einzelne davon implementiert werden können.
In Fig. 8 ist ein drittes Ausführungsbeispiel der Erfindung dargestellt. Der Schaltungsaufbau unterscheidet sich von dem in Fig. 5 dargestellten darin, daß der Eingangstransistor Q 2 durch einen Multiemittertransistor Q 20 ersetzt ist, und ein weiterer Eingangsanschluß 12, eine weitere Eingangsschutzschaltung 22 und eine zusätzliche Kapazität C 22 vorgesehen ist. Diese Schaltung funktioniert nicht nur als Eingangspufferschaltung, sondern auch als (logisches) UND-Glied, das ein Ausgangssignal für mehrere den Eingangsanschlüssen zugeführte Eingangssignale erzeugt. Offensichtlich sind die Eingangsschutzschaltungen 2 und 22 unnötig, wenn die Schaltung als logisches Glied verwendet wird. Obwohl das in Fig. 8 dargestellte Ausführungsbeispiel nur zwei Eingangsanschlüsse 1 und 12 zeigt, können diese leicht erweitert werden und damit mehr als zwei Eingangssignale zugeführt werden, indem ein Multiemittertransistor Q 20 mit der entsprechenden Anzahl Emitter verwendet wird. Der Eingangsmultiemittertransistor Q 20 kann offensichtlich durch eine Anzahl von Transistoren ersetzt werden, deren Basen und Kollektoren jeweils gemeinsam verbunden sind und deren Emitter mit einzelnen Eingangsanschlüssen verbunden sind.
Die zwischen Basis und Emitter von Q 4 vorgesehene erste Kapazität C 1 bewirkt, daß sich die Impedanz des Gegenkopplungswegs verringert; die zwischen Emitter und Kollektor von Q 20 vorgesehene zweite Kapazität C 2 (C 22) bewirkt eine Beschleunigung des Signaltransfers; und die parallel zum Spannungsteiler R 1 und R 2 vorgesehene dritte Kapazität C 3 bewirkt die Minimierung der Ausgleichszeit des Ausgangssignals wie beim vorangehenden Ausführungsbeispiel. Da die Kapazitäten C 1, C 2 (C 22) und C 3 unabhängig voneinander wirken, müssen sie nicht immer alle in der Schaltung enthalten sein, sondern es können nur einige zum Erreichen des gewünschten Zwecks vorgesehen sein.
Die erfindungsgemäße Schaltung realisiert eine wired-OR-Logik, indem der Emitter des Emitterfolgers Q 3 mit demselben Teil einer anderen Schaltung oder anderer Schaltungen gemäß Fig. 9 zusammengelegt werden. Im Schaltungsaufbau der Fig. 9 entspricht der Block A der in Fig. 3 dargestellten Schaltung, bei der der Transistor Q 3 der Widerstand R 3 und die Eingangsschutzschaltung 2 weggelassen ist. Die Eingangsschutzschaltung wird hier vernachlässigt, da sie zu der logischen Funktion nicht beiträgt, kann jedoch selbstverständlich vorgesehen sein.
Der Schaltungsblock A kann auch mit der in Fig. 5 oder Fig. 8 dargestellten Schaltung mit Ausnahme des Ausgangstransistors Q 3 identisch sein. Der Block B, dem eine Emitterfolgerstufe Q 3 B folgt, stellt eine weitere mit Block A vergleichbare Schaltung dar, oder beide Blöcke können vollständig identisch sein. Im andern Fall kann der Stromschalter einer ECL-Schaltung für Block B verwendet werden. Obwohl in Fig. 9 aus zwei Eingangsschaltungsteilen beispielhaft eine wired-OR-Logik aufgebaut ist, kann die Schaltung genauso erweitert werden, um mehr als drei Eingängen zu empfangen. Demgemäß kann jede wired-OR-Schaltung realisiert werden, indem der Ausgangsanschluß 3 der erfindungsgemäßen Schaltung gemeinsam mit den Emitterfolgerausgängen anderer Schaltungen verbunden wird.
Gemäß der vorliegenden Erfindung kann, wie oben beschrieben, die Versorgungsspannung einer Schaltung, die das ECL-Pegelsignal empfängt, vom herkömmlichen Grenzwert von -2,5 Volt auf etwa -1,5 bis -2,0 Volt verringert werden, wodurch sich der Leistungsverbrauch beträchtlich verringert. Außerdem kann die erfindungsgemäße Schaltung entweder als logisches UND-Glied oder als wired-OR-Logikschaltung und andernfalls genauso als Eingangspufferschaltung verwendet werden.

Claims

1. Eingangspufferschaltung mit
einem Eingangstransistor (Q 2), der ein Eingangssignal an seiner Emitterelektrode empfängt;
einem Emitterfolgertransistor (Q 3), der von der Kollektorelektrode des Eingangstransistors (Q 2) ein Signal empfängt und ein Ausgangssignal an seiner Emitterelektrode abgibt, gekennzeichnet durch Spannungsteilerwiderstände (R 1, R 2), die mit der Kollektorelektrode des Eingangstransistors (Q 2) verbunden sind, und
eine Gegenkopplungsschaltung (Q 4, I), die ein von einem Teilerabgriff der Spannungsteilerwiderstände (R 1, R 2) abgegebenes Signal zur Basiselektrode des Eingangstransistors (Q 2) zurückführt.

2. Eingangspufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gegenkopplungsschaltung einen Transistor(Q 4) aufweist, dessen Basiselektrode ein am Verbindungspunkt der Spannungsteilerwiderstände erzeugtes Signal empfängt und dessen Emitterelektrode mit der Basiselektrode des Eingangstransistors (Q 2) verbunden ist, wobei eine Konstantstromquelle (I) dem Transistor (Q 4) Strom zuführt.

3. Eingangspufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie weiterhin eine Klemmschaltung (Q 9) aufweist, die parallel zu den Spannungsteilerwiderständen geschaltet ist.

4. Eingangspufferschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Klemmschaltung einen Transistor (Q 9) aufweist, dessen Basis- und Kollektorelektroden gemeinsam mit einem Ende der Spannungsteilerwiderstände und dessen Emitterelektrode mit dem anderen Ende der Spannungsteilerwiderstände verbunden ist.

5. Eingangspufferschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Konstantstromquelle einen Transistor aufweist, an dessen Basiselektrode eine Vorspannung angelegt ist, dessen Emitterelektrode durch einen Widerstand an eine negative Spannungsquelle gelegt ist und dessen Kollektorelektrode mit der Basiselektrode des Eingangstransistors verbunden ist.

6. Eingangspufferschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Konstantstromquelle einen zwischen der Basiselektrode des Eingangstransistors und einer negativen Spannungsquelle eingeschalteten Widerstand aufweist.

7. Eingangspufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie außerdem mindestens eine erste Kapazität (C 1) parallel zum Gegenkopplungssignalweg der Gegenkopplungsschaltung, eine zweite Kapazität (C 2) zwischen Kollektor und Emitterelektrode des Eingangstransistors und eine dritte Kapazität (C 3) paralle zu den Spannungsteilerwiderständen aufweist.

8. Als Logikschaltung verwendete Eingangspufferschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangstransistor als Mehrfachemittertransistor (Q 20) ausgeführt ist, an dessen Emitterelektroden jeweils Eingangssignale empfangen werden.

9. Logikschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Mehrfachemitter-Eingangstransistor die seinen Mehrfachemitterelektroden angelegten Eingangssignale logisch UND verknüpft.

10. Logikschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Gegenkopplungsschaltung einen Transistor (Q 4), dessen Basiselektrode das am Verbindungspunkt der Spannungsteilerwiderstände erzeugte Signal empfängt und dessen Emitterelektrode mit der Basiselektrode des Eingangstransistors verbunden ist und eine Konstantstromquelle (I) aufweist, die dem Transistor (Q 4) Strom zuführt.

11. Logikschaltung nach Anspruch 10, dadurch gekennzeichnet, daß sie weiterhin eine Klemmschaltung (Q 9) aufweist, die parallel zu den Spannungsteilerwiderständen liegt.

12. Logikschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Klemmschaltung einen Transistor aufweist, dessen Basis und Kollektorelektroden gemeinsam mit einem Ende der Spannungsteilerwiderstände und dessen Emitterelektrode mit dem anderen Ende der Spannungsteilerwiderstände verbunden sind.

13. Logikschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Konstantstromquelle (I) einen Transistor aufweist, an dessen Basiselektrode eine Vorspannung angelegt ist, dessen Emitterelektrode mittels eines Widerstandes an eine negative Spannungsquelle geführt ist und dessen Kollektorelektrode mit der Basiselektrode des Eingangstransistors verbunden ist.

14. Logikschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Konstantstromquelle einen die Basiselektrode des Eingangstransistors mit einer negativen Spannungsquelle verbindenden Widerstand aufweist.

15. Logikschaltung nach Anspruch 10, dadurch gekennzeichnet, daß sie weiterhin zumindest eine erste Kapazität (C 1) parallel zum Gegenkopplungssignalweg der Gegenkopplungsschaltung eine zweite Kapazität (C 2) zwischen dem Kollektor und der Emitterelektrode des Eingangstransistors und eine dritte Kapazität (C 3) parallel zu den Spannungsteilerwiderständen aufweist.

16. Logikschaltung, gekennzeichnet durch einen Eingangsanschluß (1);
eine erste Schaltung (A), die einen Eingangstransistor (Q 2), der ein Eingangssignal an seinem mit dem Eingangsanschluß verbundenen Emitter empfängt, Spannungsteilerwiderstände (R 1, R 2) und eine Gegenkopplungsschaltung (Q 4) aufweist, die das von den Spannungsteilerwiderständen erzeugte Spannungssignal zur Basis des Eingangstransistors zurückführt;
einen ersten Emitterfolgertransistor (Q 3), der ein Eingangssignal von dem Kollektor des Eingangstransistors der ersten Schaltung empfängt und an seinem Emitter ein Ausgangssignal abgibt,
eine zweite Schaltung (B), die ein Ausgangssignal abgibt, das einem Emitterfolgertransistor zugeführt wird;
einen zweiten Emitterfolgertransistor (Q 3 B), der das Ausgangssignal der zweiten Schaltung (B) empfängt und ein Ausgangssignal an seinem Emitter abgibt; und
einen Ausgangsanschluß (3), der die Emitter des ersten und zweiten Emitterfolgertransistors miteinander verbindet.

17. Logikschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die zweite Schaltung weiterhin aufweist:
einen Eingangstransistor, der ein Eingangssignal an seiner Emitterelektrode empfängt und an seiner Kollektorelektrode ein Signal an den Ausgangstransistor abgibt,
ein mit der Kollektorelektrode des Eingangstransistors verbundenes Spannungsteiler-Widerstandspaar und
eine Gegenkopplungsschaltung, die das von dem Spannungsteiler-Widerstandspaar erzeugte Signal zur Basiselektrode des Eingangstransistors zurückführt.