DE102005004425A1 - Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente - Google Patents

Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente Download PDF

Info

Publication number
DE102005004425A1
DE102005004425A1 DE102005004425A DE102005004425A DE102005004425A1 DE 102005004425 A1 DE102005004425 A1 DE 102005004425A1 DE 102005004425 A DE102005004425 A DE 102005004425A DE 102005004425 A DE102005004425 A DE 102005004425A DE 102005004425 A1 DE102005004425 A1 DE 102005004425A1
Authority
DE
Germany
Prior art keywords
transistor
comparator
transistors
comparator circuitry
channel mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005004425A
Other languages
English (en)
Inventor
Pramod Acharya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005004425A priority Critical patent/DE102005004425A1/de
Priority to CNA2006100739057A priority patent/CN1874153A/zh
Priority to US11/341,845 priority patent/US20060202724A1/en
Priority to JP2006022540A priority patent/JP2006217612A/ja
Publication of DE102005004425A1 publication Critical patent/DE102005004425A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiter-Bauelement mit einer Komparator-Schaltungsanordnung (1), sowie eine Komparator-Schaltungsanordnung (1), insbesondere Komparator-/Receiver-Schaltungsanordnung, mit einem ersten und zweiten Transistor (8, 9), deren Steuereingänge miteinander verbunden sind, und mit einem dritten Transistor (10), an dessen Steuereingang ein Eingangs-Signal (VIN) angelegt wird, und der mit dem ersten Transistor (8) verbunden ist, und mit einem vierten Transistor (11), an dessen Steuereingang ein Referenz-Signal (VREFmod, VER) angelegt wird, und der mit dem zweiten Transistor (9) verbunden ist, wobei der Steuereingang des dritten Transistors (10) über eine Kopplungseinrichtung (22) mit den Steuereingängen des ersten und zweiten Transistors (8, 9) verbunden ist.

Description

  • Die Erfindung betrifft eine Komparator-Schaltungsanordnung gemäß Oberbegriff des Anspruchs 1, insbesondere eine Komparator-/Receiver-Schaltungsanordnung, sowie ein Halbleiter-Bauelement mit einer derartigen Schaltungsanordnung.
  • Bei Halbleiter-Bauelementen, insbesondere z.B. bei Speicherbauelementen wie – z.B, auf CMOS-Technologie beruhenden – DRAMs (DRAM = Dynamic Random Access Memory bzw. dynamischer Schreib-Lese-Speicher), SRAMs (SRAM = Static Random Access Memory), etc., etc., und/oder z.B. bei entsprechenden, integrierten (analogen bzw. digitalen) Rechenschaltkreisen, sowie sonstigen elektrischen Schaltungen, werden häufig sog. Komparator-/Receiver-Schaltungsanordnungen verwendet.
  • Eine Komparator-/Receiver-Schaltungsanordnung dient dazu, ein an einem Eingang des Halbleiter-Bauelements anliegendes Signal zu verstärken, z.B. ein Takt-Signal.
  • Takt-Signale dienen dazu, innerhalb des Halbleiter-Bauelements die Verarbeitung bzw. Weiterschaltung der Daten zeitlich zu koordinieren.
  • Bei herkömmlichen Halbleiter-Bauelementen wird dabei i.A. ein – auf einer Einzel-Leitung anliegendes – Einzel-Taktsignal eingesetzt (d.h. ein sog. „single ended"-Taktsignal).
  • Die Daten können dann z.B. jeweils bei der ansteigenden Taktflanke des Einzel-Taktsignals weitergeschaltet werden (oder alternativ z.B. jeweils bei der abfallenden Einzel-Taktsignal-Flanke).
  • Des weiteren sind im Stand der Technik bereits sog. DDR-Bauelemente, insbesondere DDR-DRAMs bekannt (DDR-DRAM = Double Data Rate – DRAM bzw. DRAM mit doppelter Datenrate).
  • Bei DDR-Bauelementen werden – statt eines einzelnen, auf einer Einzel-Leitung anliegenden Taktsignals („single ended"-Taktsignal) – zwei auf zwei getrennten Leitungen anliegende, differentielle, gegengleich-inverse Taktsignale verwendet.
  • Immer dann, wenn z.B. das erste Taktsignal der beiden Taktsignale von einem Zustand „logisch hoch" (z.B. einem hohen Spannungspegel) auf einen Zustand „logisch niedrig" (z.B. einen niedrigen Spannungspegel) wechselt, ändert das zweite Taktsignal – im wesentlichen gleichzeitig – seinen Zustand von „logisch niedrig" auf „logisch hoch" (z.B. von einem niedrigen auf einen hohen Spannungspegel).
  • Umgekehrt ändert immer dann, wenn das erste Taktsignal von einem Zustand „logisch niedrig" (z.B. einem niedrigen Spannungspegel) auf einen Zustand „logisch hoch" (z.B. einen hohen Spannungspegel) wechselt, das zweite Taktsignal (wiederum im wesentlichen gleichzeitig) seinen Zustand von „logisch hoch" auf „logisch niedrig" (z.B. von einem hohen auf einen niedrigen Spannungspegel).
  • In DDR-Bauelementen werden die Daten i.A. sowohl bei der ansteigenden Flanke des ersten Taktsignals, als auch bei der ansteigenden Flanke des zweiten Taktsignals (bzw. sowohl bei der abfallenden Flanke des ersten Taktsignals, als auch bei der abfallenden Flanke des zweiten Taktsignals) weitergeschaltet.
  • Damit erfolgt in einem DDR-Bauelement die Weiterschaltung der Daten häufiger bzw. schneller (insbesondere doppelt so häufig, bzw. doppelt so schnell), wie bei entsprechenden, herkömmlichen Bauelementen mit Einzel- bzw. „single ended" – Taktsignal – d.h. die Datenrate ist höher, insbesondere doppelt so hoch, wie bei entsprechenden, herkömmlichen Bauelementen.
  • Herkömmliche – z.B. zur Verstärkung von Takt-Signalen verwendete – Komparator-/Receiver-Schaltungsanordnungen können z.B. in Form eines Differenzverstärkers mit Strom-Spiegel-Schaltung ausgestaltet sein.
  • Häufig sind derartige, herkömmliche Komparator-/Receiver-Schaltungsanordnungen so ausgestaltet, dass ein eingegebenes differentielles Signal (z.B. ein differentielles Takt-Signal) in ein „single-ended" Signal umgewandelt wird.
  • Herkömmliche Komparator-/Receiver-Schaltungsanordnungen haben u.a. den Nachteil, dass sie relativ sensibel auf Prozess-, Spannungs-, und/oder Temperatur-Schwankungen, etc. reagieren – relativ hohe Prozess-, Spannungs-, und/oder Temperatur-Schwankungen können somit zu einer Beeinträchtigung der Zuverlässigkeit der entsprechenden Komparator-/Receiver-Schaltungsanordnungen führen.
  • Als Kenngröße für die Zuverlässigkeit von Komparator-/Receiver-Schaltungsanordnungen kann z.B. der „Input-Rise-Time – Output-Rise-Time-" Skew verwendet (bzw. der „Input-Fall-Time – Output-Fall-Time-" Skew).
    •
  • Die Erfindung hat zur Aufgabe, eine neuartige Komparator-Schaltungsanordnung zur Verfügung zu stellen, insbesondere eine neuartige Komparator-/Receiver-Schaltungsanordnung, sowie ein Halbleiter-Bauelement mit einer derartigen Schaltungsanordnung.
  • Sie erreicht dieses und weitere Ziele durch den Gegenstand der Ansprüche 1 und 21.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Aspekt der Erfindung wird eine Komparator-Schaltungsanordnung mit einem ersten und zweiten Transistor bereitgestellt, deren Steuereingänge miteinander verbunden sind, und mit einem dritten Transistor, an dessen Steuereingang ein Eingangs-Signal (VIN) angelegt wird, und der mit dem ersten Transistor verbunden ist, und mit einem vierten Transistor, an dessen Steuereingang ein Referenz-Signal (VREFmod, VER) angelegt wird, und der mit dem zweiten Transistor verbunden ist, wobei der Steuereingang des dritten Transistors über eine Kopplungseinrichtung mit den Steuereingängen des ersten und zweiten Transistors verbunden ist.
  • Vorteilhaft weist die Kopplungseinrichtung einen Kondensator auf.
  • Gemäß einem vorteilhaften Aspekt der Erfindung weist die Komparator-Schaltungsanordnung einen weiteren Transistor auf, an dessen Steuereingang das Eingangs-Signal (VIN) angelegt wird, und der mit den Steuereingängen des ersten und zweiten Transistors verbunden ist.
  • Besonders vorteilhaft weist die Komparator-Schaltungsanordnung einen zusätzlichen Transistor auf, an dessen Steuereingang das Eingangs-Signal (VIN) angelegt wird, und der mit dem dritten und vierten Transistor verbunden ist.
    •
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung einer Komparator-Schaltungsanordnung, insbesondere Komparator-/Receiver-Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 1 ist eine schematische Darstellung einer Komparator-, insbesondere Komparator-/Receiver-Schaltungsanordnung 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • Die Schaltungsanordnung 1 kann z.B. in ein Halbleiter-Bauelement eingebaut sein, z.B. in ein – auf CMOS-Technologie beruhendes – DRAM-Speicherbauelement (DRAM = Dynamic Random Access Memory bzw. dynamischer Schreib-Lese-Speicher), ein SRAM-Speicherbauelement (SRAM = Static Random Access Memory), etc., etc., und/oder in einen beliebigen integrierten (analogen bzw. digitalen) Rechenschaltkreis, etc., bzw. – allgemein ausgedrückt – kann Teil einer beliebigen sonstigen elektrischen Schaltung sein.
  • Beim DRAM-Speicherbauelement kann es sich z.B. um ein DDR-DRAM (DDR-DRAM = Double Data Rate – DRAM bzw. DRAM mit doppelter Datenrate) handeln.
  • Dieses weist zwei Eingangs-Taktanschlüsse (z.B. entsprechende, mit entsprechenden Pins verbundene Bauelement-Pads) auf, wobei an den ersten Taktanschluß ein – von einem externen Taktsignal-Geber, d.h. von außen her stammendes – erstes Taktsignal clk angelegt wird, und an den zweiten Taktanschluß – ebenfalls durch den externen Taktsignal-Geber – ein zweites Taktsignal bclk.
  • Bei den beiden Taktsignalen clk und bclk kann es sich z.B. um sog. differentielle, d.h. gegengleich-inverse Taktsignale handeln: Immer dann, wenn z.B. das erste Taktsignal clk von einem Zustand „logisch hoch" auf einen Zustand „logisch niedrig" wechselt, wechselt das zweite Taktsignal bclk – im wesentlichen gleichzeitig – seinen Zustand von „logisch niedrig" auf „logisch hoch".
  • Umgekehrt wechselt immer dann, wenn das erste Taktsignal clk von einem Zustand „logisch niedrig" auf einen Zustand „logisch hoch" wechselt, das zweite Taktsignal bclk – im wesentlichen gleichzeitig – seinen Zustand von „logisch hoch" auf „logisch niedrig".
  • Die Komparator-/Receiver-Schaltungsanordnung 1 dient dazu, ein an einer Leitung 2 anliegendes Signal VIN zu verstärken, und an einer entsprechenden Ausgangs-Leitung 3 ein entsprechendes – aus dem Signal VIN gewonnenes – Ausgangs-Signal OUT bereitzustellen.
  • Bei dem Eingangs-Signal kann es sich z.B. um das o.g. Taktsignal clk oder bclk handeln, oder um ein beliebiges anderes (extern an einem entsprechenden Pin des Halbleiter-Bauelements anliegendes, oder ein intern im Halbleiter-Bauelement bereitgestelltes) Signal, z.B. um ein an einem Daten- oder Steuereingang des Halbleiter-Bauelement anliegendes Daten- oder Steuer-Signal.
  • Insbesondere dient die Komparator-/Receiver-Schaltungsanordnung 1 zur Verstärkung eines an der Leitung 2 anliegenden, hochfrequenten „low swing" Signals: Liegt der Spannungspegel des Signals VIN über dem Spannungspegel eines an einer Leitung 4 anliegenden Referenzsignals VREF (z.B. VDD/2, z.B. 0.75V) – bzw. wie weiter unten noch genauer erläutert wird, eines Referenzsignals VREFmod -, soll ein entsprechender „positiver" swing detektiert werden (mittels eines entsprechenden – dann „logisch hohen" (oder alternativ: „logisch niedrigen") – Ausgangs-Signals OUT). Umgekehrt soll, falls der Spannungspegel des Signals VIN unter dem Spannungspegel des an der Leitung 4 anliegenden Referenzsignals VREF (z.B. VDD/2, z.B. 0.75V) – bzw. des Referenzsignals VREFmod – liegt, ein entsprechender „negativer" swing detektiert werden (mittels eines entsprechenden – dann „logisch niedrigen" (oder alternativ: „logisch hohen") – Ausgangs-Signals OUT).
  • Wie aus 1 hervorgeht, weist die Komparator-/Receiver-Schaltungsanordnung 1 eine Eingangs-Stufe 5 („Receiver Stage"), eine Ausgangs-Stufe 6 („Driver Stage"), und eine Referenz-Pegel-Konvertier-Stufe 7 („Reference Level Converter") auf.
  • Zur Signalverstärkung sind in der Eingangs-Stufe 5 mehrere Transistoren 8, 9, 10, 11 vorgesehen (hier: entsprechende n-Kanal-MOSFETS 10, 11, und entsprechende p-Kanal-MOSFETS 8, 9, wobei der p-Kanal-MOSFET 9 als Strom-Spiegel fungiert, und der p-Kanal-MOSFET 8 als Last).
  • Die Sourcen der p-Kanal-MOSFETS 8, 9 sind über Leitungen 12, 13 an die Versorgungsspannung RCV_SUP angeschlossen (wobei RCV_SUP z.B. 1.5 V betragen kann).
  • Das Gate des p-Kanal-MOSFETS 8 ist über eine Leitung 14 an das Gate des p-Kanal-MOSFETS 9 angeschlossen.
  • Der Drain des p-Kanal-MOSFETS 8 ist über eine Leitung 15 mit der Ausgangs-Stufe 6 verbunden, und über eine Leitung 16 an den Drain des n-Kanal-MOSFETS 10 angeschlossen.
  • Das Gate des n-Kanal-MOSFETS 10 ist mit der o.g. (Eingangs)Leitung 2 verbunden, sowie – wie weiter unten noch genauer erläutert wird – über eine Leitung 17 mit einer Swing/Slew-Begrenzungs-Schaltung 18, über eine Leitung 19 mit einer weiteren Swing/Slew-Begrenzungs-Schaltung 20, und über eine Leitung 21 mit einer AC-Kopplungseinrichtung 22.
  • Wie weiter aus 1 hervorgeht, ist der Drain des p-Kanal-MOSFETS 9 über eine Leitung 23 an den Drain des n-Kanal-MOSFETS 11 angeschlossen.
  • Das Gate des n-Kanal-MOSFETS 11 ist über eine Leitung 24 mit der o.g. Referenz-Pegel-Konvertier-Stufe 7 verbunden.
  • Die Source des n-Kanal-MOSFETS 10 ist über eine Leitung 25 mit einem Widerstand 26, einem Kondensator 27, und dem Drain eines n-Kanal-MOSFETS 28 verbunden.
  • Entsprechend ähnlich ist auch die Source des n-Kanal-MOSFETS 11 – über eine Leitung 29 – mit dem Widerstand 26, dem Kondensator 27, und dem Drain des n-Kanal-MOSFETS 28 verbunden.
  • Der Widerstand 26 ist über eine Leitung 30 mit dem Drain eines n-Kanal-MOSFETS 31 verbunden.
  • Das Gate des n-Kanal-MOSFETS 31 ist über eine Leitung 32 mit dem Kondensator 27 verbunden, und ist über eine Leitung 33 an die Source des n-Kanal-MOSFETS 28 angeschlossen, und ist mit einer Leitung 34 verbunden, an die ein Freigabe-Signal (Enable Signal EN) angelegt werden kann.
  • Die Source des n-Kanal-MOSFETS 31 ist über eine Leitung 35 an das Massepotential (RCV_GND) angeschlossen.
  • Mit Hilfe des an der Leitung 34 angelegten, den n-Kanal-MOSFET 31 entsprechend steuernden Freigabe-Signals (Enable Signal EN) kann – abhängig vom Zustand des Freigabe-Signals – in der Komparator-/Receiver-Schaltungsanordnung 1 der Pfad zwischen der Versorgungsspannung RCV_SUP, und dem Massepotential (RCV_GND) entweder entsprechend gesperrt, oder freigegeben werden (und dadurch die Komparator-/Receiver-Schaltungsanordnung 1 insgesamt entweder in einen gesperrten, oder freigegebenen Zustand gebracht werden).
  • Wie aus 1 weiter hervorgeht, weist die Ausgangs-Stufe 6 der Komparator-/Receiver-Schaltungsanordnung 1 zwei Transistoren 41, 42 auf (und zwar einen n-Kanal-MOSFET 42, und einen p-Kanal-MOSFET 41).
  • Die Gates des n-Kanal- und des p-Kanal-MOSFETS 41, 42 sind an die o.g. Leitung 15 angeschlossen (und damit an die Eingangs-Stufe 5).
  • Die Source des p-Kanal-MOSFETS 41 ist an die o.g. Versorgungsspannung (RCV_SUP) angeschlossen, und die Source des n-Kanal-MOSFETS 42 ist mit dem Massepotential (RCV_GND) verbunden.
  • Die Drains des n-Kanal- und des p-Kanal-MOSFETS 41, 42 sind an die o.g. (Ausgangs-)Leitung 3 angeschlossen, an der – wie erläutert – das von der Komparator-/Receiver-Schaltungsanordnung 1 bereitgestellte Ausgangs-Signal OUT abgegriffen werden kann.
  • Wie aus 1 weiter hervorgeht, weist die Referenz-Pegel-Konvertier-Stufe 7 der Komparator-/Receiver-Schaltungsanordnung 1 mehrere Transistoren 51, 52, 53, 54, 55, 56 auf (und zwar mehrere n-Kanal-MOSFETS 53, 54, 55, 56, und mehrere p-Kanal-MOSFETS 51, 52).
  • Die Sourcen der p-Kanal-MOSFETS 51, 52 sind an die o.g. Versorgungsspannung (RCV_SUP) angeschlossen.
  • Das Gate des p-Kanal-MOSFETS 51 ist über eine Leitung 57 an das Gate des p-Kanal-MOSFETS 52 angeschlossen.
  • Der Drain des p-Kanal-MOSFETS 51 ist mit dem Drain des n-Kanal-MOSFETS 53 verbunden, und der Drain des p-Kanal-MOSFETS 52 ist mit dem Drain des n-Kanal-MOSFETS 54 verbunden.
  • Die Sourcen der n-Kanal-MOSFETS 53, 54 sind mit dem Drain des n-Kanal-MOSFETS 55 verbunden, dessen Source mit dem Drain des n-Kanal-MOSFETS 56 verbunden ist.
  • Die Source des n-Kanal-MOSFETS 56 ist mit dem Massepotential (RCV_GND) verbunden, und das Gate des n-Kanal-MOSFETS 56 ist an eine Leitung 58 angeschlossen, an die das o.g. – oder ein beliebiges anderes – Freigabe-Signal (Enable Signal EN) angelegt werden.
  • Das Gate des n-Kanal-MOSFETS 55, und das Gate des n-Kanal-MOSFETS 54 sind an die o.g. Leitung 4 angeschlossen (an der, wie oben erläutert, das o.g. Referenzsignal VREF anliegt).
  • Mit Hilfe der Referenz-Pegel-Konvertier-Stufe 7 wird das – ggf. entsprechend starken Schwankungen (z.B. bis zu 5%) unterworfene – Referenzsignal VREF in ein an der o.g. – mit dem Gate des n-Kanal-MOSFETS 53 (bzw. dessen Drain, und dem Drain des p-Kanal-MOSFETS 51) verbundenen – Leitung 24 ausgegebenes modifiziertes Referenzsignal VREFmod umgewandelt, das nur geringen Schwankungen unterworfen ist (und z.B. einen etwas höheren Spannungspegel aufweist, als das Referenzsignal VREF (z.B. einen um ca. 100mV höheren Spannungspegel), so dass das Eingangs-Signal VIN – intern – nicht exakt mit dem Referenzsignal VREF, sondern mit einem etwas höheren Referenzsignal VREFmod verglichen wird).
  • Der – zur Freigabe bzw. zum Sperren der Eingangs-Stufe 5 bzw. der Komparator-/Receiver-Schaltungsanordnung 1 dienende, insbesondere z.B. den n-Kanal-MOSFET 31 umfassende – Schaltungsteil, und/oder der – zur Signalverstärkung dienende, hier: die n-Kanal-MOSFETs 10, 11, und die p-Kanal-MOSFETs 8, 9 umfassende – Schaltungsteil können im Wesentlichen entsprechend ähnlich oder identisch aufgebaut sein, und arbeiten, wie entsprechende Funktionen erfüllende Schaltungsteile herkömmlicher Eingangs-Stufen bzw. Komparator-/Receiver-Schaltungsanordnungen (abgesehen u.a. von den weiter unten genauer erläuterten, und/oder weiteren – z.B. aus 1 ersichtlichen – Unterschieden):
    Insbesondere wird vom o.g. zur Signalverstärkung dienenden Schaltungsteil dann, wenn der Spannungspegel des an der Leitung 2 anliegenden Signals VIN über dem Spannungspegel des o.g. Referenzsignals VREF (bzw. – genauer – VREFmod) liegt, ein „logisch niedriges" (oder alternativ: „logisch hohes") Signal bOUT an der o.g. Leitung 15 ausgegeben, was dazu führt, dass das von der Ausgangs-Stufe an der Leitung 3 ausgegebene Signal OUT einen „logisch hohen" (oder alternativ: „logisch niedrigen") Zustand einnimmt.
  • Umgekehrt wird vom o.g. zur Signalverstärkung dienenden Schaltungsteil dann, wenn der Spannungspegel des an der Leitung 2 anliegenden Signals VIN unter dem Spannungspegel des o.g. Referenzsignals VREF (bzw. – genauer – VREFmod) liegt, ein „logisch hohes" (oder alternativ: „logisch niedriges") Signal bOUT an der o.g. Leitung 15 ausgegeben, was dazu führt, dass das von der Ausgangs-Stufe an der Leitung 3 ausgegebene Signal OUT einen „logisch niedrigen" (oder alternativ: „logisch hohen") Zustand einnimmt.
  • Wie aus 1 hervorgeht, weist bei der Komparator-/Receiver-Schaltungsanordnung 1 die o.g. (erste) – zur Begrenzung positiver Swings dienende – Swing/Slew-Begrenzungs-Schaltung 18 einen Transistor (hier: ein n-Kanal-MOSFET 180) auf, dessen Gate über die o.g. Leitung 17 mit der (Eingangs-)Leitung 2 (und damit auch mit dem Gate des n-Kanal-MOSFETS 10, und den o.g. Leitungen 19, 21) verbunden ist, und über eine Leitung 182 mit dem Massepotential (RCV_GND).
  • Der Drain des n-Kanal-MOSFETS 180 ist über eine Leitung 181 an die o.g. Versorgungsspannung (RCV_SUP) angeschlossen.
  • Des weiteren ist die Source des n-Kanal-MOSFETS 180 über eine Leitung 184 an die o.g. AC-Kopplungseinrichtung 22 angeschlossen, und über eine Leitung 183 mit den Gates der p-Kanal-MOSFETS 8, 9, und mit den Drains der p- bzw. n-Kanal-MOSFETS 9, 11 verbunden.
  • Die AC-Kopplungseinrichtung 22 weist einen Kondensator 185 auf, der über die Leitung 184 mit der Swing/Slew-Begrenzungs-Schaltung 18 (insbesondere mit der Source des n-Kanal-MOSFETS 180), und über die Leitung 183 mit den Gates der p-Kanal-MOSFETS 8, 9, und mit den Drains der p- bzw. n-Kanal-MOSFETS 9, 11 verbunden ist, und über die Leitung 21 mit der (Eingangs-)Leitung 2 (und dem Gate des n-Kanal-MOSFETS 10).
  • Die (weitere) – zur Begrenzung negativer Swings dienende – Swing/Slew-Begrenzungs-Schaltung 20 weist einen Transistor (hier: ein p-Kanal-MOSFET 200) auf, dessen Gate über die o.g. Leitung 19 mit der (Eingangs-)Leitung 2 (und damit auch mit dem Gate des n-Kanal-MOSFETS 10, und den o.g. Leitungen 17, 21) verbunden ist, und über eine Leitung 202 mit einer Leitung 201, die an die Source des p-Kanal-MOSFETS 200, und an die o.g. Versorgungsspannung (RCV_SUP) angeschlossen ist.
  • Des weiteren ist der Drain des p-Kanal-MOSFETS 200 über eine Leitung 204 an die Sourcen der n-Kanal-MOSFETS 10, 11 angeschlossen, und mit dem Widerstand 26, dem Kondensator 27, und dem Drain des n-Kanal-MOSFETS 28 verbunden.
  • Durch das oben beschriebene Koppeln der (Eingangs-)Leitung 2 über die AC-Kopplungseinrichtung 22, insbesondere den Kondensator 185 an einen internen, die Gates der p-Kanal-MOSFETS 8, 9 (d.h. die p-Kanal-Last) kontrollierenden Schaltungsanordnungs-Knoten-Punkt A kann das Schaltverhalten der p-Kanal-MOSFETS 8, 9 verbessert werden, bzw. können die mit der Komparator-/Receiver-Schaltungsanordnung 1 erzielten Signal-Antwort-Zeiten – ggf. erheblich – verbessert werden (da durch die AC-Kopplungseinrichtung 22 die im Eingangs- Signal VIN enthaltene Information – vorzeitig – an den Knoten-Punkt A weitergeschaltet, und so der Last-Transistor 8 schneller umgeschaltet werden kann).
  • Des weiteren können durch die mit der AC-Kopplungseinrichtung 22 erzielte Kopplung – zumindest teilweise – auf Prozess-, Spannungs-, und/oder Temperatur-Schwankungen zurückzuführende DC-Umschalt-Pegel-Varianzen kompensiert werden.
  • Um zu verhindern, dass die Komparator-/Receiver-Schaltungsanordnung 1 bei – bei Hochfrequenz-Anwendungen häufig vorkommenden – besonders schnellen Änderungen des Spannungspegels des Eingangs-Signals VIN („ringing"), und/oder bei besonders hohen oder besonders niedrigen Eingangs-Signal-Spannungspegeln (insbesondere bei besonders weit über oder unter dem Spannungspegel des Referenzsignals VREF bzw. VREFmod liegenden Spannungspegeln des Eingangs-Signals VIN) falsch (um-)schaltet, sind bei der Komparator-/Receiver-Schaltungsanordnung 1 – zusätzlich – die o.g. Swing/Slew-Begrenzungs-Schaltungen 18, 20 vorgesehen (insbesondere zur Verhinderung eines – durch die AC-Kopplungseinrichtung 22 – sonst in den o.g. Fällen ggf. fälschlicherweise bewirkten Umschaltens, obwohl das Eingangs-Signal – immer noch – über (oder unter) dem Referenzsignal VREFmod liegt).
  • Bei der durch die Swing/Slew-Begrenzungs-Schaltungen 18, 20 zu erzielenden Swing/Slew-Begrenzung wird – wie aus 1 hervorgeht – ein (relativ schwacher) n-Kanal (vgl. insbesondere z.B. den n-Kanal-MOSFET 180) verwendet, der über die o.g. (relativ starke) p-Kanal-Last (insbesondere die p-Kanal-MOSFETS 8, 9) geschaltet ist, und des weiteren ein (relativ schwacher) p-Kanal (vgl. insbesondere z.B. den p-Kanal-MOSFET 200), um die Tail-Spannung am Source-Kopplungs-Punkt VM der Komparator-/Receiver-Schaltungsanordnung 1 zu kontrollieren.
  • Da die Gates des n-Kanal-MOSFETS 180 und des p-Kanal-MOSFETS 200 durch das Eingangs-Signal VIN gesteuert werden, fungieren der n-Kanal-MOSFET 180 und der p-Kanal-MOSFET 200 jeweils als „spannungsgesteuerte Widerstände": Wenn der Spannungspegel des Eingangs-Signals VIN über entsprechende Werte (bzw. zu stark/zu schnell) ansteigt, oder unter entsprechende Werte (bzw. zu stark/zu schnell) abfällt, wird der n- bzw. p-Kanal-MOSFET 180, 200 jeweils entsprechend (stärker) eingeschaltet, und wirkt so den durch das (zu starke) Ansteigen bzw. Abfallen des Eingangs-Signals VIN hervorgerufenen – durch die AC-Kopplungseinrichtung 22 bewirkten – negativen Effekten entgegen.
  • Bei – unkritischen – Signal-Pegel-Änderungen (d.h. bei relativ langsamen Änderungen des Spannungspegels des Eingangs-Signal VIN, und/oder relativ wenig weit über oder unter dem Spannungspegel des Referenzsignals VREF bzw. VREFmod liegenden Spannungspegeln des Eingangs-Signals VIN) ist der Gate-Drive des n-Kanal-MOSFETS 180 und des p-Kanal-MOSFETS 200 relativ klein, und hat keinen bzw. nur einen geringen Einfluss auf die Operation der Komparator-/Receiver-Schaltungsanordnung 1.
  • Wie aus 1 hervorgeht (und weiter oben bereits angedeutet wurde), ist bei der Komparator-/Receiver-Schaltungsanordnung 1 ein kapazitives Element – nämlich der o.g. Kondensator 27 – zwischen den Source-Kopplungs-Punkt VM, und das Massepotential (RCV_GND) geschaltet (und zwar über den Transistor 31). Da sich die Spannung über dem Kondensator 27 nicht abrupt ändern kann, kann die Spannung am Source-Kopplungs-Punkt VM einer Änderung des Zustands des Spannungspegels des Eingangs-Signals (VIN) nicht abrupt folgen. Dies hat zur Folge, dass bei einer Änderung des Zustands des Spannungspegels des Eingangs-Signals (VIN) beim n-Kanal-MOSFET 10 eine größere Gate-Source-Spannung erzielt werden kann, als bei herkömmlichen Komparator-/Receiver-Schaltungsanordnungen – und damit ein schnelleres Umschalten.
  • Anders als bei herkömmlichen Komparator-/Receiver-Schaltungsanordnungen muss die in 1 gezeigte Komparator-/Receiver-Schaltungsanordnung 1 nicht zwingend eine symmetrische, sondern kann auch eine asymmetrische Konfiguration aufweisen; insbesondere sind die p-Kanal-Lasten (bzw. der p-Kanal-MOSFET 8 der Ausgangs-Seite, und der p-Kanal-MOSFET 9 der Strom-Spiegel-Seite) – anders als bei herkömmlichen Komparator-/Receiver-Schaltungsanordnungen – nicht symmetrisch, sondern asymmetrisch, bzw. unterschiedlich gross (insbesondere z.B. um mehr als 20%, beispielsweise um mehr als 40% unterschiedlich groß).
  • Im Vergleich zu herkömmlichen Komparator-/Receiver-Schaltungsanordnungen ist bei der in 1 gezeigten Komparator-/Receiver-Schaltungsanordnung 1 die (relativ kleine) Signal-Impedanz der – mit dem p-Kanal-MOSFET 9 verbundenen – Strom-Spiegel-Seite erhöht, so dass aufgrund des größeren hierdurch bewirkten Swings der p-Kanal-MOSFET 8 der Ausgangs-Seite stärker getrieben werden kann.
    • 1
    Komparator-/Receiver-Schaltungsanordnung
    2
    Leitung
    3
    Leitung
    4
    Leitung
    5
    Eingangs-Stufe
    6
    Ausgangs-Stufe
    7
    Referenz-Pegel-Konvertier-Stufe
    8
    p-Kanal-MOSFET
    9
    p-Kanal-MOSFET
    10
    p-Kanal-MOSFET
    11
    p-Kanal-MOSFET
    12
    Leitung
    13
    Leitung
    14
    Leitung
    15
    Leitung
    16
    Leitung
    17
    Leitung
    18
    Swing/Slew-Begrenzungs-Schaltung
    19
    Leitung
    20
    Swing/Slew-Begrenzungs-Schaltung
    21
    Leitung
    22
    AC-Kopplungseinrichtung
    23
    Leitung
    24
    Leitung
    25
    Leitung
    26
    Widerstand
    27
    Kondensator
    28
    n-Kanal-MOSFET
    29
    Leitung
    30
    Leitung
    31
    n-Kanal-MOSFET
    32
    Leitung
    33
    Leitung
    34
    Leitung
    35
    Leitung
    41
    p-Kanal-MOSFET
    42
    n-Kanal-MOSFET
    51
    p-Kanal-MOSFET
    52
    p-Kanal-MOSFET
    53
    n-Kanal-MOSFET
    54
    n-Kanal-MOSFET
    55
    n-Kanal-MOSFET
    56
    n-Kanal-MOSFET
    57
    Leitung
    58
    Leitung
    180
    n-Kanal-MOSFET
    181
    Leitung
    182
    Leitung
    183
    Leitung
    184
    Leitung
    185
    Kondensator
    200
    p-Kanal-MOSFET
    201
    Leitung
    202
    Leitung
    204
    Leitung

Claims (22)

  1. Komparator-Schaltungsanordnung (1), insbesondere Komparator-/Receiver-Schaltungsanordnung, mit einem ersten und zweiten Transistor (8, 9), deren Steuereingänge miteinander verbunden sind, und mit einem dritten Transistor (10), an dessen Steuereingang ein Eingangs-Signal (VIN) angelegt wird, und der mit dem ersten Transistor (8) verbunden ist, und mit einem vierten Transistor (11), an dessen Steuereingang ein Referenz-Signal (VREFmod, VER) angelegt wird, und der mit dem zweiten Transistor (9) verbunden ist, wobei der Steuereingang des dritten Transistors (10) über eine Kopplungseinrichtung (22) mit den Steuereingängen des ersten und zweiten Transistors (8, 9) verbunden ist.
  2. Komparator-Schaltungsanordnung (1) nach Anspruch 1, bei der die Kopplungseinrichtung (22) einen Kondensator (185) aufweist.
  3. Komparator-Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, mit einer Steuereinrichtung (18) zum Limitieren von durch die Kopplungseinrichtung (22) bewirkten Effekten bei hohen Unterschieden zwischen dem Eingangs-Signal (VIN) und dem Referenz-Signal (VREFmod, VER).
  4. Komparator-Schaltungsanordnung (1) nach Anspruch 3, bei welchem die Steuereinrichtung (18) einen weiteren Transistor (180) aufweist, an dessen Steuereingang das Eingangs-Signal (VIN) angelegt wird, und der mit den Steuereingängen des ersten und zweiten Transistors (8, 9) verbunden ist.
  5. Komparator-Schaltungsanordnung (1) nach Anspruch 4, bei der der weitere Transistor (180) zusätzlich mit der Kopplungseinrichtung (22) verbunden ist.
  6. Komparator-Schaltungsanordnung (1) nach Anspruch 4 oder 5, bei der an den ersten, zweiten und weiteren Transistor (8, 9, 180) eine Versorgungsspannung (RCV_SUP) angelegt wird.
  7. Komparator-Schaltungsanordnung (1) nach einem der Ansprüche 3 bis 6, mit einer weiteren Steuereinrichtung (20) zum Limitieren von durch die Kopplungseinrichtung (22) bewirkten Effekten bei hohen Unterschieden zwischen dem Eingangs-Signal (VIN) und dem Referenz-Signal (VREFmod, VER).
  8. Komparator-Schaltungsanordnung (1) nach Anspruch 7, bei welcher die Steuereinrichtung (18) die durch die Kopplungseinrichtung (22) bewirkten Effekten limitiert, wenn der Pegel des Eingangs-Signals (VIN) höher ist, als der Pegel des Referenz-Signals (VREFmod, VER), und bei welcher die weitere Steuereinrichtung (20) die durch die Kopplungseinrichtung (22) bewirkten Effekten limitiert, wenn der Pegel des Eingangs-Signals (VIN) geringer ist, als der Pegel des Referenz-Signals (VREFmod, VER).
  9. Komparator-Schaltungsanordnung (1) nach Anspruch 7 oder 8, bei welcher die weitere Steuereinrichtung (20) einen zusätzlichen Transistor (200) aufweist, an dessen Steuereingang das Eingangs-Signal (VIN) angelegt wird, und der mit dem dritten und vierten Transistor (10, 11) verbunden ist.
  10. Komparator-Schaltungsanordnung (1) nach Anspruch 9, bei der an den zusätzlichen Transistor (200) die Versorgungsspannung (RCV_SUP) angelegt wird.
  11. Komparator-Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, bei der der dritte und vierte Transistor (10, 11) mit einem kapazitiven Bauelement (27) verbunden sind.
  12. Komparator-Schaltungsanordnung (1) nach Anspruch 11, bei der der zusätzliche Transistor (200) mit dem kapazitiven Bauelement (27) verbunden ist.
  13. Komparator-Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, bei der der erste und zweite Transistor (8, 9) Feldeffekttransistoren sind.
  14. Komparator-Schaltungsanordnung (1) nach Anspruch 13, bei der der erste und zweite Transistor (8, 9) p-Kanal-Feldeffekttransistoren sind.
  15. Komparator-Schaltungsanordnung (1) nach einem der Ansprüche 4 bis 14, bei der der weitere Transistor (180) ein Feldeffekttransistor ist.
  16. Komparator-Schaltungsanordnung (1) nach Anspruch 15, bei der der weitere Transistor (180) ein n-Kanal-Feldeffekttransistor ist.
  17. Komparator-Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, bei der der dritte und vierte Transistor (10, 11) Feldeffekttransistoren sind.
  18. Komparator-Schaltungsanordnung (1) nach Anspruch 17, bei der der dritte und vierte Transistor (10, 11) n-Kanal-Feldeffekttransistoren sind.
  19. Komparator-Schaltungsanordnung (1) nach einem der Ansprüche 9 bis 18, bei der der zusätzliche Transistor (200) ein Feldeffekttransistor ist.
  20. Komparator-Schaltungsanordnung (1) nach Anspruch 19, bei der der zusätzliche Transistor (200) ein p-Kanal-Feldeffekttransistor ist.
  21. Halbleiter-Bauelement, mit einer Komparator-Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 20.
  22. Halbleiter-Bauelement nach Anspruch 21, bei welcher das Eingangs-Signal (VIN) ein Eingangs-Signal des Halbleiter-Bauelements ist.
DE102005004425A 2005-01-31 2005-01-31 Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente Withdrawn DE102005004425A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005004425A DE102005004425A1 (de) 2005-01-31 2005-01-31 Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
CNA2006100739057A CN1874153A (zh) 2005-01-31 2006-01-28 比较器电路装置,特别是半导体元件的比较器电路装置
US11/341,845 US20060202724A1 (en) 2005-01-31 2006-01-30 Comparator circuit assembly, in particular for semiconductor components
JP2006022540A JP2006217612A (ja) 2005-01-31 2006-01-31 特に半導体コンポーネント用のコンパレータ回路アッセンブリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005004425A DE102005004425A1 (de) 2005-01-31 2005-01-31 Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente

Publications (1)

Publication Number Publication Date
DE102005004425A1 true DE102005004425A1 (de) 2006-08-03

Family

ID=36686459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005004425A Withdrawn DE102005004425A1 (de) 2005-01-31 2005-01-31 Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente

Country Status (4)

Country Link
US (1) US20060202724A1 (de)
JP (1) JP2006217612A (de)
CN (1) CN1874153A (de)
DE (1) DE102005004425A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058466A1 (en) * 2007-08-31 2009-03-05 Allan Joseph Parks Differential pair circuit
CN100583646C (zh) * 2008-06-06 2010-01-20 清华大学 基于电压控制延迟单元的高速超低功耗比较器
CN108520764B (zh) * 2018-04-08 2019-05-31 长鑫存储技术有限公司 双倍速率同步动态随机存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330219T2 (de) * 1992-06-15 2001-08-30 Fujitsu Ltd Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547685A (en) * 1983-10-21 1985-10-15 Advanced Micro Devices, Inc. Sense amplifier circuit for semiconductor memories
DE19713833C1 (de) * 1997-04-03 1998-10-01 Siemens Ag Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken
DE19722158C1 (de) * 1997-05-27 1998-11-12 Siemens Ag Eingangsschaltung für eine integrierte Schaltung
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Ｃｍｏｓ基準電圧回路
TW571511B (en) * 2001-04-04 2004-01-11 Amic Technology Taiwan Inc Amplifier with compensated driving
US6774722B2 (en) * 2002-10-16 2004-08-10 Centillium Communications, Inc. Frequency compensation of common-mode feedback loops for differential amplifiers
TWI241064B (en) * 2005-01-13 2005-10-01 Denmos Technology Inc Push-pull buffer amplifier and source driver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330219T2 (de) * 1992-06-15 2001-08-30 Fujitsu Ltd Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle

Also Published As

Publication number Publication date
JP2006217612A (ja) 2006-08-17
CN1874153A (zh) 2006-12-06
US20060202724A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
DE4101143C1 (de)
DE68912277T2 (de) Ausgangspufferschaltung.
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69123666T2 (de) Halbleiterspeicheranordnung
DE69119926T2 (de) CMOS-Klemmschaltungen
DE102004012239A1 (de) Schaltung zum Transformieren eines Signals in einem Differenzmodus in ein unsymmetrisches Signal bei reduzierter Leistungsaufnahme im Standby-Zustand
DE19515789A1 (de) Bootstrap-Schaltkreis
DE69733411T2 (de) Störisolierungsschaltung
DE10236194A1 (de) Halbleitervorrichtung
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE102005042142A1 (de) Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung
DE10121500A1 (de) Pegelumsetzungsschaltung und Halbleitereinrichtung
DE69821292T2 (de) IC -Treiber mit niedriger Ausgangskapazität
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE102005004425A1 (de) Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
DE3323446A1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung
DE10346945A1 (de) "Verfahren und System zur Steuerung der Anstiegsgeschwindigkeit" von Ausgangsdaten"
DE102007043185B4 (de) Einschaltschaltung
DE112021001262T5 (de) Versorgungsspannungs-auswahlschaltung
DE4336883C2 (de) Ausgangstreiberschaltung
DE10022785A1 (de) Bushalteschaltkreis mit Überspannungstoleranz
EP0635838B1 (de) Spannungserzeugungsschaltung
DE10315050B4 (de) Niederspannungspegelwandler mit Zwischenspeicherfunktion
DE4237001C2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE102004049194B3 (de) Vorstufe für einen externen Treiber (OCD)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee